JPH03219659A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH03219659A
JPH03219659A JP1410190A JP1410190A JPH03219659A JP H03219659 A JPH03219659 A JP H03219659A JP 1410190 A JP1410190 A JP 1410190A JP 1410190 A JP1410190 A JP 1410190A JP H03219659 A JPH03219659 A JP H03219659A
Authority
JP
Japan
Prior art keywords
output
input
pads
interface
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1410190A
Other languages
Japanese (ja)
Inventor
Yoshirou Iwasa
伊郎 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1410190A priority Critical patent/JPH03219659A/en
Publication of JPH03219659A publication Critical patent/JPH03219659A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To switch an input, an output, an input/output interface by merely adding wirings and contacts by composing an input/output interface cell of two pads and two output cells having adjustable driving capacity. CONSTITUTION:An output interface is conducted via an output circuit drain 103, an output circuit P-channel side gate 104, an output circuit source 105, and an output circuit N-channel side gate 108 by a signal controlled by a controller 109 for controlling an output signal from an IC interior, an output interface is conducted by pads 101, 115, and output out of the IC via the pads 101, 115. Even if the pads 101, 115 are used as input/output cells, the input/output are controlled by the controller 109. If the pads 101, 115 are used as input cells, the pads 101, 115 are connected to wirings 102 by aluminum, and an interface of the exterior and the interior of the IC is conducted by a circuit 110, and input by using the wiring of 111 to the interior of the IC.

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、半導体装置に係わり、特に入出力セルなどを
あらかじめマスターとして持つマスタースライス方式等
の半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application 1] The present invention relates to a semiconductor device, and particularly to a semiconductor device using a master slice method in which input/output cells or the like are previously used as masters.

[従来の技術] 従来の入出力インターフェースセルをマスターとして持
つ半導体装置は、lパッドにつき1入力セル、l出力セ
ルを併せて持っており、CAD設計段階で、入力セルに
するか、出力セルにするかまたは入出力セルにするかを
配線により使い分ける構成であった。
[Prior Art] A semiconductor device having a conventional input/output interface cell as a master has one input cell and one output cell per l pad, and at the CAD design stage, it is determined whether it is an input cell or an output cell. The configuration was such that wiring could be used to determine whether the cell was a cell or an input/output cell.

[発明が解決しようとする課題] しかし、CAD設計段階で、入力、出力、入出力の定義
を行った後は、入出力端子設定時を除き、入力端子設定
時は出力回路部が、出力端子設定時は入力回路部がそれ
ぞれ未使用の状態で配置され、設計されていた。また、
高駆動出力を要求された場合、隣接する2個の、出力セ
ルをパッド間で接続するか、ボンディング時に接続する
ことにより高駆動設計を実現していた。何れも従来の方
法では、チップ内インターフェースセル面積の半分近く
は未使用領域として、パターン上に残ってしまったり、
またインターフェースセル単体の面積が大きくなりlチ
ップ内に確保できるパッド数の制限が厳しくなり更に高
駆動出力設定時には1端子につき2個のパッドを必要と
するなど、多ビン少ゲートICなどの対応への妨げとな
っていた。
[Problem to be solved by the invention] However, after defining inputs, outputs, and input/outputs at the CAD design stage, except when setting input/output terminals, when setting input terminals, the output circuit section At the time of setup, each input circuit section was placed and designed in an unused state. Also,
When high drive output is required, a high drive design is achieved by connecting two adjacent output cells between pads or during bonding. In both conventional methods, nearly half of the in-chip interface cell area remains on the pattern as an unused area.
In addition, as the area of a single interface cell increases, the limit on the number of pads that can be secured within a chip becomes stricter, and when setting a high drive output, two pads are required per terminal, making it necessary to handle ICs with a large number of pins and a small number of gates. It was a hindrance.

そこで、本発明は、従来同様にCAD設計で配線とコン
タクトを付加するだけで入力インターフェース、出力イ
ンターフェース、人出力インターフェースの切り換えが
でき、高駆動出力設計時にも出力能力を可変設定できる
ため、多ピン少ゲートIcなどの設計に適するものであ
る。
Therefore, the present invention makes it possible to switch between input interface, output interface, and human output interface by simply adding wiring and contacts in CAD design, as in the past, and allows variable setting of output capacity even when designing high drive output. This is suitable for designing a small number of gates Ic.

[課題を解決するための手段] 本発明の半導体装置は、 外部とのインターフェース入出力回路をあらかじめマス
ターとして持つ半導体装置に於て隣接する2個のパッド
とそれに準する2mの入力インターフェース回路と、2
gAのパッドのどちらからでも接続可能な2個のドライ
ブ能力を可変調節可能な出力インターフェース回路より
なる事を特徴とする。
[Means for Solving the Problems] A semiconductor device of the present invention includes two adjacent pads and a corresponding 2m input interface circuit in a semiconductor device that has an external interface input/output circuit as a master in advance; 2
It is characterized by consisting of two output interface circuits that can be connected from either of the gA pads and whose drive capabilities can be variably adjusted.

〔実 施 例1 以下に本発明の実施例を図面に基いて説明する。[Implementation example 1] Embodiments of the present invention will be described below with reference to the drawings.

第1図は1本発明の半導体装置のレイアウト構成を示し
たものである0図中101,105はチップの入力、出
力、人出力をICパッケージのリードフレームなどとボ
ンディングワイヤーにより接続を行うパッド部である0
図中102はIC外部からの入力信号をIC内部とのイ
ンターフェースを行いIC内部へ導入する回路である図
中103はIC内部からの信号をIC外部へ出力するイ
ンターフェース回路のドレイン部である。101を出力
、もしくは人出力としての設計時にアルミニウムなどに
より101.115と103を接続する事によりIC内
部の信号をIC外部へ出力することが可能となる0図中
104はIC外部への出力信号インターフェースドライ
ブ回路のP−チャネル側ゲート部である0図中105は
、IC内部からIC外部への出力信号インターフェース
回路のソース部である0図中106は103.104.
105により構成する出力インターフェース回路部分に
供給するVDDラインである0図中107は103,1
04.105により構成する出力インターフェース回路
部分に供給する■SSラインである0図中lO8は、I
C内部からIC外部への出力信号インターフェース回路
のN−チャネル側ゲート部分である0図中109はIC
内部からの出力信号を制御するコントロール回路部であ
る。108で制御された信号は103.104.105
.108により出力インターフェースを行い101.1
15により出力インターフェースを行い、101,11
5よりIC外部へ出力される。また、101.115を
入出力セルとして使用する場合にも109で入出力のコ
ントロールを行い出力する。パッド101.115を入
力セルとして使用する場合、lot、115と102を
アルミニウムなどにより接続することにより図中110
でIC外部と内部のインターフェースを行いIC内部へ
111の配線を使用し、入力する。
Figure 1 shows the layout configuration of a semiconductor device according to the present invention. In the figure, 101 and 105 are pad portions for connecting the input, output, and human output of the chip to the lead frame of the IC package using bonding wires. is 0
In the figure, 102 is a circuit that interfaces an input signal from outside the IC with the IC and introduces it into the IC. In the figure, 103 is a drain section of an interface circuit that outputs a signal from inside the IC to the outside of the IC. When designing 101 as output or human output, by connecting 101.115 and 103 with aluminum etc., it is possible to output the signal inside the IC to the outside of the IC. 104 in the figure is the output signal to the outside of the IC. 105 in the figure, which is the P-channel side gate part of the interface drive circuit, is the source part of the output signal interface circuit from the inside of the IC to the outside of the IC.The number 106 in the figure is 103.104.
107 in the figure is the VDD line that supplies the output interface circuit section constituted by 105 and 103,1.
04.105 is the ■SS line that supplies the output interface circuit section configured by 0. 1O8 in the figure is the I
109 in the figure is the N-channel side gate part of the output signal interface circuit from the inside of the IC to the outside of the IC.
This is a control circuit section that controls output signals from inside. The signal controlled by 108 is 103.104.105
.. 108 performs the output interface 101.1
15 provides an output interface, 101, 11
5 to the outside of the IC. Also, when 101.115 is used as an input/output cell, input/output is controlled by 109 and output is performed. When pads 101 and 115 are used as input cells, the pads 110 and 115 in the figure are connected by connecting pads 115 and 102 with aluminum or the like.
interface between the outside and inside of the IC, and input to the inside of the IC using wiring 111.

図中112はパッド101.115を入出力セルとして
使用する場合IC内部から人出力コントロール信号を1
09に入力する為の配線である。
In the figure, 112 indicates the output control signal from inside the IC when pads 101 and 115 are used as input/output cells.
This is the wiring for inputting to 09.

図中113はIC内部の信号をIC外部へ出力する為の
配線である。図中114は110.115のどちらかか
ら高出力を要求する場合に出力インターフェースのパタ
ーンをアルミニウムなどで103を接続する事で出力イ
ンターフェース回路のデイメンジョンを変更する牢がで
きる。
In the figure, 113 is a wiring for outputting a signal inside the IC to the outside of the IC. In the figure, when a high output is required from either 110 or 115, 114 in the figure can be used to change the dimension of the output interface circuit by connecting 103 to the output interface pattern using aluminum or the like.

第2図は第1図を理解しやすいように第1図と重ねて見
る為の補足簡易回路図である。
FIG. 2 is a supplementary simplified circuit diagram that can be viewed overlapping with FIG. 1 to make it easier to understand FIG.

[発明の効果1 本発明は以上述べたように、2個のパッドで2個の入力
インターフェースセル、1個の出力可変インターフェー
スセルの構成にしたので、通常は出力インターフェース
セルを2分割で2個のパッドで2個の入力インターフェ
ースセル、2個の出力インターフェースの構成を持ち、
高駆動出力要求時には2個のパッドで2個の入力インタ
ーフェースセル、1個の可変出力インターフェースセル
の構成を持つ事が可能になりICのインターフェースセ
ル部で入力インターフェース回路部、出力インターフェ
ース回路部の面積を効率よ(配置することか可能となり
、これにより多ピン少ゲートのICやチップ面積の縮小
などが可能となる。
[Effect of the invention 1] As described above, the present invention has a configuration in which two pads constitute two input interface cells and one variable output interface cell, so normally the output interface cell is divided into two. The pad has a configuration of two input interface cells and two output interfaces,
When high drive output is required, it is possible to have a configuration of two input interface cells and one variable output interface cell with two pads, reducing the area of the input interface circuit and output interface circuit in the interface cell part of the IC. This makes it possible to efficiently arrange ICs with more pins and fewer gates, and to reduce the chip area.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の半導体装置であるパッド部を含む入出
力インターフェースセルをICチップ内の配置時の図、
第2図は第1図の回路図である。 01 102  ・  03 04 105  ・ 106 ・ 107 ・ 108  ・  09 10 パッド部 ・入力回路部配線 ・出力回路ドレイン部 出力回路部P−チャネル側ゲート部 ・出力口lIa部ソース部 出力回路部P−チャネル側VDD配 線 出力回路部N−チャネル側■SS配 線 ・出力回路部N−チャネル側ゲート部 出力回路コントロール回路部 ・入力回路部 11・・内部回路と入力回路部との導入配線12・・出
力コントロール信号入力部 13・・出力回路と内部回路部との導入配線14・・ド
ライブ能力可変用配線 15・・101に隣接するパッド部 16・・配線用アルミとポリシリコンの接続コンタクト 117・・異層配線アルミ間の接続コンタクト以上
FIG. 1 is a diagram of the arrangement of an input/output interface cell including a pad portion, which is a semiconductor device of the present invention, in an IC chip;
FIG. 2 is a circuit diagram of FIG. 1. 01 102 ・ 03 04 105 ・ 106 ・ 107 ・ 108 ・ 09 10 Pad section / Input circuit section Wiring / Output circuit Drain section Output circuit section P-channel side Gate section / Output port IIa section Source section Output circuit section P-channel side VDD wiring output circuit section N-channel side SS wiring/output circuit section N-channel side gate section output circuit control circuit section/input circuit section 11...Introduction wiring between internal circuit and input circuit section 12...Output control signal Input section 13...Introduction wiring between output circuit and internal circuit section 14...Wiring for variable drive capacity 15...Pad section 16 adjacent to 101...Connection contact of aluminum and polysilicon for wiring 117...Different layer wiring More than connection contact between aluminum

Claims (1)

【特許請求の範囲】[Claims] 半導体装置で、外部とのインターフェースを行うための
入出力インターフェースセルをあらかじめマスターとし
て持つ半導体装置で、入出力インターフェースセルを2
個のパッドと2個のドライブ能力を調節可能な出力セル
とにより構成することを特徴とする半導体装置。
A semiconductor device that has an input/output interface cell as a master in advance for interfacing with the outside, and has two input/output interface cells.
1. A semiconductor device comprising two pads and two output cells whose drive capability can be adjusted.
JP1410190A 1990-01-24 1990-01-24 Semiconductor device Pending JPH03219659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1410190A JPH03219659A (en) 1990-01-24 1990-01-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1410190A JPH03219659A (en) 1990-01-24 1990-01-24 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH03219659A true JPH03219659A (en) 1991-09-27

Family

ID=11851730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1410190A Pending JPH03219659A (en) 1990-01-24 1990-01-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH03219659A (en)

Similar Documents

Publication Publication Date Title
US20040150442A1 (en) Semiconductor integrated circuit
JP2531827B2 (en) Semiconductor device and manufacturing method thereof
JPH03219659A (en) Semiconductor device
JPS63126263A (en) Semiconductor integrated circuit device
JPH07106521A (en) Cell base designed semiconductor integrated circuit device
JPH02306650A (en) Semiconductor device
JP2752815B2 (en) Semiconductor integrated circuit device
JPH02306651A (en) Semiconductor device
JPH058576B2 (en)
JPH023279A (en) Standard cell of complementary mis master slice lsi
JPH10261781A (en) Semiconductor device and system
JPH02106053A (en) Programmable logic array
JPH021952A (en) Semiconductor integrated circuit in standard cell system
JPH0260164A (en) Layout system of integrated circuit
JP2002009241A (en) Semiconductor integrated circuit device
JPH0586067B2 (en)
JPH08125124A (en) Semiconductor integrated circuit
JPH04372156A (en) Cmos gate array
JPH07226439A (en) Semiconductor integrated circuit
JPH07151831A (en) Semiconductor device
JPH02138758A (en) Semiconductor device
JPS62169445A (en) Semiconductor device
JPH0770571B2 (en) Semiconductor integrated circuit device
JPH0831524B2 (en) Semiconductor integrated circuit device
JPH09148545A (en) Semiconductor device