JPH03218265A - 多出力直流電源回路 - Google Patents
多出力直流電源回路Info
- Publication number
- JPH03218265A JPH03218265A JP1451490A JP1451490A JPH03218265A JP H03218265 A JPH03218265 A JP H03218265A JP 1451490 A JP1451490 A JP 1451490A JP 1451490 A JP1451490 A JP 1451490A JP H03218265 A JPH03218265 A JP H03218265A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- output
- voltage
- power supply
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 238000009499 grossing Methods 0.000 claims abstract description 11
- 238000004804 winding Methods 0.000 abstract description 11
- 238000003079 width control Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000002045 lasting effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は多出力直流電源回路に関し、特に１つの交流
入力から異なる直流電圧を出力する多出力直流電源回路
に関する。
入力から異なる直流電圧を出力する多出力直流電源回路
に関する。
この種の多出力直流電源回路の一例が第７図または第８
図に示される。第７図の従来回路では、トランスＴ′の
２次巻線Ｓｃ′に複数のタップが設けられ、その各タッ
プ出力が整流されかつ平滑されてそれぞれ異なる電圧値
の直流電圧、たとえば＋Ｖｌ，−Ｖ２，＋Ｖ３およびー
■４として出力される。第８図の従来回路は、フライパ
ックトランスＦＢＴ ’を含み、その２次巻線ｓｃ′に
も同じくタップが設けられ、そのタップ出方が整流され
かつ平滑されてそれぞれ異なる電圧、たとえば＋Ｖｌ，
＋Ｖ２，−Ｖ３およびーＶ４として取り出される。
図に示される。第７図の従来回路では、トランスＴ′の
２次巻線Ｓｃ′に複数のタップが設けられ、その各タッ
プ出力が整流されかつ平滑されてそれぞれ異なる電圧値
の直流電圧、たとえば＋Ｖｌ，−Ｖ２，＋Ｖ３およびー
■４として出力される。第８図の従来回路は、フライパ
ックトランスＦＢＴ ’を含み、その２次巻線ｓｃ′に
も同じくタップが設けられ、そのタップ出方が整流され
かつ平滑されてそれぞれ異なる電圧、たとえば＋Ｖｌ，
＋Ｖ２，−Ｖ３およびーＶ４として取り出される。
第７図および第８図のいずれの従来回路においても、１
・ランスＴ′およびフライバックトランスＦＢＴ’の２
次巻線ＳＣ′にタップを設けなければならず、したがっ
てこれらトランスを製造する際の部品点数や作業時間が
増大し、高価になるばかりでなく、そのスペースファク
タもまたよくなかった。したがって、従来技術において
は、そのようなトランスやフライバックトランスを用い
るため、電源回路そのものが大型化しかつ高価になって
いた。
・ランスＴ′およびフライバックトランスＦＢＴ’の２
次巻線ＳＣ′にタップを設けなければならず、したがっ
てこれらトランスを製造する際の部品点数や作業時間が
増大し、高価になるばかりでなく、そのスペースファク
タもまたよくなかった。したがって、従来技術において
は、そのようなトランスやフライバックトランスを用い
るため、電源回路そのものが大型化しかつ高価になって
いた。
それゆえに、この発明の主たる目的は、より小型でかつ
安価な、多出力直流電源回路を提供することである。
安価な、多出力直流電源回路を提供することである。
この発明は、簡単にいえば、交流電圧を出力する交流出
力端子、交流出力端子に並列接続される複数の１方向ス
イッチング素子、複数の１方向スイッチング素子のオン
−オフを制御する制御手段、および複数の１方向スイッ
チング素子の出力に接続される平滑コンデンサを備える
、多出力直流電源回路である。
力端子、交流出力端子に並列接続される複数の１方向ス
イッチング素子、複数の１方向スイッチング素子のオン
−オフを制御する制御手段、および複数の１方向スイッ
チング素子の出力に接続される平滑コンデンサを備える
、多出力直流電源回路である。
交流出力端子に得られる交流電圧が、たとえばトランジ
スタのような、複数の１方向スイッチング素子に共通的
に与えられる。制御手段によって、その１方向スイッチ
ング素子のオン−オフタイミングを制御する。具体的に
は、パルス位相制御方式あるいはパルス幅制御方式が用
いられ、各１方向スイッチング素子は異なるオン−オフ
タイミ３ ングで制御され、したがって各１方向スイッチング素子
の出力電圧値が異なるものとなる。各１方向スイッチン
グ素子によって整流された出力が平滑コンデンサによっ
て平滑されて直流電圧として取り出される。
スタのような、複数の１方向スイッチング素子に共通的
に与えられる。制御手段によって、その１方向スイッチ
ング素子のオン−オフタイミングを制御する。具体的に
は、パルス位相制御方式あるいはパルス幅制御方式が用
いられ、各１方向スイッチング素子は異なるオン−オフ
タイミ３ ングで制御され、したがって各１方向スイッチング素子
の出力電圧値が異なるものとなる。各１方向スイッチン
グ素子によって整流された出力が平滑コンデンサによっ
て平滑されて直流電圧として取り出される。
（発明の効果〕
この発明によれば、交流電圧を与えるために従来のよう
なタップ付１・ランスを用いる必要がないので、全体と
してより小型でかつ安価な多出力直流電源回路が得られ
る。また、１方向スイッチング素子のオン−オフタイミ
ングを適宜変更することによって、任意の電圧を設定す
ることができ、従来のようにタップ位置に固有の電圧し
か得られないものに比べて、より多くの用途に適用する
ことができる。さらに、従来のダイオードによる整流回
路では、交流電圧のピーク時にダイオードが導通するた
め、各タップに接続されたダイオードがそのピーク時に
同時に導通ずることになり、波形歪を生じるが、この発
明に従って各１方向スイッチング素子を異なるオン−オ
フタイミングで制４ 御するようにすれば、そのような波形歪を低減すること
ができる。
なタップ付１・ランスを用いる必要がないので、全体と
してより小型でかつ安価な多出力直流電源回路が得られ
る。また、１方向スイッチング素子のオン−オフタイミ
ングを適宜変更することによって、任意の電圧を設定す
ることができ、従来のようにタップ位置に固有の電圧し
か得られないものに比べて、より多くの用途に適用する
ことができる。さらに、従来のダイオードによる整流回
路では、交流電圧のピーク時にダイオードが導通するた
め、各タップに接続されたダイオードがそのピーク時に
同時に導通ずることになり、波形歪を生じるが、この発
明に従って各１方向スイッチング素子を異なるオン−オ
フタイミングで制４ 御するようにすれば、そのような波形歪を低減すること
ができる。
また、出力電圧をフィードハックして１方向スイッチン
グ素子のオン−オフタイミングを制御するようにすれば
、出力電圧の安定度を向上することができる。
グ素子のオン−オフタイミングを制御するようにすれば
、出力電圧の安定度を向上することができる。
この発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第１図を参照して、この実施例の多出力直流電圧回路１
０は、トランスＴを含み、このトランスＴは２次巻線Ｓ
Ｃを有し、２次巻線ＳＣの一端ＳＣａにはトランジスタ
アレイ１２に含まれる各トランジスタＱｌ，Ｑ２，Ｑ３
およびＱ４の入力が共通接続される。各トランジスタＱ
ｌ，Ｑ２，Ｑ３およびＱ４の出力は、端子ＴＩ，Ｔ２，
Ｔ３およびＴ４にそれぞれ接続され、２次巻線ＳＣの他
端ＳＣｂは端子Ｔｏに接続される。そして、端子Ｔｏが
接地される。端子Ｔｌ，Ｔ２，Ｔ３およびＴ４すなわち
各トランジスタＱｌ，Ｑ２．Ｑ３およびＱ４の出力と端
子Ｔｏの間には、平滑コンデンサＣｌ，Ｃ２，Ｃ３およ
びＣ４がそれぞれ接続される。
０は、トランスＴを含み、このトランスＴは２次巻線Ｓ
Ｃを有し、２次巻線ＳＣの一端ＳＣａにはトランジスタ
アレイ１２に含まれる各トランジスタＱｌ，Ｑ２，Ｑ３
およびＱ４の入力が共通接続される。各トランジスタＱ
ｌ，Ｑ２，Ｑ３およびＱ４の出力は、端子ＴＩ，Ｔ２，
Ｔ３およびＴ４にそれぞれ接続され、２次巻線ＳＣの他
端ＳＣｂは端子Ｔｏに接続される。そして、端子Ｔｏが
接地される。端子Ｔｌ，Ｔ２，Ｔ３およびＴ４すなわち
各トランジスタＱｌ，Ｑ２．Ｑ３およびＱ４の出力と端
子Ｔｏの間には、平滑コンデンサＣｌ，Ｃ２，Ｃ３およ
びＣ４がそれぞれ接続される。
トランジスタアレイ１２に含まれるトランジスタＱ】〜
Ｑ４のベースには、制御回路１４からの制御信号（パル
ス）が与えられる。この制御回路１４には、好ましくは
、比較器１６からのフィードバック信号が与えられる。
Ｑ４のベースには、制御回路１４からの制御信号（パル
ス）が与えられる。この制御回路１４には、好ましくは
、比較器１６からのフィードバック信号が与えられる。
すなわち、比較器１６の一方入力が端子ＴＩに接続され
、他方入力が基準電圧源１８に接続され、両入力電圧の
差に応じてフィードバック信号が制御回路１４に与えら
れる。
、他方入力が基準電圧源１８に接続され、両入力電圧の
差に応じてフィードバック信号が制御回路１４に与えら
れる。
動作において、トランスＴの２次巻線ＳＣにたとえば第
２Ｂ図において点線で示す交流電圧が出力される。一方
、制御回路１４からは、この交流電圧の正の半波におい
てパルスＰＬ，Ｐ２およびＰ３を出力し、負の半波にお
いてパルスＰ４を出力する。パルスＰｉ，Ｐ２およびＰ
３は、それぞれ、ＮＰＮ｝ランジスタＱｌ，Ｑ２および
Ｑ３の６ ヘースに与えられ、バルスＰ４はＰＮＰ ｝ランジスタ
Ｑ４のヘースに与えられる。パルスＰ１がトランジスタ
Ｑ１のベースに与えられると、このトランジスタＱ１は
このパルスＰ１の期間中オンされる。同じように、バル
スＰ２，Ｐ３およびＰ４の期間中、それぞれ、トランジ
スタＱ２．Ｑ３およびＱ４がオンされる。トランジスタ
Ｑｌ，Ｑ２Ｑ３またはＱ４がオンされると、端子ＴＩ，
Ｔ２ Ｔ３またばＴ４と端子０との間に接続される負
荷（図示せず）を通して、それぞれ閉ループが形成され
、各端子Ｔ１〜Ｔ４に得られた整流出力が平滑コンデン
サＣ１〜Ｃ４で平滑される。
２Ｂ図において点線で示す交流電圧が出力される。一方
、制御回路１４からは、この交流電圧の正の半波におい
てパルスＰＬ，Ｐ２およびＰ３を出力し、負の半波にお
いてパルスＰ４を出力する。パルスＰｉ，Ｐ２およびＰ
３は、それぞれ、ＮＰＮ｝ランジスタＱｌ，Ｑ２および
Ｑ３の６ ヘースに与えられ、バルスＰ４はＰＮＰ ｝ランジスタ
Ｑ４のヘースに与えられる。パルスＰ１がトランジスタ
Ｑ１のベースに与えられると、このトランジスタＱ１は
このパルスＰ１の期間中オンされる。同じように、バル
スＰ２，Ｐ３およびＰ４の期間中、それぞれ、トランジ
スタＱ２．Ｑ３およびＱ４がオンされる。トランジスタ
Ｑｌ，Ｑ２Ｑ３またはＱ４がオンされると、端子ＴＩ，
Ｔ２ Ｔ３またばＴ４と端子０との間に接続される負
荷（図示せず）を通して、それぞれ閉ループが形成され
、各端子Ｔ１〜Ｔ４に得られた整流出力が平滑コンデン
サＣ１〜Ｃ４で平滑される。
トランジスタＱｌ，Ｑ２およびＱ３はＮＰＮトランジス
タであり、したがって、端子Ｔｌ，Ｔ２およびＴ３には
、正（＋）電圧が出力される。このとき、第２Ａ図から
よくわかるように、パルスＰＬ，Ｐ２およびＰ３の位相
すなわちＩ・ランジスタＱｌ，Ｑ２およびＱ３の導通ず
る位相がそれぞれ異なるため、端子ＴＩ，Ｔ２およびＴ
３には、それぞれ異なる値の直流電圧＋Ｖｌ，＋Ｖ２お
よ７ び十Ｖ３が出力される。また、トランジスタＱ４はＰＮ
Ｐトランジスタであり、したがって、端子Ｔ４には、そ
のパルスＩ） ４すなわちトランジスタＱ４の導通の位
相に応じた負（−）の直流電圧■４が出力される。
タであり、したがって、端子Ｔｌ，Ｔ２およびＴ３には
、正（＋）電圧が出力される。このとき、第２Ａ図から
よくわかるように、パルスＰＬ，Ｐ２およびＰ３の位相
すなわちＩ・ランジスタＱｌ，Ｑ２およびＱ３の導通ず
る位相がそれぞれ異なるため、端子ＴＩ，Ｔ２およびＴ
３には、それぞれ異なる値の直流電圧＋Ｖｌ，＋Ｖ２お
よ７ び十Ｖ３が出力される。また、トランジスタＱ４はＰＮ
Ｐトランジスタであり、したがって、端子Ｔ４には、そ
のパルスＩ） ４すなわちトランジスタＱ４の導通の位
相に応じた負（−）の直流電圧■４が出力される。
このよ・うにして、制御回路１４によって、トランジス
タＱ１〜Ｑ４の導通位相をパルス位相制御方式に従って
制御することによって、端子Ｔ１〜Ｔ４からそれぞれ異
なる電圧値の直流電圧を得ることができる。
タＱ１〜Ｑ４の導通位相をパルス位相制御方式に従って
制御することによって、端子Ｔ１〜Ｔ４からそれぞれ異
なる電圧値の直流電圧を得ることができる。
なお、必要に応じて比較器１６を含むフィードバックル
ープが形成される。ずなわら、端子Ｔ１に得られる」−
■１が比較器１６に与えられ、比較器１６では基準電圧
源１８からの基準電圧とその電圧十■１を比較する。そ
して、両電圧の差に相当する電圧信号を制御回路１４に
フィードハンクする。制御回路１４は、端子ＴＩの電圧
−トｖ１が基準電圧＃ｉ１８の基準電圧に等しくなるよ
うに、パルスＰ１の位相を補正する。したがって、電圧
＋Ｖ１が安定的に得られる。なお、同様のフィー８ ドハックループがそれぞれ端子Ｔ２〜Ｔ４に設げられて
もよいことばもちろんである。
ープが形成される。ずなわら、端子Ｔ１に得られる」−
■１が比較器１６に与えられ、比較器１６では基準電圧
源１８からの基準電圧とその電圧十■１を比較する。そ
して、両電圧の差に相当する電圧信号を制御回路１４に
フィードハンクする。制御回路１４は、端子ＴＩの電圧
−トｖ１が基準電圧＃ｉ１８の基準電圧に等しくなるよ
うに、パルスＰ１の位相を補正する。したがって、電圧
＋Ｖ１が安定的に得られる。なお、同様のフィー８ ドハックループがそれぞれ端子Ｔ２〜Ｔ４に設げられて
もよいことばもちろんである。
上では、制御回路１４がパルス位相制御方式の制御回路
である場合について説明したが、この制御回路１４は第
３Ａ図および第３Ｂ図に示すパルス幅制御方式のものと
して構成されてもよい。この場合、制御回路１４からは
、第３Ａ図の点０から時間ｔｌまで持続するパルス幅の
パルスをトランジスタＱ１のヘースに与える。同じよう
に制御回路１４は、点Ｏから時間ｔ２まで持続ずるバル
ス幅のパルスをトランシスタＱ２のヘースに与え、点Ｏ
から時間ｔ３まで持続するパルス幅のパルスをトランジ
スタＱ３のヘースに与える。また、トランジスタＱ４の
ベースには、点Ｏ′から時間Ｌ４まで持続ずるパルス幅
を有するパルスが与えられる。したがって、トランジス
タＱＩ．，Ｑ２およびＱ３は、それぞれ、点Ｏから時間
ｔｌ．ｔ２およびＬ３まで導通し、その導通期間中これ
らトランジスタＱｌ，Ｑ２およびＱ３から出力される電
圧によって平滑コンデンサＣｌ，Ｃ２およびＣ３が充電
される。また、トランジスタＱ４は点０′から時間ｔ４
までの期間導通し、その間に得られる電圧によって平滑
コンデンサＣ４が充電される。このように、制御回路１
４によって、トランジスタＱ１〜Ｑ４のベースに与えら
れるパルス幅を制御することによって、端子Ｔ１〜Ｔ４
に、それぞれ異なる電圧値の直流電圧を得ることができ
る。
である場合について説明したが、この制御回路１４は第
３Ａ図および第３Ｂ図に示すパルス幅制御方式のものと
して構成されてもよい。この場合、制御回路１４からは
、第３Ａ図の点０から時間ｔｌまで持続するパルス幅の
パルスをトランジスタＱ１のヘースに与える。同じよう
に制御回路１４は、点Ｏから時間ｔ２まで持続ずるバル
ス幅のパルスをトランシスタＱ２のヘースに与え、点Ｏ
から時間ｔ３まで持続するパルス幅のパルスをトランジ
スタＱ３のヘースに与える。また、トランジスタＱ４の
ベースには、点Ｏ′から時間Ｌ４まで持続ずるパルス幅
を有するパルスが与えられる。したがって、トランジス
タＱＩ．，Ｑ２およびＱ３は、それぞれ、点Ｏから時間
ｔｌ．ｔ２およびＬ３まで導通し、その導通期間中これ
らトランジスタＱｌ，Ｑ２およびＱ３から出力される電
圧によって平滑コンデンサＣｌ，Ｃ２およびＣ３が充電
される。また、トランジスタＱ４は点０′から時間ｔ４
までの期間導通し、その間に得られる電圧によって平滑
コンデンサＣ４が充電される。このように、制御回路１
４によって、トランジスタＱ１〜Ｑ４のベースに与えら
れるパルス幅を制御することによって、端子Ｔ１〜Ｔ４
に、それぞれ異なる電圧値の直流電圧を得ることができ
る。
なお、パルス幅制御方式においても、先に第２Ａ図およ
び第２Ｂ図を参照して説明したパルス位相制御方式の場
合と同じように、制御回路１４に対するフィードハック
ルーブを構成することができる。
び第２Ｂ図を参照して説明したパルス位相制御方式の場
合と同じように、制御回路１４に対するフィードハック
ルーブを構成することができる。
第４図はこの発明の他の実施例を示す回路図である。こ
の第４図実施例は、フライハック１・ランスＦＢＴを用
いる。フライハンクトランスＦＢＴの２次巻線ＳＣには
、両端ＳＣａおよびＳＣｂの間に、センタタンプＳＣｃ
が設けられる。そして、このセンタタップＳＣｃが端子
ＴＯすなわちアースに接続される。２次巻線ＳＣの一端
ＳＣａにはＮＰＮ ｝ランジスタＱｌｌ，Ｑ１２および
Ｑ１３の入力が共通接続され、これらトランジスタＱ１
１，Ｑ１２およびＱ１３の出力は、端子ＴＩＴ２および
Ｔ３に接続される。同じように、２次巻線ＳＣの他端Ｓ
ＣｂにはＰＮＰ｝ランジスタＱ４およびＱ５の出力が接
続され、このトランジスタＱ１４およびＱ１５の入力が
端子Ｔ４およびＴ５に接続される。そして、制御回路１
４によってトランジスタＱｌｌ〜Ｑ１５に対して、パル
ス位相制御方式あるいはパルス幅制御方式に従って、制
御パルスを与える。そして、トランジスタＱ１１，Ｑ１
２，Ｑ１３，Ｑ１４およびＱ１５が導通しているとき、
それぞれを通して得られる電圧によって平滑コンデンサ
Ｃｌｌ，Ｃ１２，Ｃ１３，Ｃ１４およびＣ１５が充電さ
れ、端子ＴＩ，Ｔ２，Ｔ３，Ｔ４およびＴ５には、第５
図または第６図に示すように、それぞれ異なる大きさの
電圧十Ｖｌ，＋Ｖ２，＋Ｖ３，−Ｖ４および−■５が出
力される。
の第４図実施例は、フライハック１・ランスＦＢＴを用
いる。フライハンクトランスＦＢＴの２次巻線ＳＣには
、両端ＳＣａおよびＳＣｂの間に、センタタンプＳＣｃ
が設けられる。そして、このセンタタップＳＣｃが端子
ＴＯすなわちアースに接続される。２次巻線ＳＣの一端
ＳＣａにはＮＰＮ ｝ランジスタＱｌｌ，Ｑ１２および
Ｑ１３の入力が共通接続され、これらトランジスタＱ１
１，Ｑ１２およびＱ１３の出力は、端子ＴＩＴ２および
Ｔ３に接続される。同じように、２次巻線ＳＣの他端Ｓ
ＣｂにはＰＮＰ｝ランジスタＱ４およびＱ５の出力が接
続され、このトランジスタＱ１４およびＱ１５の入力が
端子Ｔ４およびＴ５に接続される。そして、制御回路１
４によってトランジスタＱｌｌ〜Ｑ１５に対して、パル
ス位相制御方式あるいはパルス幅制御方式に従って、制
御パルスを与える。そして、トランジスタＱ１１，Ｑ１
２，Ｑ１３，Ｑ１４およびＱ１５が導通しているとき、
それぞれを通して得られる電圧によって平滑コンデンサ
Ｃｌｌ，Ｃ１２，Ｃ１３，Ｃ１４およびＣ１５が充電さ
れ、端子ＴＩ，Ｔ２，Ｔ３，Ｔ４およびＴ５には、第５
図または第６図に示すように、それぞれ異なる大きさの
電圧十Ｖｌ，＋Ｖ２，＋Ｖ３，−Ｖ４および−■５が出
力される。
この第４図実施例においても、トランジスタＱ１
１
１１〜Ｑ１５をトランジスタアレイ１２で構成ずること
ができる。
ができる。
また、平滑コンデンサ０１〜Ｃ４（第１図）あるいはＣ
ｌｌ〜Ｃ１５（第４図）としては、高周波領域ではフィ
ルムコンデンサを用い、低周波領域ではアルミ電解コン
デンサを用いればよい。いずれの場合も、個々のコンデ
ンサをブロック化したコンデンサブロックとして構成す
ることができる。
ｌｌ〜Ｃ１５（第４図）としては、高周波領域ではフィ
ルムコンデンサを用い、低周波領域ではアルミ電解コン
デンサを用いればよい。いずれの場合も、個々のコンデ
ンサをブロック化したコンデンサブロックとして構成す
ることができる。
さらに、上述の実施例では、いずれも、交流電圧を得る
ためにトランスを用いたが、いわゆるトランスレスのも
のとして構成されてもよいことはもちろんである。
ためにトランスを用いたが、いわゆるトランスレスのも
のとして構成されてもよいことはもちろんである。
第１図はこの発明の一実施例を示す回路図である。
第２Ａ図および第２Ｂ図は第１図実施例の動作を示す波
形図である。 第３Ａ図および第３Ｂ図は第１図実施例の異なる動作を
示す波形図である。 １ ２一 第４図はこの発明の他の実施例を示す回路図である。 第５図および第６図は、それぞれ、第４図実施例のそれ
ぞれ異なる動作を示す波形図である。 第７図および第８図は、それぞれ、従来の多出力直流電
源回路の一例を示す回路図である。 図において、１０は多出力直流電源回路、１２はトラン
ジスタアレイ、１４は制御回路、１６は比較器、Ｑ１〜
Ｑ４，Ｑｌｌ〜Ｑ１５はトランジスタ、０１〜Ｃ４，Ｃ
Ｉｌ〜Ｃ１５は平滑コンデンサ、Ｔ１〜Ｔ５は端子を示
す。
形図である。 第３Ａ図および第３Ｂ図は第１図実施例の異なる動作を
示す波形図である。 １ ２一 第４図はこの発明の他の実施例を示す回路図である。 第５図および第６図は、それぞれ、第４図実施例のそれ
ぞれ異なる動作を示す波形図である。 第７図および第８図は、それぞれ、従来の多出力直流電
源回路の一例を示す回路図である。 図において、１０は多出力直流電源回路、１２はトラン
ジスタアレイ、１４は制御回路、１６は比較器、Ｑ１〜
Ｑ４，Ｑｌｌ〜Ｑ１５はトランジスタ、０１〜Ｃ４，Ｃ
Ｉｌ〜Ｃ１５は平滑コンデンサ、Ｔ１〜Ｔ５は端子を示
す。
Claims (1)
- 【特許請求の範囲】 交流電圧を出力する交流出力端子、 前記交流出力端子に並列接続される複数の１方向スイッ
チング素子、 前記複数の１方向スイッチング素子のオン−オフを制御
する制御手段、および 前記複数の１方向スイッチング素子の出力に接続される
平滑コンデンサを備える、多出力直流電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1451490A JPH03218265A (ja) | 1990-01-24 | 1990-01-24 | 多出力直流電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1451490A JPH03218265A (ja) | 1990-01-24 | 1990-01-24 | 多出力直流電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218265A true JPH03218265A (ja) | 1991-09-25 |
Family
ID=11863195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1451490A Pending JPH03218265A (ja) | 1990-01-24 | 1990-01-24 | 多出力直流電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218265A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622916A (ja) * | 1992-07-03 | 1994-02-01 | Toshimitsu Musha | 双極子の推定方法 |
| JP2019507575A (ja) * | 2016-02-29 | 2019-03-14 | ブルー・インダクティヴ・ゲーエムベーハー | 多出力整流器 |
-
1990
- 1990-01-24 JP JP1451490A patent/JPH03218265A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622916A (ja) * | 1992-07-03 | 1994-02-01 | Toshimitsu Musha | 双極子の推定方法 |
| JP2019507575A (ja) * | 2016-02-29 | 2019-03-14 | ブルー・インダクティヴ・ゲーエムベーハー | 多出力整流器 |
| US10873271B2 (en) | 2016-02-29 | 2020-12-22 | Wiferion Gmbh | Multiple output rectifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567278B2 (en) | Electrical power supply suitable in particular for DC plasma processing | |
| US5119283A (en) | High power factor, voltage-doubler rectifier | |
| US4176304A (en) | Regulating television horizontal deflection arrangement | |
| CA2680959C (en) | Multiple phase power supply having current shared power factor correction | |
| JP2003102175A (ja) | 低リプルｄｃ−ｄｃコンバータ装置 | |
| JP4392975B2 (ja) | 定電力出力直流電源装置 | |
| US4173779A (en) | Single-pole commutation circuit | |
| JPH03218265A (ja) | 多出力直流電源回路 | |
| US20050013146A1 (en) | Parallel feed-forward compensating type power factor correction circuit for a three-phase power source | |
| JPH02206362A (ja) | スイッチングモード型電力変換装置 | |
| JP2001128452A (ja) | 定電力出力直流電源装置及びその制御方式 | |
| US3290579A (en) | Multi-phase a. c. to d. c. converter with output control means | |
| JP2510116B2 (ja) | ３相整流回路 | |
| JP2591056Y2 (ja) | スイッチング電源装置 | |
| JPH0729746Y2 (ja) | 多出力安定化電源装置 | |
| JP2806598B2 (ja) | スイッチング電源装置 | |
| JPH1169815A (ja) | 電源装置 | |
| SU1409991A1 (ru) | Трехфазный стабилизированный источник переменного напр жени | |
| JPH06327244A (ja) | Ｐｗｍ制御による同期整流コンバータおよびそのソフトスイッチング方法 | |
| JPS61128769A (ja) | 直流電源装置 | |
| JPH01206873A (ja) | 周波数変換回路 | |
| JPH03285572A (ja) | スイッチング電源回路 | |
| JP2001286145A (ja) | 電力変換装置 | |
| JPS5961476A (ja) | 電源装置 | |
| JP2000014157A (ja) | 三相整流装置 |