JPH03209774A - Semiconductor element - Google Patents

Semiconductor element

Info

Publication number
JPH03209774A
JPH03209774A JP20561490A JP20561490A JPH03209774A JP H03209774 A JPH03209774 A JP H03209774A JP 20561490 A JP20561490 A JP 20561490A JP 20561490 A JP20561490 A JP 20561490A JP H03209774 A JPH03209774 A JP H03209774A
Authority
JP
Japan
Prior art keywords
semiconductor
impurity
semiconductor substrate
region
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20561490A
Other languages
Japanese (ja)
Inventor
Yoshihito Amamiya
好仁 雨宮
Katsumi Murase
村瀬 克実
Masahiro Sakagami
坂上 正裕
Toshiro Ogino
俊郎 荻野
Akio Tamama
玉真 昭男
Yoshihiko Mizushima
宜彦 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20561490A priority Critical patent/JPH03209774A/en
Publication of JPH03209774A publication Critical patent/JPH03209774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To realize high density integration of a semiconductor element by a method wherein, by making majority carrier flow from a semiconductor substrate side to an impurity introducing semiconductor region side, or in inverse direction, the impurity introducing semiconductor region in a semiconductor element obtaining a desired function is formed on the semiconductor substrate, and not formed in the semiconductor substrate. CONSTITUTION:An impurity introducting semiconductor region 43 composed of an N or N<+> (or P or P<+>) type polycrystalline or amorphous semiconductor layer is formed on the main surface 42 of a P (or N) type semiconductor substrate 41. An ohmic electrode 44 is formed on the region 43, and the impurity introducing region is not formed in the semiconductor substrate 41. In the semiconductor element having the above constitution, minority carrier can be injected from the impurity introducing semiconductor region 43 side to the semiconductor substrate 41 side, or in the inverse direction.

Description

【発明の詳細な説明】 本発明は、半導体基板と、不純物の導入された不純物導
入半導体領域とを有し、その不純物導入半導体領域から
半導体基板側にまたはその逆に少数キャリアを注入させ
ることによって、半導体基板側から不純物導入半導体領
域側にまたはその逆に多数キャリアを流すことによって
、または不純物導入半導体領域側から上記半導体基板側
に拡がる空乏層を伸ばしまたはこれから縮めることによ
って所期の機能がnられる半導体素子、半導体基板とシ
ョットキ電極とを有し、ショットキ電極から半導体基板
側にまたはその逆に多数キャリアをR−jことによって
、またはショットキ電極側から半導体基板側に拡がる空
乏層を伸ばしまたはこれから縮めることによって所期の
機能が得られる半導体素子に関する。
Detailed Description of the Invention The present invention has a semiconductor substrate and an impurity-introduced semiconductor region into which impurities are introduced, and by injecting minority carriers from the impurity-introduced semiconductor region into the semiconductor substrate side or vice versa. The desired function can be achieved by flowing majority carriers from the semiconductor substrate side to the impurity-doped semiconductor region side or vice versa, or by extending or shrinking the depletion layer extending from the impurity-doped semiconductor region side to the semiconductor substrate side. A semiconductor device, which has a semiconductor substrate and a Schottky electrode, and by R-jing majority carriers from the Schottky electrode to the semiconductor substrate side or vice versa, or by extending or forming a depletion layer extending from the Schottky electrode side to the semiconductor substrate side. The present invention relates to a semiconductor device whose desired function can be obtained by shrinking it.

従来、半導体基板と、不純物導入子導体領域とを有し、
不純物導入半導体領域側から半導体基板側にまたはその
逆に少数キt#リアが注入されることによって、所期の
機能が得られる半導体素子においては、第1図に示すよ
うに、P(またはN)型の半導体基板1内に、N乃至N
+ (またはP乃至P” )型の不純物導入半導体領域
4域2が、N(またはP)型の不純物導入によって形成
され、その不純物導入半導体領域2上に電極3がオーミ
ックに付されている構成を有するのを普通としている。
Conventionally, a semiconductor substrate has a semiconductor substrate and an impurity-implanted conductor region,
As shown in FIG. ) type semiconductor substrate 1, N to N
+ (or P to P") type impurity-introduced semiconductor region 4 region 2 is formed by introducing N (or P) type impurity, and an electrode 3 is ohmically attached on the impurity-introduced semiconductor region 2. It is normal to have

第1図に示す、このような構成を有する半導体素子は、
半導体基板1をコレクタ電極緘、不純物導入半導体領域
2をベース領域、電極3をベース電極としているバイポ
ーラトランジスタ、または半導体基板1をベース領域、
不純物導入領域2をエミッタ領域、電極3をエミッタ電
極としているバイポーラトランジスタにみられる。
The semiconductor element shown in FIG. 1 and having such a configuration is
A bipolar transistor in which the semiconductor substrate 1 is used as a collector electrode, the impurity-doped semiconductor region 2 is used as a base region, and the electrode 3 is used as a base electrode, or the semiconductor substrate 1 is used as a base region,
This can be seen in a bipolar transistor in which impurity introduced region 2 is used as an emitter region and electrode 3 is used as an emitter electrode.

ところで、このような半導体素子の場合、不純物導入半
導体領域2が、半導体基板1内への不純物導入によって
形成されているので、そのように不純物を導入する必要
があり、そしてそれが容易であるとは言えないとともに
、不純物導入半導体領域2が、半導体基板1内に拡がっ
て形成されるため、半導体素子を高密度に集積化して形
成するのが困難である、という欠点を有する。
By the way, in the case of such a semiconductor element, since the impurity-introduced semiconductor region 2 is formed by introducing impurities into the semiconductor substrate 1, it is necessary to introduce impurities in this way, and it is easy to do so. Furthermore, since the impurity-introduced semiconductor region 2 is formed to extend within the semiconductor substrate 1, it is difficult to integrate and form semiconductor elements with high density.

また、従来、半導体基板と、不純物導入¥導体領域とを
有し、半導体基板側から不純物導入半導体領域側にまた
はその逆に多数キャリアを流すことによって、所期の特
性が得られる半導体素子においては、第2図に示すよう
に、P(またはN)型の半導体基板11内に、P◆(ま
たはN”)型の不純物導入半導体領域12が、P(また
はN)型の不純物の導入によって形成され、ぞの不純物
導入半導体領域12に電極13がオーミックに付されて
いる構成を有するのを普通としている。
Furthermore, conventionally, in a semiconductor element that has a semiconductor substrate and an impurity-doped conductor region, desired characteristics can be obtained by flowing majority carriers from the semiconductor substrate side to the impurity-doped semiconductor region side or vice versa. As shown in FIG. 2, a P◆ (or N'') type impurity-introduced semiconductor region 12 is formed in a P (or N) type semiconductor substrate 11 by introducing P (or N) type impurities. It is common to have a configuration in which an electrode 13 is ohmically attached to each impurity-introduced semiconductor region 12.

第2図に示す、このような構成を有する半導体素子は、
半導体基板11をコレクタ領域、不純物導入半導体領域
12をコレクタ電極用領域、電極13をコレクタ電極と
しているバイポーラトランジスタ、または、半導体基板
11をベース領域、不純物導入半導体領域12をベース
電極用領域、電極13をベース電極としているバイポー
ラトランジスタ、もしくは、半導体基板11をエミッタ
領域、不純物導入領域12をエミッタ電極用領域、電極
13をベース電極としているバイポーラトランジスタに
みられる。
The semiconductor element shown in FIG. 2 and having such a configuration is
A bipolar transistor in which the semiconductor substrate 11 is the collector region, the impurity-doped semiconductor region 12 is the collector electrode region, and the electrode 13 is the collector electrode, or the semiconductor substrate 11 is the base region, the impurity-doped semiconductor region 12 is the base electrode region, and the electrode 13 This can be seen in a bipolar transistor in which the semiconductor substrate 11 is the emitter region, the impurity-introduced region 12 is the emitter electrode region, and the electrode 13 is the base electrode.

このような半導体素子の場合も、第1図に示す半導体素
子の場合と同様に、不純物導入半導体領域12が、半導
体基板11内への不純物導入によって形成されているの
で、第1図の半導体素子の場合と同様の欠点を何する。
In the case of such a semiconductor element, as in the case of the semiconductor element shown in FIG. 1, the impurity-introduced semiconductor region 12 is formed by introducing impurities into the semiconductor substrate 11. What do you do with the same drawbacks?

さらに、従来、半導体基板と、不純物導入半導体領域と
を有し、不純物導入半導体領域側から半導体基板側に拡
がる空乏層を伸ばし、またはこれから縮めることによっ
て、所期の機能が得られる!I!導体素子においては、
第3図に示すように、P(またはN)型の半導体基板2
1内に、N乃至N”  (またはP7’7¥P” )型
の不純物導入¥導体領域22が、N(またはP)型の不
純物の導入によって形成され、その不純物η人半導体領
域22に電極23がオーミックに付されている構成を有
するのを普通としている。
Furthermore, conventionally, a semiconductor substrate and an impurity-doped semiconductor region are provided, and the desired function can be obtained by extending or shortening the depletion layer that spreads from the impurity-doped semiconductor region side to the semiconductor substrate side! I! In conductor elements,
As shown in FIG. 3, a P (or N) type semiconductor substrate 2
1, an N to N'' (or P7'7\P'') type impurity doped conductor region 22 is formed by introducing an N (or P) type impurity, and an electrode is formed in the semiconductor region 22 containing the impurity. 23 is generally configured to be ohmic.

第3図に示す、このような構成を有する半導体素子は、
半導体基板21をチipンネル領域、不純物導入半導体
領域22をゲート、電極23をゲート電極とし、半導体
基板21及び不純物導入半導体領域22間のPN乃至P
N”  (またはNP乃至NP”)接合24から、空乏
層25を半導体基板21内に伸ばしまたはこれから縮め
ることができる、接合形電界効果トランジスタにみられ
る。
The semiconductor element shown in FIG. 3 and having such a configuration is
The semiconductor substrate 21 is used as a chip tunnel region, the impurity-introduced semiconductor region 22 is used as a gate, and the electrode 23 is used as a gate electrode, and PN to P between the semiconductor substrate 21 and the impurity-introduced semiconductor region 22 are used.
From the N'' (or NP to NP'') junction 24, a depletion layer 25 can be extended into or shortened from the semiconductor substrate 21, as seen in junction field effect transistors.

このような半導体素子の場合も、第1図及び第2図で上
述した半導体素子の場合と同様に、不純物導入半導体領
域22が、半導体基板21内への不純物導入によって形
成されているので、第1図及び第2図の場合と同様の欠
点を有する。
In the case of such a semiconductor element, as in the case of the semiconductor element described above in FIGS. 1 and 2, the impurity-introduced semiconductor region 22 is formed by introducing impurities into the semiconductor substrate 21, so It has the same drawbacks as the cases of FIGS. 1 and 2.

よって本発明は、上述した欠点のない、新規な半導体素
子を提案せんとするもので、以下述べるところから、明
らかとなるであろう1本発明による半導体素子は、これ
を、半導体基板と、不純物尋人半導体領域とを有し、不
純物導入半導体領域側から半導体基板側にまたはその逆
に少数キレリアが注入されることによって、所望の機能
が得られる半導体素子に適用した場合、第4図に示すよ
うに、P(またはN)望の半導体基板41の主面42上
に、N乃至N+ (またはP乃至P+)型の多枯品乃至
非晶質半導体層でなる不純物導入半導体領域43が形成
され、イの不純物導入半導体領域43上に電極44がオ
ーミックに付されている構成を有し、半導体基板41内
に不純物導入半導体領域が形成されていない。
Therefore, the present invention aims to propose a novel semiconductor device free from the above-mentioned drawbacks.As will become clear from the description below, one semiconductor device according to the present invention is composed of a semiconductor substrate and an impurity. When applied to a semiconductor device that has a hijin semiconductor region and a desired function can be obtained by injecting a small number of chyrelia from the impurity-introduced semiconductor region side to the semiconductor substrate side or vice versa, as shown in FIG. As shown, an impurity-doped semiconductor region 43 made of an N to N+ (or P to P+) type depleted or amorphous semiconductor layer is formed on the main surface 42 of the P (or N) type semiconductor substrate 41. , A, the electrode 44 is ohmically attached to the impurity-doped semiconductor region 43, and no impurity-doped semiconductor region is formed in the semiconductor substrate 41.

このような構成を有する本発明による半導体素子は、不
純物尋人半導体領域43側から半導体基板41側に、ま
たはその逆に少数キ1?リアを注入さUることができる
ことが明らかであるので、第1図で上述した従来の半導
体素子と同様の機能を得ることができる。
In the semiconductor device according to the present invention having such a configuration, a small number of semiconductors can be transferred from the impurity semiconductor region 43 side to the semiconductor substrate 41 side, or vice versa. It is clear that the semiconductor device can be implanted with a similar function as the conventional semiconductor device described above in FIG. 1.

しかしながら、第4図に示す本発明による半導体素子に
よれば、不純物導入半導体領域側から半導体u板側に、
またはその逆に少数キャリアが注入されるIlN能が、
半導体基板側に不純物導入半導体領域を不純物の導入に
よって形成することなしに得られるので、第1図で上述
した従来の半導体素子の欠点を有しない。
However, according to the semiconductor device according to the present invention shown in FIG. 4, from the impurity-doped semiconductor region side to the semiconductor u-plate side,
Or conversely, the IlN ability to inject minority carriers is
Since an impurity-doped semiconductor region can be obtained without forming an impurity-doped semiconductor region on the semiconductor substrate side by introducing impurities, it does not have the drawbacks of the conventional semiconductor device described above with reference to FIG.

また、第4図に示す本発明による半導体素子の場合、そ
の不純物導入半導体領域43を電子11度が5 X 1
0’ atom/cm″以上rm6非晶質シリコン層と
すれば、その不純物導入半導体領域43が、それを単結
晶シリコン層とする場合に比し高い(0,150V程度
)エネルYバンドギャップ(1,25eV程度)を有す
るので、不純物尋人4′導体領域43側から、半導体基
板41側にまたはその逆に注入される少数キャリアの注
入効率を、不純物導入半導体領域43を単結晶シリコン
と覆る場合に比し向上させることができる。
In addition, in the case of the semiconductor device according to the present invention shown in FIG. 4, the impurity-introduced semiconductor region 43 is
If the rm6 amorphous silicon layer is 0'atom/cm'' or more, the impurity-doped semiconductor region 43 will have a higher (about 0,150 V) energy Y band gap (1 , about 25 eV), the injection efficiency of minority carriers injected from the impurity layer 4' conductor region 43 side to the semiconductor substrate 41 side, or vice versa, will be reduced when the impurity-introduced semiconductor region 43 is covered with single crystal silicon. can be improved compared to

また、本発明による半導体素子は、これを、半導体基板
と、不純物導入半導体領域とを有し、半導体基板側から
不純物導入半導体f!4域側にまたはその逆に多数=I
: tyクリア流すことによって、所期の機能が得られ
る半導体素子に適用した場合、第5図に示すように、不
純物導入半導体領域が、P(またはN)型の半導体基板
51の土面52上に形成された、多数キャリアの流通に
妨害にならない障壁高さを有するショットキ電極53に
代えられている構成を有し、半導体基板51内に不純物
導入半導体領域がX純物の導入によって形成されていな
い。
Further, the semiconductor element according to the present invention has a semiconductor substrate and an impurity-doped semiconductor region, and has an impurity-doped semiconductor f! from the semiconductor substrate side. Many on the 4th area side or vice versa = I
: When applied to a semiconductor device in which the desired function can be obtained by flowing ty clear, as shown in FIG. The semiconductor substrate 51 has an impurity-doped semiconductor region formed in the semiconductor substrate 51 by introducing an X-purity. do not have.

この場合、ショットキ電極53は半金属的非晶質半導体
でなり、半導体基板51がシリコンでムり且つP型であ
る場合、バンドギャップを有しない半金属的な非晶質シ
リコンでなるものとし得る。
In this case, the Schottky electrode 53 is made of semimetallic amorphous semiconductor, and if the semiconductor substrate 51 is made of silicon and is of P type, it may be made of semimetallic amorphous silicon without a band gap. .

なお、このようなバンドギャップを有しない半金属的な
非晶質シリコンでなるショットキ電極53は、シラン(
Si H4)ガスと、ジボラン(82Hl )ガスと、
ゲルマン(GeH4)ガスとを、原料ガスとして、半導
体基板51を配している反応炉内に、キャリアとしての
ヘリウムに乗せて流し、そして反応炉内を約500℃の
温度に加熱して、原料ガスを熱分解させるようにしたC
VD法を含む工程をとることによって、形成することが
できる。ただし、この場合、シランガスと、ジボランガ
スとの流量化を5X10″を以上にする。
Note that the Schottky electrode 53 made of semimetallic amorphous silicon that does not have such a band gap is made of silane (
SiH4) gas, diborane (82Hl) gas,
Germanium (GeH4) gas is flowed as a raw material gas into the reactor in which the semiconductor substrate 51 is placed, on helium as a carrier, and the inside of the reactor is heated to a temperature of about 500°C. C that thermally decomposes gas
It can be formed by a process including a VD method. However, in this case, the flow rate of silane gas and diborane gas is set to 5×10″ or more.

なお、このような方法によって、バンドギャップを有し
ない半金属的な非晶質シリコンでなるショットキ電極5
3を形成する場合、そのシ4ツトキ電極53を、シラン
ガスと、ジポランガスと、ゲルマンガスとの間の流a比
を調整することによって、第6図に示すように、所望の
R1高さ(φ (eV))をイiするものとして形成す
ることができる。
In addition, by such a method, the Schottky electrode 5 made of semimetallic amorphous silicon having no band gap is formed.
3, the desired R1 height (φ (eV)).

第5図に示すような構成を右する本発明による半導体素
子は、半導体基板51側から、ショットキ電NA33側
に、またはその逆に多数キルリアを流すことができるこ
とは明らかである。
It is clear that the semiconductor device according to the present invention having the configuration shown in FIG. 5 can allow a large number of Kirlia to flow from the semiconductor substrate 51 side to the Schottky electron NA 33 side or vice versa.

そして、この場合、半導体基板51内に不純物の導入に
よって形成された不純物導入半導体領域を右していない
ので、第2図で上述した従来の半導体素子と同様の欠点
を右しない。
In this case, since the impurity-introduced semiconductor region formed by introducing impurities into the semiconductor substrate 51 is not removed, the same drawbacks as the conventional semiconductor element described above in FIG. 2 do not occur.

さらに、本発明による半導体素子は、これを、半導体基
板と、不純物導入半導体領域とを有し、半導体基板側か
ら不純物導入半導体領域側に、またはその逆に多数キャ
リアを流すことによって、所期の機能が嵜られる半導体
素子に適用した場合、第7図に示すように、P〈または
N)型の半導体基板61の主面62上に、P”  (ま
たはN”)型の多結晶乃至非晶質半導体層でなる不純物
導入半導体領域63が形成され、その不純物導入半導体
領域63上に、電極64がオーミックに付されている構
成を有し、半導体基板61内に不純物導入半導体領域が
形成されていない。
Furthermore, the semiconductor element according to the present invention has a semiconductor substrate and an impurity-doped semiconductor region, and can achieve desired results by flowing majority carriers from the semiconductor substrate side to the impurity-doped semiconductor region side or vice versa. When applied to a semiconductor device in which a function is implemented, as shown in FIG. An impurity-doped semiconductor region 63 made of a semiconductor layer is formed, an electrode 64 is ohmically attached to the impurity-doped semiconductor region 63, and the impurity-doped semiconductor region is formed in the semiconductor substrate 61. do not have.

このような構成を有する本発明による半導体素子は、第
2図で上述した従来の半導体素子と同様の機関を得るこ
とができる。
The semiconductor device according to the present invention having such a configuration can provide the same engine as the conventional semiconductor device described above in FIG.

しかしながら、このような機能が、半導体基板内に不純
物導入半導体領域を不純物の導入によって形成すること
なしに待られるので、第2図で上述した従来の半導体素
子の欠点を有しない。
However, since such a function is obtained without forming an impurity-doped semiconductor region in the semiconductor substrate by introducing impurities, it does not have the drawbacks of the conventional semiconductor device described above in FIG. 2.

また、本発明による半導体素子は、これを、不純物導入
半導体領域側から¥導体基板側に拡がる空乏層を伸ばし
、またはこれから縮めることによって、所期の機能が得
られるず導体素子に適用する場合、第8図に示すように
、不純物導入半導体領域が、P(またはN)型の半導体
基板71の1面72上に形成されている、ショット4電
極73に代えられている構成を有し、半導体基板71内
に不純物導入半導体領域が形成されていない。
Furthermore, when the semiconductor element according to the present invention is applied to a conductor element, the desired function cannot be obtained by extending or contracting the depletion layer that spreads from the impurity-introduced semiconductor region side to the conductor substrate side. As shown in FIG. 8, the impurity-introduced semiconductor region has a structure in which a shot 4 electrode 73 is formed on one surface 72 of a P (or N) type semiconductor substrate 71, and the semiconductor No impurity-doped semiconductor region is formed in the substrate 71.

この場合、シ」ットキ電極73としては、金属でなるも
のとし得る外、SnO+ とInO+とを主体としたネ
リガラスでなるもの、非晶質s+−[3合金でなるもの
、非晶質s+ −[3−Ge合金でなるものなどとし得
る。
In this case, the switch electrode 73 may be made of metal, or may be made of neriglass mainly composed of SnO+ and InO+, or made of amorphous s+-[3 alloy, or amorphous s+-[3]. It may be made of a 3-Ge alloy.

このような構成を右する本発明による崖導体素了は、シ
ョットキ電極73と半導体基板71との間のシコットキ
接合74から、半導体基板7111に空乏JI75を伸
ばし、またこれから縮めることができることは明らかで
ある。
It is clear that the cliff conductor according to the present invention having such a configuration can extend the depletion JI 75 from the Schottky junction 74 between the Schottky electrode 73 and the semiconductor substrate 71 to the semiconductor substrate 7111, and can also shorten it. be.

そして、この場合、半導体基板71内に不純物導入半導
体領域を形成していないので、第3図で上述した欠点を
有しない。
In this case, since no impurity-doped semiconductor region is formed in the semiconductor substrate 71, there is no drawback described above in FIG. 3.

次に、本発明による半導体素子の適用された、バイポー
ラトランジスタ機能が得られる半導体素子を述べよう。
Next, a semiconductor device to which the semiconductor device according to the present invention is applied and which can obtain a bipolar transistor function will be described.

第9図は、本発明による半導体素子の適用された、バイ
ポーラトランジスタ機能が得られる半導体素子の一例を
示し、次に述べる構成を有する。
FIG. 9 shows an example of a semiconductor device to which a semiconductor device according to the present invention is applied, which can obtain a bipolar transistor function, and has the configuration described below.

すなわち、例えばN型の半導体基板81の主面82上に
、N+型の多結晶乃至非晶質半導体でなる不純物導入半
導体領域83がアイランド状に形成されている。
That is, an impurity-doped semiconductor region 83 made of an N+ type polycrystalline or amorphous semiconductor is formed in an island shape on the main surface 82 of an N type semiconductor substrate 81, for example.

一方、多結晶乃至非晶質半導体層81上に、金属電極8
4がオーミックに付されている。
On the other hand, a metal electrode 8 is placed on the polycrystalline or amorphous semiconductor layer 81.
4 is attached to Ohmic.

また、半導体基板1の主面81上に、多結晶乃至非晶質
半導体領域83を取囲むように、ショットキ電極85が
、半導体基板1との間にシコットキ接合87を形成する
ように付されている。
Further, a Schottky electrode 85 is provided on the main surface 81 of the semiconductor substrate 1 so as to surround the polycrystalline or amorphous semiconductor region 83 so as to form a Schottky junction 87 with the semiconductor substrate 1 . There is.

以上が、本発明による半導体素子の適用された、バイポ
ーラトランジスタ機能が得られる半導体素子の一例構成
である。
The above is an example of the configuration of a semiconductor element to which the semiconductor element according to the present invention is applied and which can obtain a bipolar transistor function.

このような構成によれば、半導体基板81及びショット
キ電極85間にバイアス電Pを印加ざ、ぜでいない状態
で、ショットキ接合87から半導体基板81内に多結晶
乃至非晶質半導体図84下の領域まで空乏[186が拡
がっている構成とすることができる。
According to such a configuration, the polycrystalline to amorphous semiconductor shown in the lower part of FIG. It is possible to have a configuration in which the depletion [186] extends to the region.

そして、このように構成すれば、半導体基板81内に拡
がっている空乏層86の多結晶乃至A品質半導体!P3
83下の領域が、等価的に、P型?1テη体領域として
作用する。
With this configuration, the depletion layer 86 extending within the semiconductor substrate 81 is a polycrystalline or A-quality semiconductor! P3
Is the region under 83 equivalently P type? It acts as a 1-teta η-body region.

このため、半導体基板81をコレクタ領域、シEビア 
t−4電極85をベース電極、多結晶乃至非晶質半導体
層83をエミッタIIIJltとしたバイポーラI・ラ
ンジスタとしてtIA能する。
For this reason, the semiconductor substrate 81 is used as the collector region and the severe
It functions as a bipolar I transistor with the t-4 electrode 85 as the base electrode and the polycrystalline or amorphous semiconductor layer 83 as the emitter IIIJlt.

次に本発明による半導体素子を、接合形電界効果トラン
ジスタと等価な機能が得られる半導体素子に適用した場
合の一例を述べよう。
Next, an example will be described in which the semiconductor device according to the present invention is applied to a semiconductor device that can obtain a function equivalent to that of a junction field effect transistor.

第10図は、本発明による半導体素子の適用された、接
合形電界効果トランジスタと等価なFR能が得られる半
導体素子の一例を示し、次に述べる構成を有する。
FIG. 10 shows an example of a semiconductor device to which the semiconductor device according to the present invention is applied, which can obtain an FR performance equivalent to that of a junction field effect transistor, and has the configuration described below.

第10図において、第9図との対応部分には同一符号を
付し、訂m説明を省略する。
In FIG. 10, parts corresponding to those in FIG. 9 are designated by the same reference numerals, and redundant explanations will be omitted.

第10図に示す本発明による半導体素子の適用された、
接合形電界効果トランジスタと等価なIl能が得られる
半導体素子は、見掛上、第9図に示すと同様の構成を有
するが、空乏層86が多結晶乃至非晶質半導体層83下
の領域の全域に亘って拡がっていない構成を有する。
The semiconductor device according to the present invention shown in FIG. 10 is applied,
A semiconductor element that can obtain Il performance equivalent to that of a junction field effect transistor has an apparently similar structure to that shown in FIG. It has a configuration that does not extend over the entire area.

以上が、本発明による半導体素子の適用された、接合形
電界効果トランジスタと等価な機lが得られる半導体素
子の構成である。
The above is the configuration of a semiconductor device to which the semiconductor device according to the present invention is applied, which provides functionality equivalent to a junction field effect transistor.

このような構成を右する半導体素子によれば、半導体基
板81をドレイン領域、シ〕ットキを極85をゲート電
極、多結晶乃至非晶質半導体層83をソース領域とした
接合形電界効果トランジスタと等価な機能が得られる。
According to a semiconductor device having such a configuration, the semiconductor substrate 81 is a drain region, the switch is a junction field effect transistor in which the pole 85 is a gate electrode, and the polycrystalline or amorphous semiconductor layer 83 is a source region. Equivalent functionality is obtained.

なお、上述においては、本発明による半導体素子の具体
例として2つの例を述べたに沼より、例えば半導体基板
として、第11図に示すように、多結晶乃至非晶質1半
導体(例えばシリコン)でなる基板91内に、その酸化
膜でなる絶縁層92を介して多結晶乃至非晶質1導体A
t1a93を形成し、その多結晶乃至非晶質半導体領域
93を上述した半導体基板として、上述した機能が1q
られる半導体素子を構成することもでき、その他、本発
明の精神を脱することなしに、種々の変型、変更をなし
得るであろう。
In the above, two examples of the semiconductor device according to the present invention have been described. For example, as a semiconductor substrate, as shown in FIG. 11, a polycrystalline to amorphous semiconductor (for example, silicon) A polycrystalline to amorphous conductor A is formed in a substrate 91 made of polycrystalline or amorphous material through an insulating layer 92 made of an oxide film.
t1a93 is formed, and the polycrystalline or amorphous semiconductor region 93 is used as the above-mentioned semiconductor substrate, and the above-mentioned function is 1q.
In addition, various modifications and changes may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図は、従来の半導体素子の要部を示ず路線
的断面図である。 第4図は、本発明による半導体素子の一例の要部を示す
路線的断面図である。 第5図は、本発明による半導体素子の他の例の要部を示
す路線的断面図である。 第6図は、第5図に示1本発明による半導体素子のシコ
ットキ電極の説明に供する図である。 第7図及び第8図は、てれでれ本発明による半導体素子
のさらに他の例の要部を示す路線的な断面図である。 第9図及び第10図は、それぞれ本発明による半導体素
子の具体例を示す路線的な断面図である。 第11図は、本発明による半導体素子に使用し得る半導
体基板を示1′路線的な断面図である。 41.51.61.71・・・半導体基板43.63・
・・・・・・・・・・・・・・・・・・・・不純物導入
半導体領域
1 to 3 are linear cross-sectional views that do not show the main parts of a conventional semiconductor device. FIG. 4 is a cross-sectional view showing essential parts of an example of a semiconductor device according to the present invention. FIG. 5 is a cross-sectional view showing essential parts of another example of the semiconductor device according to the present invention. FIG. 6 is a diagram for explaining the Schottky electrode of the semiconductor device according to the present invention shown in FIG. 5. 7 and 8 are line sectional views showing essential parts of still another example of the semiconductor device according to the present invention. 9 and 10 are line sectional views showing specific examples of semiconductor devices according to the present invention, respectively. FIG. 11 is a cross-sectional view along line 1' of a semiconductor substrate that can be used in a semiconductor device according to the present invention. 41.51.61.71...Semiconductor substrate 43.63.
・・・・・・・・・・・・・・・・・・・Impurity-introduced semiconductor region

Claims (1)

【特許請求の範囲】 1、半導体基板と、不純物の導入された不純物導入半導
体領域とを有し、上記不純物導入半導体領域から上記半
導体基板側にまたはその逆に少数キャリアを注入させる
ことによって、上記半導体基板側から上記不純物導入半
導体領域側によたはその逆に多数キャリアを流すことに
よって、または上記不純物導入半導体領域側から上記半
導体基板側に拡がる空乏層を伸ばしまたはこれから縮め
ることによつて所期の機能が得られる半導体素子におい
て、上記不純物導入半導体領域が、上記半導体 基板上に形成され、上記半導体基板内に形成されていな
いことを特徴とする半導体素子。 2、半導体基板と、不純物の導入された不純物導入半導
体領域とを有し、上記半導体基板側から上記不純物導入
半導体領域側にまたはその逆に多数キャリアを流すこと
によって、または上記不純物導入半導体領域側から上記
半導体基板側に拡がる空乏層を伸ばしまたはこれから縮
めることによつて所期の機能が得られる半導体素子にお
いて、 上記不純物導入半導体領域が、ショットキ 電極に代えられ、上記半導体基板から上記ショットキ電
極側にまたはその逆に多数キャリアを流すことによって
、または上記ショットキ電極側から上記半導体基板側に
拡がる空乏層を伸ばしまたはこれから縮めることによっ
て所期の機能が得られることを特徴とする半導体素子。
[Scope of Claims] 1. A semiconductor substrate and an impurity-introduced semiconductor region into which an impurity is introduced, and by injecting minority carriers from the impurity-introduced semiconductor region to the semiconductor substrate side or vice versa, By flowing majority carriers from the semiconductor substrate side to the impurity-introduced semiconductor region side or vice versa, or by extending or shrinking a depletion layer extending from the impurity-introduced semiconductor region side to the semiconductor substrate side. 1. A semiconductor device which provides the above-mentioned function, wherein the impurity-introduced semiconductor region is formed on the semiconductor substrate and not within the semiconductor substrate. 2. Having a semiconductor substrate and an impurity-introduced semiconductor region into which impurities are introduced, and by flowing majority carriers from the semiconductor substrate side to the impurity-introduced semiconductor region side or vice versa, or by flowing the majority carriers from the semiconductor substrate side to the impurity-introduced semiconductor region side. In a semiconductor element in which a desired function can be obtained by extending or contracting a depletion layer extending from the semiconductor substrate toward the semiconductor substrate, the impurity-doped semiconductor region is replaced with a Schottky electrode, and the impurity-doped semiconductor region extends from the semiconductor substrate to the Schottky electrode side. A semiconductor device characterized in that a desired function can be obtained by flowing majority carriers to or vice versa, or by extending or contracting a depletion layer extending from the Schottky electrode side to the semiconductor substrate side.
JP20561490A 1990-08-02 1990-08-02 Semiconductor element Pending JPH03209774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20561490A JPH03209774A (en) 1990-08-02 1990-08-02 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20561490A JPH03209774A (en) 1990-08-02 1990-08-02 Semiconductor element

Publications (1)

Publication Number Publication Date
JPH03209774A true JPH03209774A (en) 1991-09-12

Family

ID=16509795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20561490A Pending JPH03209774A (en) 1990-08-02 1990-08-02 Semiconductor element

Country Status (1)

Country Link
JP (1) JPH03209774A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567472A (en) * 1979-06-29 1981-01-26 Sony Corp Semiconductor device
JPS58142571A (en) * 1982-02-19 1983-08-24 Hitachi Ltd Semiconductor device and preparation thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567472A (en) * 1979-06-29 1981-01-26 Sony Corp Semiconductor device
JPS58142571A (en) * 1982-02-19 1983-08-24 Hitachi Ltd Semiconductor device and preparation thereof

Similar Documents

Publication Publication Date Title
JP3039967B2 (en) Semiconductor device
JPH05144834A (en) Bipolar transistor and manufacturing method thereof
EP0443852B1 (en) Lateral heterojunction bipolar transistor
US3766446A (en) Integrated circuits comprising lateral transistors and process for fabrication thereof
JPH03280437A (en) Semiconductor device and manufacture thereof
JPS61137368A (en) Semiconductor device
JPH0724312B2 (en) Method for manufacturing semiconductor device
JPH0467781B2 (en)
JPH03209774A (en) Semiconductor element
JPH0350771A (en) Semiconductor device
JP3424146B2 (en) Semiconductor device and manufacturing method thereof
JP2594296B2 (en) Insulated gate field effect transistor
JPH01149464A (en) Semiconductor device
JPH0191462A (en) Semiconductor switching element
JPS5522887A (en) Mis type field effect semiconductor device
JPS60144972A (en) Semiconductor device
JPH06181312A (en) Manufacture of semiconductor device
JPS5980970A (en) V-groove mos type field-effect transistor
JPH01187977A (en) Insulated-gate field-effect transistor and manufacture thereof
US3506890A (en) Field effect semiconductor device having channel stopping means
JPH03263870A (en) Bipolar transistor
JPH03222364A (en) Electrostatic induction semiconductor device
JPS5931224B2 (en) semiconductor equipment
JPS59191380A (en) Semiconductor device and manufacture thereof
JPS59215769A (en) Semiconductor element