JPH03209581A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPH03209581A JPH03209581A JP2004044A JP404490A JPH03209581A JP H03209581 A JPH03209581 A JP H03209581A JP 2004044 A JP2004044 A JP 2004044A JP 404490 A JP404490 A JP 404490A JP H03209581 A JPH03209581 A JP H03209581A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- external
- control program
- built
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013024 troubleshooting Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、制御プログラムの入ったROMを内蔵したマ
イクロプロセッサに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a microprocessor incorporating a ROM containing a control program.
従来の技術
従来の制御プログラムの入ったROMを内蔵しているマ
イクロプロセッサにおいて、その制御プログラムに不具
合が発生した場合のトラブルシュートや、新しく開発し
た制御プログラムの動作確認を行う場合には、ROMの
データを書き込む製造工程から新たに製造を行うか、又
はマイクロプロセッサのエバリユエーションタイプを開
発しなければならなかった。BACKGROUND OF THE INVENTION When troubleshooting a malfunction in a microprocessor that has a built-in ROM containing a conventional control program or checking the operation of a newly developed control program, it is necessary to use the ROM. Either a new manufacturing process for writing data had to be started, or an evaluation type of microprocessor had to be developed.
発明が解決しようとする課題
しかしながら、半導体の製造プロセスには長い時間がか
かる為、迅速なトラブルシューティングができず、又、
エバリユエーションタイプを開発する場合は開発コスト
がかかる等の欠点を有していた。Problems to be Solved by the Invention However, since the semiconductor manufacturing process takes a long time, prompt troubleshooting is not possible, and
When developing an evaluation type, there were drawbacks such as high development costs.
本発明は上記問題点を解決する為、マイクロプロセッサ
自身が外部にROMが接続されているか否かを認識し、
新しい制御プログラムの入ったROMをマイクロプロセ
ッサの外部に接続するだけで、新しい制御プログラムに
より実行させることを目的としている。In order to solve the above problems, the present invention recognizes whether the microprocessor itself is connected to an external ROM,
The purpose is to execute a new control program by simply connecting a ROM containing a new control program to the outside of the microprocessor.
課題を解決するための手段
この目的を達成する為に本発明のマイクロプロセッサは
、処理を行う前のイニシャル時に外部の特定のアドレス
を読み出し、その読み出したデータを判定し制御信号を
発生する回路を有し、その制御信号により制御プログラ
ムの読み出し先を内蔵のROMか、外部ROMかのどち
らかに切り換えることのできる構成を有している。Means for Solving the Problems In order to achieve this object, the microprocessor of the present invention reads a specific external address at the initial time before processing, judges the read data, and has a circuit that generates a control signal. The device has a configuration in which the control signal can be used to switch the readout destination of the control program to either the built-in ROM or the external ROM.
作用
本発明は上記の構成を有することにより、外部にROM
が接続されているか否かをマイクロプロセッサ自身が認
識し、制御プログラムの読み出し先を内蔵のROMか外
部のROMかを切り換えることができる為、外部にRO
Mが接続されていない場合は、内蔵のROMに入ってい
る制御プログラムにより処理を実行し、外部にROMが
接続されている場合は外部ROMに入っている制御プロ
グラムにより処理を実行することができる。Effect By having the above configuration, the present invention has an external ROM.
The microprocessor itself recognizes whether or not the ROM is connected, and the control program can be read from the built-in ROM or external ROM.
If M is not connected, the process can be executed by the control program stored in the built-in ROM, and if the ROM is connected externally, the process can be executed by the control program stored in the external ROM. .
実施例
第1図は本発明によるマイクロプロセッサの一実施例を
示すブロック図である。第1図において、1は制御プロ
グラムの入っている内蔵のROMで、内蔵ROMゲート
2を介してデータバス3とつながっており、又、アドレ
スバス4とつながっている。5は外部ROM認識及び制
御信号発生部で、データバス3とアドレスバス4とつな
がり内蔵ROMゲート2及び外部ROMゲート6へ制御
信号7.8を送っている。9は制御部、演算部その他の
回路ブロックで、データバス3とアドレスバス4とつな
がっている。10は外部ROMである。第2図は外部R
OMl0と外部ROM認識及び制御信号発生部を簡略的
に示したものである。Embodiment FIG. 1 is a block diagram showing an embodiment of a microprocessor according to the present invention. In FIG. 1, reference numeral 1 denotes a built-in ROM containing a control program, which is connected to a data bus 3 via a built-in ROM gate 2, and is also connected to an address bus 4. Reference numeral 5 denotes an external ROM recognition and control signal generation section, which is connected to the data bus 3 and address bus 4 and sends control signals 7 and 8 to the built-in ROM gate 2 and the external ROM gate 6. Reference numeral 9 denotes a control section, an arithmetic section, and other circuit blocks, which are connected to the data bus 3 and address bus 4. 10 is an external ROM. Figure 2 shows the external R.
This is a simplified diagram of OMl0 and an external ROM recognition and control signal generation section.
外部ROM認識及び制御信号発生部5は、アドレスバス
4とデータバス3とにより外部ROMl0と接続されて
おり、データバス12はプルアップされている。又、(
a)は外部ROMがある場合、(blは外部ROMがな
い場合の図である。The external ROM recognition and control signal generating section 5 is connected to the external ROM 10 via an address bus 4 and a data bus 3, and the data bus 12 is pulled up. or,(
a) is a diagram when there is an external ROM, and (bl is a diagram when there is no external ROM).
処理を行う前のイニシャル時において、外部ROM認識
及び制御信号発生部5は、内蔵ROMゲート2を遮断し
、外部ROMゲート6を導通させる。At the initial time before processing, the external ROM recognition and control signal generating section 5 shuts off the built-in ROM gate 2 and turns on the external ROM gate 6.
次に外部ROM認識及び制御信号発生部5は、特定のア
ドレスAを出力し外部をアクセスする。この時、外部に
ROMが接続されている場合、第2図(alのように外
部ROMl0のアドレスAに0を入れておくことにより
、外部ROM認識及び制御信号発生部5は読み出したデ
ータが0なので外部にROMl0が接続されていると見
なし、内蔵ROMゲート2を遮断し、外部ROMゲート
6を導通させ、その後外部ROM10に入っている制御
プログラムで処理を実行する。又第2図(blのように
外部ROMが接続されていない場合は、アドレスAをア
クセスした場合、データバスのプルアップにより読み出
したデータは1である為、外部ROM認識及び制御信号
発生部5は外部にROMが接続されていないと認識し、
内蔵ROMゲート2を導通し、外部ROMゲート6を遮
断し、その後内蔵のROMに入っている制御プログラム
により処理を実行する。Next, the external ROM recognition and control signal generation section 5 outputs a specific address A to access the outside. At this time, if an external ROM is connected, by putting 0 in the address A of the external ROM 10 as shown in FIG. Therefore, assuming that the ROM10 is connected to the outside, the built-in ROM gate 2 is shut off, the external ROM gate 6 is made conductive, and the process is then executed using the control program stored in the external ROM10. When the external ROM is not connected, when address A is accessed, the data read by pulling up the data bus is 1, so the external ROM recognition and control signal generation section 5 is connected to the external ROM. recognize that it is not
The built-in ROM gate 2 is made conductive, the external ROM gate 6 is cut off, and then processing is executed by the control program stored in the built-in ROM.
以上のように本実施例によれば、外部ROM認識及び制
御信号発生部5がイニシャル時に外部の特定のアドレス
を読み出し、そのデータを判定し、内蔵ROMゲート2
及び外部ROMゲート6を制御することにより、外部に
ROMが接続されているか否かをマイクロプロセッサ自
身で認識し、制御プログラムの読み出し先を内蔵のRO
Mか外部のROMかに切り換えることができる。As described above, according to this embodiment, the external ROM recognition and control signal generation section 5 reads out a specific external address at the initial time, determines the data, and
By controlling the external ROM gate 6, the microprocessor itself recognizes whether or not an external ROM is connected, and selects the internal ROM from which to read the control program.
It is possible to switch between M and external ROM.
なお、第2図において、外部ROMl0のアドレスAに
入れておくデータを1にし、データバスをプルダウンし
ても良いことは言うまでもない。It goes without saying that in FIG. 2, the data stored in address A of the external ROM 10 may be set to 1 and the data bus may be pulled down.
発明の効果
以上のように本発明によれば、処理を実行する前のイニ
シャル時に外部のある決まったアドレスを読み出し判定
し制御信号を発生する回路を有することにより、マイク
ロプロセッサ自身が、外部にROMが接続されているか
否かを認識し、制御プログラムの読み出し先を切り換え
ることができるので、新しい制御プログラムの入ったR
OMをマイクロプロセッサの外部に接続するだけで、新
しい制御プログラムにより処理を実行させることができ
る。Effects of the Invention As described above, according to the present invention, by having a circuit that reads and determines a certain external address at the initial time before executing a process and generates a control signal, the microprocessor itself can connect to an external ROM. It is possible to recognize whether the R
By simply connecting the OM to the outside of the microprocessor, a new control program can execute the process.
第1図は本発明の一実施例におけるマイクロプロセッサ
のブロック図、第2図@(a)、 (b)は外部にRO
Mを接続した場合と、接続しなかった場合の1・・・・
・・内蔵ROM、2・−・・・・内蔵ROMゲート、3
・・・・・データバス、4・・・・・アドレスバス、5
・・・・・・外部ROM認識及び制御信号発生部、6・
・−・・・外部ROMゲート、7・・・・・・内蔵RO
Mゲート制御信号、8・・・・・・外部ROMゲート制
御信号、9・・・・・制御部。
演算部、その他の回路ブロック、10・・・・・・外部
OMoFigure 1 is a block diagram of a microprocessor in one embodiment of the present invention, and Figures 2 (a) and (b) are externally connected RO
1 when M is connected and when it is not connected...
・・Built-in ROM, 2・・・Built-in ROM gate, 3
...Data bus, 4 ...Address bus, 5
...External ROM recognition and control signal generation section, 6.
---External ROM gate, 7...Built-in RO
M gate control signal, 8...external ROM gate control signal, 9...control unit. Arithmetic unit, other circuit blocks, 10...External OMo
Claims (1)
リ)と、処理を行う前のイニシャル時に外部の特定のア
ドレスを読み出し、その読み出したデータの内容を判定
し制御信号を発生する回路を有し、外部にROMが接続
されているか否かをマイクロプロセッサ自身で判定し、
外部にROMが接続されていなければ内蔵のROMに入
っている制御プログラムで処理を実行し、外部にROM
が接続されている場合は外部ROMに入っている制御プ
ログラムにより処理を実行することを特徴としたマイク
ロプロセッサ。It has a ROM (read-only memory) that contains a control program, and a circuit that reads a specific external address at the initial time before processing, determines the contents of the read data, and generates a control signal. The microprocessor itself determines whether ROM is connected or not,
If no external ROM is connected, the control program stored in the built-in ROM executes the process, and the external ROM is connected.
A microprocessor characterized in that when a microprocessor is connected, processing is executed by a control program stored in an external ROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044A JPH03209581A (en) | 1990-01-11 | 1990-01-11 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004044A JPH03209581A (en) | 1990-01-11 | 1990-01-11 | Microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03209581A true JPH03209581A (en) | 1991-09-12 |
Family
ID=11573932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004044A Pending JPH03209581A (en) | 1990-01-11 | 1990-01-11 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03209581A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173631A (en) * | 1984-02-17 | 1985-09-07 | Fujitsu Ltd | Control program switching system |
-
1990
- 1990-01-11 JP JP2004044A patent/JPH03209581A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173631A (en) * | 1984-02-17 | 1985-09-07 | Fujitsu Ltd | Control program switching system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930016880A (en) | Electronic device and its fixing information | |
US5056008A (en) | Data processor having expanded operating functions | |
JPH03209581A (en) | Microprocessor | |
JPH01255035A (en) | Processor | |
JP2597409B2 (en) | Microcomputer | |
JPH0330917Y2 (en) | ||
JP3190735B2 (en) | Memory chip select switching circuit | |
CA1317384C (en) | Buffer control circuit for data processor | |
JPS6127778B2 (en) | ||
JP2643803B2 (en) | Microcomputer | |
JP3283505B2 (en) | Microcomputer | |
JPS5839343A (en) | Initial starting device for plural systems | |
JP2903601B2 (en) | Microcomputer with built-in ROM | |
JPS63275097A (en) | Non-volatile memory | |
JPH0528285A (en) | Microcomputer | |
JPH01205257A (en) | Integrated circuit | |
JPS60196865A (en) | Backup memory circuit | |
JPH01308656A (en) | Evaluating circuit of program of printer | |
JPH0789330B2 (en) | Computer | |
JPS5923351A (en) | Controller of copying device | |
JPH0535890A (en) | Microcomputer | |
JPS60105048A (en) | Microprogram control system | |
JPH02161684A (en) | Method for judging package of read only memory | |
JPS6148746B2 (en) | ||
JPS59231651A (en) | Microprogram control type data processor |