JPH02161684A - Method for judging package of read only memory - Google Patents
Method for judging package of read only memoryInfo
- Publication number
- JPH02161684A JPH02161684A JP63317521A JP31752188A JPH02161684A JP H02161684 A JPH02161684 A JP H02161684A JP 63317521 A JP63317521 A JP 63317521A JP 31752188 A JP31752188 A JP 31752188A JP H02161684 A JPH02161684 A JP H02161684A
- Authority
- JP
- Japan
- Prior art keywords
- user
- rom
- processing
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 7
- 238000009434 installation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテレメータ装置等のプログラム処理によりデー
タ処理を行なう処理装置におけるユーザ別テーブルを設
定する場合のユーザ別テーブル用ROM(リードオンリ
メモリ)の実装状態判定方法に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a ROM (read only memory) for user-specific tables when setting user-specific tables in a processing device such as a telemeter device that performs data processing by program processing. The present invention relates to a mounting state determination method.
従来この種の処理装置におせけるユーザ別テーブルデー
タについては、システム(処理プログラム)ROMと同
一アドレス上に配置し、アドレス対応でユーザ別テーブ
ルデータと処理プログラムを分けて設定し、ユーザ別テ
ーブルデータを使用する場合は対応するアドレスを設定
し、必要なデータを読込んで使用するという処理方法を
行なっている。Conventionally, user-specific table data in this type of processing device is placed on the same address as the system (processing program) ROM, and the user-specific table data and processing program are set separately based on address correspondence. When using data, a corresponding address is set, and the necessary data is read and used.
しかしながら、上記従来の処理方法では、システム(処
理プログラム)が大きくなり、アドレス領域を多量に使
用してしまった場合には、テーブルアドレス領域が少な
くなり、処理プログラムの縮小やテーブルの構造変更等
を行なうか、或いはアドレス空間を広げるためハード上
でバンクを切換えるバンク切換方法等を行なわなければ
ならなかった6そのため、八−一ド(回路)の複雑化や
ソフトの再設計が必要になって12まうという問題があ
った。However, in the conventional processing method described above, when the system (processing program) becomes large and uses a large amount of address area, the table address area becomes small and it becomes necessary to downsize the processing program or change the table structure. Otherwise, in order to expand the address space, it was necessary to use a bank switching method to switch banks on the hardware.6 As a result, the 8-1 card (circuit) became more complex and the software needed to be redesigned12. There was a problem with it.
本発明は上述の点に鑑みてなされたもので、L記ハード
の複雑化+ソフトの再設計という従来の問題点を除去し
、ユーザデープルが容易に読み取れると共に、その内容
によりユーザROMの実装判定が簡単にできるリードオ
ンリメモリ実装判定方法を提供することにある。The present invention has been made in view of the above-mentioned points, and eliminates the conventional problems of complication of hardware + redesign of software, allows easy reading of user data, and allows implementation of user ROM by its contents. An object of the present invention is to provide a read-only memory implementation determination method that allows easy determination.
上記課題を解決するため本発明は、処理装置におけるテ
ーブルデータ読込み手段とそれにより読込まれたデータ
の判定によりニー=ザROMの実装を判定する方法にお
いて、ユーザROMからのユーザ別テーブルデータの読
込み手段では従来のアドレス制御によるROMデータを
読込む方法ではなく、ユーザROMを入出力イメージで
読込む方法を用いると共に、ROMの実装判定を行なえ
るようにデータバス上で実装未実装による異なるデータ
を読み込めるようにした回路を設けて、その回路により
読込んだユーザデープルROMのデー タの内容を判定
する、=−とで:1−一ザデープルROMが実装か未実
装かを判定するプログラム処理を設けたことを特徴とす
る。In order to solve the above-mentioned problems, the present invention provides a table data reading means in a processing device and a method for determining the implementation of a knee-the-ROM by determining the data read by the table data reading means. Instead of the conventional method of reading ROM data using address control, we use a method of reading user ROM as an input/output image, and also read different data depending on whether the ROM is installed or not installed on the data bus so that it can be determined whether the ROM is installed or not. A circuit is provided, and the content of the data read in the user double ROM is determined by the circuit. It is characterized by:
ノードオンリメモリ実装判定方法を上記の如く行なうこ
とにより、ユーザデープルROMのデバイスアドレスを
指示し、そのアドレスに対応する設定f−夕を読むこと
によりユーザテーブルROMの実装が判定できるから、
システムアドレスが有効に使用できると共に、処理プロ
グラムとユーザテーブルROMの区別が容易にでさ、テ
ーブル部を処理プログラムとして処理を実施してしまう
ために発生する処理暴走や停止等の処理上のトラブルを
回避できる。By performing the node-only memory implementation determination method as described above, it is possible to determine whether the user table ROM is installed by specifying the device address of the user table ROM and reading the setting f-2 corresponding to that address.
System addresses can be used effectively, the processing program and the user table ROM can be easily distinguished, and processing problems such as runaway processing and stoppage that occur when processing is executed using the table section as a processing program can be avoided. It can be avoided.
以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図(a)は本発明に係るROM実装判定方法を実施
するために必要な処理装置のシスデム構成を示すブロッ
ク図、同図(b)はI10アドレスバスラインの1ビッ
ト分の構成を示す図である。図示するように処理装置は
、CPUI、ROMデバイス処理部2,2、ユーザ別テ
ーブルROM3及びシステムROM5を具備し、これら
はデータバス6、制御ライン7.8及びI10アドレス
バス9により接続されている。FIG. 1(a) is a block diagram showing the system configuration of a processing device necessary to implement the ROM mounting determination method according to the present invention, and FIG. 1(b) shows the configuration of one bit of the I10 address bus line. It is a diagram. As shown in the figure, the processing device includes a CPUI, ROM device processing sections 2, 2, user table ROM 3, and system ROM 5, which are connected by a data bus 6, a control line 7.8, and an I10 address bus 9. .
CPUIによりシステムプログラム処理やユーザ別テー
ブルROM3の実装判定を行なう処理等を行なうが、ユ
ーザ別テーブルROM3の実装判定処理では、ROMデ
バイス処理部2によりcPUlからI10デバイスイメ
ージでINPUTloUTPUTされるデータにより、
必要な処理(OUTPUTではI10アドレスの設定、
INPUTではユーザ別テーブルROM3へのデータ入
力)を行ない。ユーザ別テーブルROM3に対する制御
(I10アドレス指示)及びデータ入力の処理中継を行
なうのみである。また、プルアップ抵抗4により、I1
0アドレスバス9(INPUT時にはデータバスとなる
)のオーブン時(ユーザ別テーブルROM3の未実装)
におけるバス制御(H4ghレベル=CPU入力“1′
)を行ない、ユーザ別テーブルROM3の実装判定に必
要な情報はソフト側(CPUプログラム処理)に渡【7
、その情報を基にプログラム処理でユーザ別テーブルR
OM3の実装判定を行なう。The CPU performs system program processing and processing for determining the installation of the user-specific table ROM3, but in the installation determination process for the user-specific table ROM3, the ROM device processing unit 2 performs INPUTloUTPUT from cPU1 using the I10 device image.
Necessary processing (I10 address setting for OUTPUT,
At INPUT, data is input into the user-specific table ROM 3). It only controls the user table ROM 3 (I10 address instruction) and relays data input processing. Also, due to the pull-up resistor 4, I1
0 When address bus 9 (becomes a data bus during INPUT) is open (user-specific table ROM 3 is not installed)
bus control (H4gh level = CPU input “1’)
), and the information necessary for determining the implementation of the user-specific table ROM3 is passed to the software side (CPU program processing) [7
, create a user-specific table R using program processing based on that information.
Performs OM3 implementation determination.
第2図はこのユーザ別テーブルROMの実装判定処理の
流れを示すフロチャートである。FIG. 2 is a flowchart showing the flow of this user-specific table ROM installation determination process.
第2図において、先ずCPUIでのI10処理により、
ユーザ別テーブルROM3に対するROMデバイス処理
を行なうのに必要なユーザROMアドレスの設定処理を
行ない(ステップ・1゜1)、ROMデバイス処理部2
に対しては0UTPUT処理にてアドレスデータを出力
し、ROMデバイスアドレスを設定する(ステップ1゜
2)。このROMデバイスアドレス設定後にユーザRO
MデータをINPUT処理にて行ない、ユーザ別テーブ
ルROM3の実装を判定するためのユーザROM実装判
定用データを入力する(ステップ103)。この場合に
原則しとて、ROM実装判定用アドレスは0”番地とす
る。よって0番地テーブルデータはFFH”の設定のな
いと
テーブルとする。次に入力した判定データ粕基にユーザ
別テーブルROM3の実装判定処理を行ない(ステップ
104 ) 、実装の有無を判定しその結果によりRO
M実装によるユ・−ザ別テーブルROM3の設定処理(
ステップ105)又はROM未実装によるユーザ別テー
ブルROM3の設定処理(ステップ106)を実行し、
一般の処理に戻る。In FIG. 2, first, by I10 processing on the CPUI,
Performs user ROM address setting processing necessary to perform ROM device processing for the user-specific table ROM 3 (step 1゜1), and the ROM device processing section 2
Address data is output to the address data using 0UTPUT processing, and a ROM device address is set (steps 1 and 2). After setting this ROM device address, the user RO
The M data is subjected to INPUT processing, and user ROM installation determination data for determining the installation of the user-specific table ROM3 is input (step 103). In this case, as a general rule, the ROM mounting determination address is set to address 0''.Therefore, the table data at address 0 is assumed to be a table without the setting of FFH''. Next, the user-specific table ROM3 is subjected to implementation determination processing based on the input determination data (step 104), and the presence or absence of implementation is determined, and based on the result, the RO
Setting process of user-specific table ROM3 by M implementation (
Step 105) or the setting process of the user-specific table ROM3 due to the ROM not being installed (step 106),
Return to general processing.
実装判定については、未実装時にはユーザROMアドレ
スがいずれでも入力データはHigh(FFM)となる
ので、それによりデータよりの実装判定を行なう。Regarding implementation determination, since input data is High (FFM) regardless of the user ROM address when it is not installed, implementation determination is performed based on the data.
以上説明したように本発明によれば、ユーザテーブルR
OMのディスアドレスを指示し、そのアドレスに対応す
る設定データを読むことによりユーザテーブルROMの
実装が判定できるから、システムアドレスが有効に使用
できると共に、処理プログラムとユーザア・−プルRO
Mの区別が容易にでき、テーブル部を処理プログラムと
し、て処理を実施してしまうために発生ずる処理暴走や
停止等の処理上のトラブルを回避できるという優れた効
果が得られる。As explained above, according to the present invention, the user table R
Since the installation of the user table ROM can be determined by specifying the OM dis-address and reading the setting data corresponding to that address, the system address can be used effectively, and the processing program and user
This provides an excellent effect in that it is possible to easily distinguish between M and to avoid processing troubles such as processing runaway and stoppage that occur when processing is performed using the table section as a processing program.
また、処理自身がプログラム化されているため二1−ザ
別ROMを用いる処理装置に、ハードの複雑化やソフト
の再設計等の必要がなくを適用できるという優れた効果
も得られる。In addition, since the processing itself is programmed, an excellent effect can be obtained in that it can be applied to a processing device using a separate ROM without the need for complicating the hardware or redesigning the software.
第1図(a)は本発明に係るROM実装判定男法を実施
するための処理装置のシステム構成を示すブロック図、
同図(b)はI10アドレスバスラインの1ビット分の
構成を示す図、第2図はこのユーザ別テーブルROMの
実装判定処理の流れを示すフ、4ヤードである。
図中、1・・・・CPU、2・・・・ROMデバイス処
理部、3・・・・ユーザ別テーブルROM、4・・・・
プルアップ抵抗、5・・・・システムROM、6・・・
・データバス、7.8・・・・制御ライン、9・・・・
工10アドレスバス。FIG. 1(a) is a block diagram showing the system configuration of a processing device for implementing the ROM mounting determination method according to the present invention;
FIG. 2B is a diagram showing the configuration of one bit of the I10 address bus line, and FIG. 2 is a 4-yard diagram showing the flow of the mounting determination process for this user-specific table ROM. In the figure, 1... CPU, 2... ROM device processing unit, 3... user-specific table ROM, 4...
Pull-up resistor, 5... System ROM, 6...
・Data bus, 7.8...Control line, 9...
Engineering 10 address bus.
Claims (1)
よりリードオンリメモリの実装を判定するリードオンリ
メモリ実装判定方法において、リードオンリメモリデバ
イス処理回路を具備し、該リードオンリメモリデバイス
処理回路を経由してリードオンリメモリのアクセスを入
出力デバイスとしての出力処理でリードオンリメモリア
ドレスを設定し、入出力デバイスとしての入力処理にて
リードオンリメモリデータを入力し、その内容によりリ
ードオンリメモリの実装未実装を判定することを特徴と
するリードオンリメモリ実装判定方法。A read-only memory implementation determination method includes a data reading means and determines read-only memory implementation based on determination of the read data, the read-only memory device processing circuit comprising: a read-only memory device processing circuit; To access read-only memory, set a read-only memory address during output processing as an input/output device, input read-only memory data during input processing as an input/output device, and depending on the contents, read-only memory may be implemented or unimplemented. A read-only memory implementation determination method characterized by determining.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63317521A JPH02161684A (en) | 1988-12-14 | 1988-12-14 | Method for judging package of read only memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63317521A JPH02161684A (en) | 1988-12-14 | 1988-12-14 | Method for judging package of read only memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02161684A true JPH02161684A (en) | 1990-06-21 |
Family
ID=18089169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63317521A Pending JPH02161684A (en) | 1988-12-14 | 1988-12-14 | Method for judging package of read only memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02161684A (en) |
-
1988
- 1988-12-14 JP JP63317521A patent/JPH02161684A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742452A (en) | Computer system including address driven program interrupt system | |
US4314332A (en) | Memory control system | |
JPH02161684A (en) | Method for judging package of read only memory | |
EP0059758A1 (en) | Numerical control unit | |
JPH08167013A (en) | Ic card | |
JPH0585927B2 (en) | ||
JPH064469A (en) | Input/output device control system | |
JPS6047664B2 (en) | information processing equipment | |
KR0171173B1 (en) | One-chip microcomputer | |
JPH03266154A (en) | Information processor | |
JPH0232440A (en) | Storage device | |
JPH06230958A (en) | Processor | |
JPH0231265A (en) | Dma controller | |
JPH08202647A (en) | Virtual port for computer input and output device | |
JPH05241900A (en) | Program operation confirmation system of computer | |
JPS6226738B2 (en) | ||
JPS5971510A (en) | Sequence control circuit | |
JPH10162567A (en) | Memory-discriminating device | |
JPS62286102A (en) | Setting method for contents of sequencer indirect address | |
JPH0232442A (en) | Storage device | |
JP2003186864A (en) | Microcomputer input/output terminal control device and electronic equipment provided with this microcomputer input/output terminal control device | |
JPS61143852A (en) | Protecting method of interruption vector | |
JPS61220043A (en) | Microprocessor control system | |
JPH10143462A (en) | Microcomputer | |
JPH08286998A (en) | Address setting method, board and data processing system |