JPS59231651A - Microprogram control type data processor - Google Patents

Microprogram control type data processor

Info

Publication number
JPS59231651A
JPS59231651A JP10606683A JP10606683A JPS59231651A JP S59231651 A JPS59231651 A JP S59231651A JP 10606683 A JP10606683 A JP 10606683A JP 10606683 A JP10606683 A JP 10606683A JP S59231651 A JPS59231651 A JP S59231651A
Authority
JP
Japan
Prior art keywords
storage device
microprogram
external storage
data processing
control storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10606683A
Other languages
Japanese (ja)
Inventor
Osamu Tanaka
収 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10606683A priority Critical patent/JPS59231651A/en
Publication of JPS59231651A publication Critical patent/JPS59231651A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To perform multifunctional data processing by loading automatically a microprogram different in function from an external storage device to a writable control storage device. CONSTITUTION:A microprogram initial loader 26 refers to the contents of a flag register 27 when a power source is turned on or when a system is started, and a function microprogram I is loaded from the external storage device 21 to the writable control storage device WCS25 through a signal line 28 and executed. When a function microprogram II is required after said operation, the program I on the WCS25 sets a flag for determining the loading of the program II in a flag register 27, starting the initial loader 26. The initial loader 26 refers to the flag register 27 to load the program II to the WCS25.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、外部記憶装置内の機能の異なるマイクロプ
ログラムを、書込み可能な制御記憶装置(WO2:Wr
itabl Control 8torage ) ヘ
o−ディングするマイクロプログラム制御型データ処理
装置に関するものである。
Detailed Description of the Invention [Technical Field of the Invention] The present invention provides a writable control storage device (WO2: Wr.
This invention relates to a microprogram-controlled data processing device for heading.

〔従来技術:1〕 従来この種のマイクロプログラム制御型データ処理装置
として蝶、第1図に示すものがあった。
[Prior Art: 1] As a conventional microprogram-controlled data processing device of this type, there has been a butterfly, as shown in FIG.

第1図は従来のマイクロプログラム制御架゛データ処理
装置を示す概*構成図である。因において、1はマイク
ロプログラム格納用の外部記憶装置、2は外部記憶装置
1内のデータ処理装置の機能マイクロプログラム、3F
i書込み可能な制御記憶装置(WO2)、411jマイ
クロプログラムイニシヤルローダ、5t;を宵込み可能
な制御記憶装置1ffi(WO2)3と外部記憶装置1
を結ぶパス信号線、6II−i外部記憶装置1に対する
制御パス信号線である。
FIG. 1 is a general configuration diagram showing a conventional microprogram control frame data processing device. In the above, 1 is an external storage device for storing microprograms, 2 is a functional microprogram of the data processing device in the external storage device 1, and 3F
i writable control storage device (WO2), 411j microprogram initial loader, 5t; writable control storage device 1ffi (WO2) 3 and external storage device 1
and a control path signal line for the 6II-i external storage device 1.

次に、上記第1図の動作について説明する。まず、電源
投入時やシステム立ち上は時には、マイクロプログラム
イニシャルローダ4に起動がかけられ、外部記憶装置1
から機能マイクロプログラム2が、自動的にパス信号a
5に介して書込み可能な制御記憶装置tVVc8)3に
ローディングされる。この時、外部記憶装置1からは書
込み可能な制御記憶装置(W CE9>、aの記憶サイ
ズ分を一時期。
Next, the operation shown in FIG. 1 will be explained. First, when the power is turned on or the system starts up, the microprogram initial loader 4 is activated and the external storage device 1 is activated.
, the function microprogram 2 automatically outputs the pass signal a.
5 is loaded into the writable control memory tVVc8)3. At this time, the external storage device 1 temporarily stores the storage size of the writable control storage device (WCE9>, a).

にローディングし、薫物は、再システム立ち上け等の事
態が発生しない限り、外部記憶装置1から努込みn]能
な制御記憶装置(WO2)3=のマイクロプログラダの
ローディングは行わ21.ない。
21. The microprogrammer of the control storage device (WO2) 3 which can be accessed from the external storage device 1 is loaded unless a situation such as restarting the system occurs. do not have.

従来のマ・1クロプログラム制御型データ処理装置11
.は以上の様に構成さtしているので、桝込み可能な制
御記憶装置(WO2)3の記憶容量によりマイクロプロ
グラムの存置制約を受け、このため、マイクロプログラ
ム設計時、プログラムサイズを小さくするための工夫を
必要とされ、しかも、機能をかなυ駆足したものにしな
ければならない欠点があった。また、多機能を実現し様
とすると、書込み可能な制御記憶装置(WO2)3の容
量を増大しなければならず、仁れにより、必然的に部品
点数が増加してしまい、その実装効率、信頼性全低下さ
せるなどの欠点がおった。
Conventional macro/1 macro program control type data processing device 11
.. Since the is configured as described above, the storage capacity of the microprogram is limited by the storage capacity of the control storage device (WO2) 3 that can be inserted into the control memory. Therefore, when designing the microprogram, it is necessary to reduce the program size. The disadvantage was that it required some ingenuity, and it also had to be highly functional. In addition, if we want to realize multiple functions, the capacity of the writable control storage device (WO2) 3 must be increased, which inevitably increases the number of parts and reduces the implementation efficiency. There were drawbacks such as a total decrease in reliability.

〔発明の概要〕[Summary of the invention]

この発明は上記の様な従来のものの欠点を除去する目白
りでなされたもので、マイクロプログラムイニシャルロ
ーダζ、外部記憶装置からいずれのマイクロプログラダ
を書込み可能な制御記憶装置にロードするかを決定する
フラグレジスタを設け、前記外部記憶装置内の機能の異
なるマイクロプログラムを、前記書込み可能な制御記憶
装置へ動的に、かつ自動的にローディングする機能を備
える構成を有し、限られた書込み可能な制御記憶装置の
容量で、多機能なデータ処理を可能とするマイクロプロ
グラム制御型データ処理装置を提供するものである。
This invention was made with the aim of eliminating the above-mentioned drawbacks of the conventional ones, and includes a microprogram initial loader ζ, which determines which microprogrammer to load from an external storage device into a writable control storage device. A flag register is provided to dynamically and automatically load a microprogram with a different function in the external storage device to the writable control storage device, and the writing is limited. The present invention provides a microprogram-controlled data processing device that enables multi-functional data processing with a control storage device capacity that is small.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の実施例について説明する。第2図はこ
の発明の一実施例であるマイクロプログラム制御型デー
タ処理装置を示す概略構成図である。図において、21
は複数の機能マイクロプログラムを格納している外部記
憶装置、22.23゜24は、外部記憶装置21にそれ
ぞれ格納されている各機能マイクロプログラム(1) 
、 (II)及ヒ(III)、25は書込み可能な制御
記憶装置(WO2)、26 。
Examples of the present invention will be described below. FIG. 2 is a schematic diagram showing a microprogram-controlled data processing device according to an embodiment of the present invention. In the figure, 21
22.23.24 is an external storage device storing a plurality of functional microprograms, and 24 is each functional microprogram (1) stored in the external storage device 21.
, (II) and (III), 25 is a writable control storage device (WO2), 26.

はマイクロプログラムイニシャルローダ、27は、外部
記憶装置i)に格納されている各機能マイクロプログラ
ム−M)22〜(In) 24中から、いずれの機能マ
イクロプログラムラ書込み可能な制御記憶装置(WO2
)25上にローディングするかを決定するためのフラグ
をセットするフラグレジスタであり、このフラグレジス
タ27は各機能マイクロプログラム(1) 22〜(1
) 24の実行内容にしたがってセットされる。28は
省込み可能な制御記憶装置(WO2)25と外部記憶装
置21t−結ぶバス信号線、29は外部記憶装置21に
対する制御バス信号線である。
27 is a microprogram initial loader, and 27 is a writable control storage device (WO2) for any of the functional microprograms M) 22 to (In) 24 stored in the external storage device
) 25, and this flag register 27 is used for each function microprogram (1) 22 to (1).
) is set according to the execution contents of 24. 28 is a bus signal line connecting the removable control storage device (WO2) 25 and the external storage device 21t, and 29 is a control bus signal line for the external storage device 21.

次に、上記第2図の動作について説明する。まず、電蝕
投入時やシステム立ち上は時には、フラグレジスタ27
はイニシャルセットされておシ、マイクロプログラムイ
ニシャルローf26t6、このフラグレジスタ27の内
容を参照し、外部記憶装置2工から機能マイクロプログ
ラム(1)22を書込み可能な制御記憶装置(WO2)
25にローディングするために、制御バス信号線29を
介して外部記憶装置21からの読出し指令を発行する。
Next, the operation shown in FIG. 2 will be explained. First, at the time of electrolytic erosion or system start-up, the flag register 27
is initially set, microprogram initial low f26t6, control storage device (WO2) into which function microprogram (1) 22 can be written from external storage device 2 by referring to the contents of this flag register 27.
25, a read command from the external storage device 21 is issued via the control bus signal line 29.

この指令を受けた外部記憶装置21は、機能マイクロプ
ログラダラTh、(I)22 tl−バス信号線28を
介して書込み可能な制御記憶装置(WO2)25上ヘロ
ーデイングする。この様にして、書込み可能な制卸記憶
装置(WO2)25上にローディングされた機能マイク
ロプログラム(1) 22の内容を逐次に実行し、デー
タ処理装置の制御を行う。かくして、データ処理装置の
一連の動作が終了し、機能マイクロプログラム(1) 
23の機能が必要となった時、書込み可能な制御記憶装
置(WO2)25上にある機能マイクロプログラム(1
) 22にょシ、フラグレジスタ27に機能iイクロプ
ログラム(II) 23のローディングを決定するフラ
グがセットされ、マイクロプログラムイニシャルローダ
26に起動がかけられる。仁のマイクロプログラムイニ
シャルローダ26Il′iフラグレジスタ27の内容を
参照し、外部記憶装置21中の機能マイクロプログラム
(1) 23を、上記した機能マイクロプログラム(1
) 22の場合と同様にして、書込み可能な制御記憶装
置(WO2)25ヘローデイングを行う。以上説明した
様に文と単に、フラグレジスタ27に、書込み可能な市
it憶装置(WO2)25へ各機能マイクロプログラム
(1) 22〜(III) 24の内のいずれをローデ
ィングするかのフラグをセットし、マイクロプログラム
イニシャルローダ26に起動をかけるだけで、外部記憶
装置21から書込み可能な制御記憶装置(WO2)25
への機能マイクロプログラムの実行に伴ない、動的にロ
ーディングができ、これにより、限られた書込み可能な
制御記憶装置(WO2)25の容量で、多機能のマイク
ロプログラム制御型データ処理装置が実現できる。
Upon receiving this command, the external storage device 21 loads onto the writable control storage device (WO2) 25 via the functional microprogrammer Th, (I) 22 tl-bus signal line 28. In this manner, the contents of the functional microprogram (1) 22 loaded onto the writable control storage device (WO2) 25 are sequentially executed to control the data processing device. Thus, the series of operations of the data processing device is completed, and the functional microprogram (1)
When the function 23 is required, the function microprogram (1
) 22, a flag determining the loading of the function i microprogram (II) 23 is set in the flag register 27, and the microprogram initial loader 26 is activated. Referring to the contents of the microprogram initial loader 26Il'i flag register 27, the function microprogram (1) 23 in the external storage device 21 is transferred to the above-mentioned function microprogram (1).
) The writable control storage device (WO2) 25 is loaded in the same manner as in case 22. As explained above, the statement simply sets a flag to the flag register 27 to indicate which of the functional microprograms (1) 22 to (III) 24 is to be loaded into the writable IT storage device (WO2) 25. A control storage device (WO2) 25 that can be written to from the external storage device 21 by simply setting the microprogram initial loader 26 and starting the microprogram initial loader 26.
As the functional microprogram is executed, it can be dynamically loaded.This enables a multifunctional microprogram-controlled data processing device with the limited capacity of the writable control storage device (WO2) 25. can.

なお、上記実施例では、外部記憶装置21からいずれの
機能マイクロプログラムな、書込み可能な制御記憶装置
(WO2)25上にローディングするかのフラグをセッ
トするフラグレジスタ27を設けた場合について説明し
たが、書込み可能な制御記憶装置(WO2)25上に特
定のフラグエリア金膜けた場合であっても良く、上記実
施例と同様の効果を奏する。
In the above embodiment, a case has been described in which a flag register 27 is provided to set a flag indicating which functional microprogram is to be loaded from the external storage device 21 onto the writable control storage device (WO2) 25. Alternatively, a specific flag area may be covered with a gold film on the writable control storage device (WO2) 25, and the same effect as in the above embodiment can be obtained.

第3図は、第〜≦図のマイクロプログラム制御型データ
処理装置、τ味機能の異なるプログラムがオーバレイロ
ーディングされる動作態様を示す図である。図に示す様
に、外部記憶装置31に格納されている各機能マイクロ
プログラム(1) 33 、 (II)34及び(I[
l) 35が、書込み可能な制御記憶装置(WO2)3
2へ動的にオーバレイローディングされる態様が明示さ
れている。
FIG. 3 is a diagram showing an operation mode in which programs having different τ taste functions are overlay loaded in the microprogram-controlled data processing device shown in FIGS. As shown in the figure, each functional microprogram (1) 33, (II) 34 and (I[
l) 35 is a writable control storage (WO2) 3
2 is clearly shown.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明した様に、マイクロプログラムイニ
シャルローダと、外部記憶装置からいずれのマイクロプ
ログラムを書込み可能な制御記憶装置にロードするかを
決定するフラグレジスタを設け、マイクロプログラムを
動的に書込み可能な制御記憶装置上にローディングでき
る様に構成したので、マイクロプログラムサイズの制約
を受けずに容易に設計でき、しかも、限られた書込み可
能な制御記憶装置の記憶容量で、多機能なデータ処理を
可能とするマイクロプログラム制御型データ処理装置が
得られるという優れた効果を奏するもので6得、。
As explained above, this invention is provided with a microprogram initial loader and a flag register that determines which microprogram is to be loaded from an external storage device into a writable control storage device, so that microprograms can be written dynamically. Because it is structured so that it can be loaded onto a control storage device, it is easy to design a microprogram without being limited by the size of the microprogram.Moreover, it is possible to perform multifunctional data processing with the limited storage capacity of the writable control storage device. 6. It has the excellent effect of providing a microprogram-controlled data processing device that enables

ζ呵〜ζ呵〜

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のマイクロプログラム制御型データ処理装
置を示す概略構成図、第2図はこの発明の一実施例でる
るマイクロプログラム制御型データ処理装置を示す概略
構成図、第3図は、第2図のマイクロプログラム制御型
データ処理装置で、機能の異なるプログラムがオーバレ
イローディングされる動作態様を示す図でおる。 図において、1,21,31・・・外部記憶装置、2.
22.23,24,33,34,35・・・機能マイク
ロプログラム、3,25.32・・・書込み可能な制御
記憶装置(WO2)、4.26・・・マイクロプログラ
ムイニシャルローダ、5.28・・・バス信号線、6.
29・・・制御バス信号線、27・・・フラグレジスタ
である。 代理人 大岩増雄 第1図 第2図
FIG. 1 is a schematic configuration diagram showing a conventional microprogram-controlled data processing device, FIG. 2 is a schematic configuration diagram showing a microprogram-controlled data processing device according to an embodiment of the present invention, and FIG. 2 is a diagram showing an operation mode in which programs with different functions are overlay loaded in the microprogram-controlled data processing device of FIG. 2. FIG. In the figure, 1, 21, 31...external storage device, 2.
22.23,24,33,34,35...Functional microprogram, 3,25.32...Writable control storage device (WO2), 4.26...Microprogram initial loader, 5.28 ... bus signal line, 6.
29...Control bus signal line, 27...Flag register. Agent Masuo Oiwa Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムイニシャルローダト、外部記憶装置
からいずれのマイクロプログラムを書込み可能な制御記
憶装置にロードするかを決定するフラグレジスタを設け
、前記外部記憶装置内の機能の異なるマイクロプログラ
ムを、前記書込み可能な制御記憶装置へ動的に、かつ自
動的にローディングする機能を備えて成る仁とを特徴と
するマイクロプログラム制御型データ処理装置。
A microprogram initial loader is provided with a flag register for determining which microprogram is to be loaded from the external storage device into the writable control storage device, and the microprograms with different functions in the external storage device are loaded into the writable control storage device. 1. A microprogram-controlled data processing device having a function of dynamically and automatically loading a control storage device.
JP10606683A 1983-06-14 1983-06-14 Microprogram control type data processor Pending JPS59231651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10606683A JPS59231651A (en) 1983-06-14 1983-06-14 Microprogram control type data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10606683A JPS59231651A (en) 1983-06-14 1983-06-14 Microprogram control type data processor

Publications (1)

Publication Number Publication Date
JPS59231651A true JPS59231651A (en) 1984-12-26

Family

ID=14424227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10606683A Pending JPS59231651A (en) 1983-06-14 1983-06-14 Microprogram control type data processor

Country Status (1)

Country Link
JP (1) JPS59231651A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296230A (en) * 1986-06-17 1987-12-23 Fujitsu Ltd Initial microprogram loading system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296230A (en) * 1986-06-17 1987-12-23 Fujitsu Ltd Initial microprogram loading system

Similar Documents

Publication Publication Date Title
WO1982001265A1 (en) Loading system for a numerical control unit
JPS59231651A (en) Microprogram control type data processor
JPS5913060B2 (en) Main storage storage capacity detection method
JPS5854418A (en) Interruption processing system
JPH04280334A (en) One chip microcomputer
JPS58176761A (en) Starting circuit of multi-processor system
JP2883489B2 (en) Instruction processing unit
JP2883488B2 (en) Instruction processing unit
JP2731618B2 (en) emulator
JPH0333934A (en) Register saving/recovering system
JPS5875229A (en) Bootstrap loading system of data processor
JPH0520253A (en) Data processor
JPH0287227A (en) Data processor
JPS59127153A (en) Program loading system
JPS60193046A (en) Detecting system for instruction exception
JPS59186048A (en) Microprogram control system
JPS5914063A (en) Start up system of microcomputer
JPS6226738B2 (en)
JPH05151369A (en) Integrated circuit
JPH0481934A (en) Information processor
JPS58114218A (en) Program loading system
JPH0566627B2 (en)
JPS6083141A (en) Microprocessor
JPS644220B2 (en)
JPS60110041A (en) Back-up device for generation of parity error