JPS6083141A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPS6083141A JPS6083141A JP58191842A JP19184283A JPS6083141A JP S6083141 A JPS6083141 A JP S6083141A JP 58191842 A JP58191842 A JP 58191842A JP 19184283 A JP19184283 A JP 19184283A JP S6083141 A JPS6083141 A JP S6083141A
- Authority
- JP
- Japan
- Prior art keywords
- read
- control memory
- control
- outside
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、内部に制御記憶を備えるマイクロプログラム
形式のマイクロプロセッサに関する・従来、マイクロプ
ロセッサの制御記憶は、読み出し専用メモリーで記憶さ
れていたため、内容が固定であシ、外部から与えられた
命令によってマイクロプロセッサは特定の一つの動作し
かすることができなかった。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprocessor in the form of a microprogram having an internal control memory. Conventionally, the control memory of a microprocessor was stored in a read-only memory, so the contents were fixed; A microprocessor could only perform one specific operation based on instructions given from the outside.
第1図は、従来の制御記憶を内蔵したマイクロプロセッ
サの構成例を示す内部ブロック図である。FIG. 1 is an internal block diagram showing an example of the configuration of a conventional microprocessor with built-in control memory.
lは制御記憶部、2はマイクロプログラムの制御回路、
3は外部から与えられた命令を保持する命令レジスタ、
4は外部に出力するアドレス情報を保持するアドレスレ
ジスタ、5はレジスタ群、6は演算回路である。1 is a control storage unit, 2 is a microprogram control circuit,
3 is an instruction register that holds instructions given from the outside;
4 is an address register that holds address information to be outputted to the outside, 5 is a register group, and 6 is an arithmetic circuit.
制御回路2は、最初、外部の装置から命令1読み出し、
この命令全命令レジスタ3に格納するためのマイクロプ
ログラムを動作させるため、マイクひ゛命令アドレス情
報8t−出力する。制御記憶部lの出力である制御信号
lOは、マイクロプログラムによシ適当に出力され、外
部から読み出された命令を命令レジスタ3に格納する@
その後、制御回路2は、命令レジスタ3に保持されてい
る命令ごとにある定まったマイクロ命令アドレス情報8
を出力し、レジスタ群5、演算回路6等を適当に制御し
ながら各命令の動作を行なう。この場合ある命令に対し
、制御回路2から出力されるマイクロ命令アドレス情報
8は一定でsb、制御記憶lの内容も固定であるため、
ある1つの命令に対するマイクロプロセッサの動作社、
ある固定されたものになる。このため、従来のマイクロ
プロセッサは一つの・固定された命令セットしか実行で
きず・異なった機種のプログラムが使用゛できないとい
った欠点があった。The control circuit 2 first reads 1 instruction from an external device,
In order to operate the microprogram for storing all instructions in the instruction register 3, the instruction address information 8t is outputted to the microphone. The control signal lO, which is the output of the control storage unit l, is appropriately outputted by the microprogram and stores the instructions read from the outside into the instruction register 3.
Thereafter, the control circuit 2 sets certain microinstruction address information 8 for each instruction held in the instruction register 3.
and performs each instruction while appropriately controlling the register group 5, arithmetic circuit 6, etc. In this case, for a certain instruction, the microinstruction address information 8 output from the control circuit 2 is constant sb, and the contents of the control memory 1 are also fixed, so
A microprocessor's behavior for a single instruction,
It becomes something fixed. For this reason, conventional microprocessors have the disadvantage that they can only execute one fixed set of instructions and cannot use programs of different models.
本発明の目的は、このような欠点を除去し、複数の命令
セラトラ実行可能なマイクロプロセッサ全提供すること
である◎
この目的を達成するために、本発明によるマイクロプロ
セッサは読み出し専用の制御記憶部と、読み出し、書き
込みの両方を可能とし九制御記憶部及びこの読み出し、
書き込みの可能な制御記憶部に対し、外部から情報を転
送する手段を備えることにより構成される。The object of the present invention is to eliminate such drawbacks and to provide a complete microprocessor capable of executing multiple instructions. To achieve this object, the microprocessor according to the invention has a read-only control memory. and nine control storage parts that allow both reading and writing, and this reading,
It is constructed by providing a means for transferring information from the outside to a writable control storage section.
次に、図面を参照して本発明をより詳細に説明する。第
2図社、本発明のマイクロプロセッサの一実施例を示す
内部部分ブロック図であシ、】は読み出し専用の制御記
憶部、2はマイクロプログラムの制御回路、3は外部か
ら読み出された命令を保持する命令レジスタ、11は読
み出し、書き込みを可能とした制御記憶部でデータバス
9とも接続されている。12は、制御記憶部11に情報
を書き込む時にアドレス情報を与えるためのカウンタ、
13はカウンタ12の出力15と、制御回路2から出力
されるマイクロ命令アドレス情報を切替えるためのマル
チプレクサで、書き込みを行なうための制御信号18に
よシ切シ替えられるa14は、制御記憶部lの出力16
制御記憶部11の出力17’e切シ替えるためのマルチ
プレクサで、制御回路2の出力信号19によυ切〕替え
られ、制御信号18及び制御信号lOに伝えられる。そ
の他の部分は、第1図の従来のマイクロプロセッサと同
様である。Next, the present invention will be explained in more detail with reference to the drawings. Fig. 2 is an internal partial block diagram showing an embodiment of the microprocessor of the present invention, ] is a read-only control storage section, 2 is a microprogram control circuit, and 3 is an instruction read from the outside. An instruction register 11 holding the data is a readable and writable control storage section and is also connected to the data bus 9. 12 is a counter for giving address information when writing information to the control storage unit 11;
13 is a multiplexer for switching between the output 15 of the counter 12 and the microinstruction address information output from the control circuit 2; Output 16
The output 17'e of the control storage section 11 is switched by the output signal 19 of the control circuit 2 by a multiplexer for switching, and is transmitted to the control signal 18 and the control signal IO. Other parts are similar to the conventional microprocessor shown in FIG.
このような構成とすれば、マルチプレクサ】4を制御記
憶部l側にした状態で制御信号10及び18を適当に出
力することによシ、制御記憶部11に外部からの情報を
書き込むことが可能となる。このような構成となったマ
イクロプロセッサにおいて、制御記憶部lの円には、外
部から情報を読み出し、制御記憶部】1へ書き込、んだ
後、マルチプレクサ14を制御記憶部11側に切替える
ようなマイクロプログラムを構成しておけば、外部から
読み込んだ情報を制御記憶としてマイクロプロセッサが
動作することになシ、外部から与える情報を適当に変更
することによシ、命令レジスタ3の内容が同一でも異な
った動作を行なわせることが可能となる。また、プログ
ラム実行の途中で制御記憶を書き込みたい場合には、制
御記憶部lを動作させるようなマイクロプログラムをあ
らかじめ、外部から与えておけばよい0With such a configuration, it is possible to write information from the outside into the control storage section 11 by appropriately outputting the control signals 10 and 18 with the multiplexer [4] set to the control storage section l side. becomes. In the microprocessor configured as described above, the control memory section 1 is configured to read information from the outside, write it to the control memory section 1, and then switch the multiplexer 14 to the control memory section 11 side. If a microprogram is constructed, the microprocessor will not operate using the information read from the outside as control memory, and by appropriately changing the information given from the outside, the contents of the instruction register 3 can be kept the same. However, it is possible to perform different operations. Also, if you want to write control memory during program execution, you can provide a microprogram that operates the control memory section l from the outside in advance.
第1図は従来のマイクロプロセッサの内部ブロック図、
第2図は本発明の一実施例による内部ブロック図である
◎
1・・・・・・読み出し専用制御記憶部、2・・・・・
・マイクロプログラム制御回路、3・・・・・・命令レ
ジスタ、4・・・・・・アドレスレジスタ、5・・・・
・・レジスタ群、6・・・・・・演算回路、7・・・・
・・命令レジスタ出力信号、8・・・・・・マイクロ命
令アドレス情報、9・・・・・・データバス、10・・
・・・・制御信号、11・曲・読み出し、書き込み可能
な制御記憶部、12・・団・カウンタ、13・14・・
・・・・マルチプレクサ、15・・・・・・書き込みア
ドレス情報、16.17・・団・制御記憶出力、18・
・・・・・書き込み信号、19・・・・・・制御記憶部
l側え信号、20・・・・・・マルチプレクサ出力。
h f 図
わ ? 図Figure 1 is an internal block diagram of a conventional microprocessor.
FIG. 2 is an internal block diagram according to an embodiment of the present invention. ◎ 1... Read-only control storage section, 2...
・Microprogram control circuit, 3...Instruction register, 4...Address register, 5...
...Register group, 6... Arithmetic circuit, 7...
...Instruction register output signal, 8...Microinstruction address information, 9...Data bus, 10...
... Control signal, 11. Song, read, writable control storage section, 12. Group, counter, 13.14.
...Multiplexer, 15...Write address information, 16.17...Group control memory output, 18.
...Write signal, 19...Control storage unit l side signal, 20...Multiplexer output. h f figwa? figure
Claims (1)
とした制御記憶部と、この読み出し書き込み可能な制御
記憶に対し、外部から情報を転送する手段とを備えるこ
とを特徴とするマイクロプロセッサ。A microprocessor comprising: a read-only control memory; a readable and writable control memory; and means for externally transferring information to the readable and writable control memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58191842A JPS6083141A (en) | 1983-10-14 | 1983-10-14 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58191842A JPS6083141A (en) | 1983-10-14 | 1983-10-14 | Microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6083141A true JPS6083141A (en) | 1985-05-11 |
Family
ID=16281420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58191842A Pending JPS6083141A (en) | 1983-10-14 | 1983-10-14 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6083141A (en) |
-
1983
- 1983-10-14 JP JP58191842A patent/JPS6083141A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5933553U (en) | processor | |
KR920010338B1 (en) | Data transmission control device for direct memory access | |
JPS5917458B2 (en) | Method and apparatus for recording and executing microprograms in an information processing system | |
JPS6083141A (en) | Microprocessor | |
JPH0218729B2 (en) | ||
JPH0222413B2 (en) | ||
JPH04280334A (en) | One chip microcomputer | |
JP2731618B2 (en) | emulator | |
JPS6218934B2 (en) | ||
JPS59186048A (en) | Microprogram control system | |
JPH0155504B2 (en) | ||
JPH0778730B2 (en) | Information processing equipment | |
JPH0239812B2 (en) | ||
JPS6226729B2 (en) | ||
JPS59173822A (en) | Bus monitoring system | |
JPS6250854B2 (en) | ||
JPS6112577B2 (en) | ||
JPS62221030A (en) | Microprogram control system | |
JPH02183330A (en) | Data processor | |
JPS62248043A (en) | Memory switching circuit for fetching microcomputer instruction | |
JPS59231651A (en) | Microprogram control type data processor | |
JPS6238942A (en) | Microprogram controller | |
JPH0738156B2 (en) | Micro command controller | |
JPS59117639A (en) | Data processing device | |
JP2000056991A (en) | Micro computer programmable controller provided with multi-task function and its control method |