JPH03201528A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03201528A JPH03201528A JP34240789A JP34240789A JPH03201528A JP H03201528 A JPH03201528 A JP H03201528A JP 34240789 A JP34240789 A JP 34240789A JP 34240789 A JP34240789 A JP 34240789A JP H03201528 A JPH03201528 A JP H03201528A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- insulating film
- silicon
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 13
- 239000000377 silicon dioxide Substances 0.000 abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、主として高速論理動作または高周波領域にお
ける高速動作を改善するためには、イ、エミッタベース
の接合深さを浅くする口、寄生容量を低減する ハ、寄生抵抗（特にベース抵抗）を抑制することが重要
である。
ける高速動作を改善するためには、イ、エミッタベース
の接合深さを浅くする口、寄生容量を低減する ハ、寄生抵抗（特にベース抵抗）を抑制することが重要
である。
近年、特開昭６０−８１８６２号公報などに見られるよ
うに、自己整合を用いたデバイス（Ｄｅｖｉｃｅ）が開
発されている。第１図にその構造を示したが、枚のマス
クでエミッタ拡散層３、ベース拡散層４．４ａが決まる
ために、夫々の拡散層の面積が非常に小さくなり、寄生
容量の低減がなされている。
うに、自己整合を用いたデバイス（Ｄｅｖｉｃｅ）が開
発されている。第１図にその構造を示したが、枚のマス
クでエミッタ拡散層３、ベース拡散層４．４ａが決まる
ために、夫々の拡散層の面積が非常に小さくなり、寄生
容量の低減がなされている。
（発明が解決しようとする課題）
特開昭６０−８１８６２号公報をｎｐｎ ）ランジスタ
に応用した例を第１図に示す。ｎｐｎ トランジスタで
あるためにボロンが高濃度に添加された多結晶珪素７を
ベース電極に用いる。ところで、この多結晶珪素７の上
面及び側面を電気的に絶縁するために熱酸化により二酸
化珪素膜１９を形成している。
に応用した例を第１図に示す。ｎｐｎ トランジスタで
あるためにボロンが高濃度に添加された多結晶珪素７を
ベース電極に用いる。ところで、この多結晶珪素７の上
面及び側面を電気的に絶縁するために熱酸化により二酸
化珪素膜１９を形成している。
このとき、 Ｐ＋ベース層の拡散ソースとしてまた多結
晶珪素７の ρＳを下げるために多量のボロンが多結晶
珪素７中に添加されているが、酸化されることによりボ
ロンが二酸化珪素膜１９に吸われ、多結晶珪素７の ρ
Ｓが十分に下がらない。例えば多結晶珪素７にイオン注
入法によりボロンを工×１０１Ｇ−というバイドーズ（
Ｈｉｇｈ Ｄｏｓｅ）で添加しても二酸化珪素膜１９を
３０００人はど形成すると多結晶珪素７のρＳは、８０
０Ω／口と高くなる。
晶珪素７の ρＳを下げるために多量のボロンが多結晶
珪素７中に添加されているが、酸化されることによりボ
ロンが二酸化珪素膜１９に吸われ、多結晶珪素７の ρ
Ｓが十分に下がらない。例えば多結晶珪素７にイオン注
入法によりボロンを工×１０１Ｇ−というバイドーズ（
Ｈｉｇｈ Ｄｏｓｅ）で添加しても二酸化珪素膜１９を
３０００人はど形成すると多結晶珪素７のρＳは、８０
０Ω／口と高くなる。
自己整合技術にて、エミッタ３と Ｐ子ベース４ａのス
ペース（Ｓｐａｃｅ）を近ずけることによりベース抵抗
の低減を図っているが、多結晶珪素７の抵抗が高く素子
全体のベース抵抗としては十分低減されず５ひいては、
回路の高速動作の妨げになる。
ペース（Ｓｐａｃｅ）を近ずけることによりベース抵抗
の低減を図っているが、多結晶珪素７の抵抗が高く素子
全体のベース抵抗としては十分低減されず５ひいては、
回路の高速動作の妨げになる。
また、二酸化珪素膜１９は、多量のボロンを含んだ膜で
ありデバイス信頼性上問題がある。更に第１図の公知例
では、多結晶珪素７の下の窒化珪素６と二酸化珪素５の
一部をエツチングし、オーバハング（Ｏｖｅｒ Ｈａｎ
ｇ）形状を形成後多結晶珪素７ａをこのオーバハング部
に残し、Ｐ拡散層４ａの位置を決めているが、多結晶珪
素７ａの余分な領域を取除く工程で多結晶珪素７ａのエ
ツチングを単結晶シリコン（ＳｉＱｉｃｏｎ）上で止め
るという、制御しにくい製造工程を経なければならず、
トランジスタの歩留り向上の妨げとなっている。
ありデバイス信頼性上問題がある。更に第１図の公知例
では、多結晶珪素７の下の窒化珪素６と二酸化珪素５の
一部をエツチングし、オーバハング（Ｏｖｅｒ Ｈａｎ
ｇ）形状を形成後多結晶珪素７ａをこのオーバハング部
に残し、Ｐ拡散層４ａの位置を決めているが、多結晶珪
素７ａの余分な領域を取除く工程で多結晶珪素７ａのエ
ツチングを単結晶シリコン（ＳｉＱｉｃｏｎ）上で止め
るという、制御しにくい製造工程を経なければならず、
トランジスタの歩留り向上の妨げとなっている。
本発明は、このような事情により成されたもので、特に
引出電極部の ρＳを下げ、高周波特性の優れたかつ信
頼性の高いトランジスタを実現すると共に、高歩留りで
製造する方法を提供することを目的とするものである。
引出電極部の ρＳを下げ、高周波特性の優れたかつ信
頼性の高いトランジスタを実現すると共に、高歩留りで
製造する方法を提供することを目的とするものである。
（課題を解決するための手段）
引出電極構造を有する半導体装置において、引出電極の
上面及び側面が耐酸化性の絶縁膜に覆われている点に本
発明に係わる半導体装置の特徴がある。更に、引出電極
をバイポーラトランジスタのベース電極の引出しに適用
した点と、引出電極が多結晶珪素あるいは金属シリサイ
ドあるいは高融点金属で形成されている点にも特徴があ
る。
上面及び側面が耐酸化性の絶縁膜に覆われている点に本
発明に係わる半導体装置の特徴がある。更に、引出電極
をバイポーラトランジスタのベース電極の引出しに適用
した点と、引出電極が多結晶珪素あるいは金属シリサイ
ドあるいは高融点金属で形成されている点にも特徴があ
る。
更に、第１導電型の基板上に第１の絶縁膜を形成する工
程と、第１の多結晶珪素膜を形成する工程と、第１の耐
酸化性絶縁膜を形成する工程と、選択的に第１の耐酸化
性絶縁膜と第１の多結晶珪素を開口する工程と、第２耐
酸化性絶縁膜を少なくとも第１の多結晶珪素膜の露呈し
た側面に形成する工程と、露呈した第１の絶縁膜と第１
の多結晶珪素下の第１の絶縁膜の一部を除去してオーバ
ハング部を形成する工程と、第２の多結晶珪素膜を成長
させる工程と、オーバハング部に埋込まれた部分以外の
第２の多結晶珪素膜を酸化して第１の酸化膜を形成する
工程と、第１の酸化膜を取除き基板の一部を露呈させる
工程と、露呈した基板の表面に第２の絶縁膜を形成する
工程と、第２耐酸化性絶縁膜の側壁に保護膜を形成する
工程を含む点にも本発明に係わる半導体装置の製造方法
の特徴がある。
程と、第１の多結晶珪素膜を形成する工程と、第１の耐
酸化性絶縁膜を形成する工程と、選択的に第１の耐酸化
性絶縁膜と第１の多結晶珪素を開口する工程と、第２耐
酸化性絶縁膜を少なくとも第１の多結晶珪素膜の露呈し
た側面に形成する工程と、露呈した第１の絶縁膜と第１
の多結晶珪素下の第１の絶縁膜の一部を除去してオーバ
ハング部を形成する工程と、第２の多結晶珪素膜を成長
させる工程と、オーバハング部に埋込まれた部分以外の
第２の多結晶珪素膜を酸化して第１の酸化膜を形成する
工程と、第１の酸化膜を取除き基板の一部を露呈させる
工程と、露呈した基板の表面に第２の絶縁膜を形成する
工程と、第２耐酸化性絶縁膜の側壁に保護膜を形成する
工程を含む点にも本発明に係わる半導体装置の製造方法
の特徴がある。
更にまた、第１の多結晶珪素を金属シリサイドまたは高
融点金属に置換える点にも本発明に係わる半導体装置の
製造方法の特徴がある。
融点金属に置換える点にも本発明に係わる半導体装置の
製造方法の特徴がある。
（作 用）
電極の引出構造を有する半導体装置において、引出電極
の上面及び側面を窒化珪素などの耐酸化性絶縁膜で覆う
構造とする。その後の工程で酸化雰囲気にさらされても
引出電極に添加された不純物は、絶縁膜中に吸われず十
分ρＳの低い電極引出し層を形成できる。
の上面及び側面を窒化珪素などの耐酸化性絶縁膜で覆う
構造とする。その後の工程で酸化雰囲気にさらされても
引出電極に添加された不純物は、絶縁膜中に吸われず十
分ρＳの低い電極引出し層を形成できる。
（実施例）
本発明を自己整合形ｎＰｎトランジスタのエミッタベー
ス形成に適用した実施例を第２図により説明する。 ｎ
型基板またはｎ型エピ層１０１上に二酸化珪素１０３を
５００λ程成長後、多結晶珪素１０４を成長させ、リソ
グラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）技術によりパター
ニング（Ｐａｔｔｅｒｎｉｎｇ）する。多結晶珪素１０
４にボロンをイオン注入したのち窒化珪素１０５を２０
００〜３０００人成長させる（第２図Ｃ参照）。
ス形成に適用した実施例を第２図により説明する。 ｎ
型基板またはｎ型エピ層１０１上に二酸化珪素１０３を
５００λ程成長後、多結晶珪素１０４を成長させ、リソ
グラフィ（Ｌｉｔｈｏｇｒａｐｈｙ）技術によりパター
ニング（Ｐａｔｔｅｒｎｉｎｇ）する。多結晶珪素１０
４にボロンをイオン注入したのち窒化珪素１０５を２０
００〜３０００人成長させる（第２図Ｃ参照）。
自己整合の基準マスクパターンにて窒化珪素１０５、多
結晶珪素１０４を開口（１ｏ６）Ｌ （第２図す参照）
、更に全面・に窒化珪素１０６をｔｏｏｏλ程度成長さ
せる（第２図Ｃ参照）。その後、異方性エツチングによ
り窒化珪素１０７′を多結晶珪素１０４の側面に残す（
第２図Ｃ参照）。
結晶珪素１０４を開口（１ｏ６）Ｌ （第２図す参照）
、更に全面・に窒化珪素１０６をｔｏｏｏλ程度成長さ
せる（第２図Ｃ参照）。その後、異方性エツチングによ
り窒化珪素１０７′を多結晶珪素１０４の側面に残す（
第２図Ｃ参照）。
次に窒化珪素１０７′をマスクにエツチングするが、こ
の工程は、多結晶珪素１０４の下まで進めオーバハング
部１０８を第２図ｅのように形成する。全面に多結晶珪
素１０９を３００〜５００Ａを第２図ｆに示すようにデ
ポ（Ｄｅｐｏｓｉｔｉｏｎ） して、オーバーハング部
１０８の多結晶珪素１０９′以外を酸化して二酸化珪素
１０９′を形成する。
の工程は、多結晶珪素１０４の下まで進めオーバハング
部１０８を第２図ｅのように形成する。全面に多結晶珪
素１０９を３００〜５００Ａを第２図ｆに示すようにデ
ポ（Ｄｅｐｏｓｉｔｉｏｎ） して、オーバーハング部
１０８の多結晶珪素１０９′以外を酸化して二酸化珪素
１０９′を形成する。
この工程と同時に多結晶珪素１０４よりボロンを拡散し
Ｐ＋ベース１１０を設置しく第２図ｇ参照）でから二酸
化珪素１０９′を取除きｎ基板１０１表面に二酸化珪素
膜１１１を成長させ、 イオン注入などにより内部ベー
ス１１２を第２図りに明らかなように形成する。
Ｐ＋ベース１１０を設置しく第２図ｇ参照）でから二酸
化珪素１０９′を取除きｎ基板１０１表面に二酸化珪素
膜１１１を成長させ、 イオン注入などにより内部ベー
ス１１２を第２図りに明らかなように形成する。
更にまた、多結晶珪素などをデボ、エッチバック（Ｅｔ
ｃｈ Ｂａｃｋ） Ｌ／、、サイドウオール１１３を形
成し。
ｃｈ Ｂａｃｋ） Ｌ／、、サイドウオール１１３を形
成し。
これをマスクにしてエミッタ拡散窓を開口し、ｎ多結晶
珪素１１４よりＡｓなどを拡散してエミッタ１１５を形
成する（第２図り参照）。
珪素１１４よりＡｓなどを拡散してエミッタ１１５を形
成する（第２図り参照）。
本発明によればρＳの低い引出電極層を形成でき１例え
ばこれをバイポーラトランジスタのベース引出しに用い
れば非常にベース抵抗の小さい高周波特性の良い、信頼
性の高い半導体装置を提供できる。
ばこれをバイポーラトランジスタのベース引出しに用い
れば非常にベース抵抗の小さい高周波特性の良い、信頼
性の高い半導体装置を提供できる。
また１本発明は、引出電極材料として多結晶珪素は勿論
Ｍｏ５ｔ、 ＴｉＳｉなどのシリサイドを用いた場合で
も引出電極が酸化雰囲気にさらされず高歩留りでトラン
ジスタが得られる。
Ｍｏ５ｔ、 ＴｉＳｉなどのシリサイドを用いた場合で
も引出電極が酸化雰囲気にさらされず高歩留りでトラン
ジスタが得られる。
第１図は従来の半導体装置の断面図、第２図ａ −ｉは
本発明の詳細な説明するための工程毎の断面図である。 １．１０１・・・ｎ型基板、 ２．５．８．１９．２２、 ２３・・・二酸化珪素、３
．１１５・・・エミッタ、 ４，１１２・・・Ｐベ
ース、４ａ、１１０・・・Ｐ＋ベース、 ６・・・窒
化珪素、７．７ａ、 １０．２４ａ−多結晶珪素１１．
１２・・・メタル、 １０２．１０３，１０９’ 、 １１１・・・二酸化珪
素、１０４．１０９，１１３，１１４・・・多結晶珪素
、１０５．１０７．１０７’・・・窒化珪素。
本発明の詳細な説明するための工程毎の断面図である。 １．１０１・・・ｎ型基板、 ２．５．８．１９．２２、 ２３・・・二酸化珪素、３
．１１５・・・エミッタ、 ４，１１２・・・Ｐベ
ース、４ａ、１１０・・・Ｐ＋ベース、 ６・・・窒
化珪素、７．７ａ、 １０．２４ａ−多結晶珪素１１．
１２・・・メタル、 １０２．１０３，１０９’ 、 １１１・・・二酸化珪
素、１０４．１０９，１１３，１１４・・・多結晶珪素
、１０５．１０７．１０７’・・・窒化珪素。
Claims (5)
- （１）引出電極構造を有する半導体装置において、引出
電極の上面及び側面が耐酸化性の絶縁膜に覆われている
ことを特徴とする半導体装置。 - （２）引出電極をバイポーラトランジスタのベース電極
の引出しに適用したことを特徴とする半導体装置。 - （３）引出電極が多結晶珪素あるいは金属シリサイドあ
るいは高融点金属で形成されていることを特徴とする半
導体装置。 - （４）第１導電型の基板上に第１の絶縁膜を形成する工
程と、第１の多結晶珪素膜を形成する工程と、第１の耐
酸化性絶縁膜を形成する工程と、選択的に第１の耐酸化
性絶縁膜と第１の多結晶珪素を開口する工程と、第２耐
酸化性絶縁膜を少なくとも第１の多結晶珪素膜の露呈し
た側面に形成する工程と、露呈した第１の絶縁膜と第１
の多結晶珪素下の第１の絶縁膜の一部を除去してオーバ
ハング部を形成する工程と、第２の多結晶珪素膜を成長
させる工程と、オーバハング部に埋込まれた部分以外の
第２の多結晶珪素膜を酸化して第１の酸化膜を形成する
工程と、第１の酸化膜を取除き基板の一部を露呈させる
工程と、露呈した基板の表面に第２の絶縁膜を形成する
工程と、第２耐酸化性絶縁膜の側壁に保護膜を形成する
工程を含むことを特徴とする半導体装置の製造方法。 - （５）第１の多結晶珪素を金属シリサイドまたは高融点
金属に置換えることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34240789A JPH03201528A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34240789A JPH03201528A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201528A true JPH03201528A (ja) | 1991-09-03 |
Family
ID=18353492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34240789A Pending JPH03201528A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471085A (en) * | 1993-10-04 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with polycrystalline silicon emitter conductive layer |
-
1989
- 1989-12-28 JP JP34240789A patent/JPH03201528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471085A (en) * | 1993-10-04 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with polycrystalline silicon emitter conductive layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4521448A (en) | Method of manufacturing semiconductor device | |
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JPH0628266B2 (ja) | 半導体装置の製造方法 | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| US4705599A (en) | Method for fabricating bipolar transistor in integrated circuit | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0557741B2 (ja) | ||
| JPH0241170B2 (ja) | ||
| US5882976A (en) | Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop | |
| JPH0371772B2 (ja) | ||
| JPH03201528A (ja) | 半導体装置及びその製造方法 | |
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0136710B2 (ja) | ||
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2764988B2 (ja) | 半導体装置 | |
| JPS60207375A (ja) | 半導体装置の製造方法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH09326399A (ja) | 半導体装置とその製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) |