JPH03196342A - パーソナルコンピュータ - Google Patents
パーソナルコンピュータInfo
- Publication number
- JPH03196342A JPH03196342A JP33760889A JP33760889A JPH03196342A JP H03196342 A JPH03196342 A JP H03196342A JP 33760889 A JP33760889 A JP 33760889A JP 33760889 A JP33760889 A JP 33760889A JP H03196342 A JPH03196342 A JP H03196342A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- data
- memory
- bus
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/025—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle two
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は既存の多くのアプリケーションプログラムをメ
モリ構成の違ったマイクロプロセッサのマシーンで実行
できるようにしたパーソナルコンピュータに関する。
モリ構成の違ったマイクロプロセッサのマシーンで実行
できるようにしたパーソナルコンピュータに関する。
［従来の技術］
従来のパーソナルコンピュータは、インテル社の８０８
８ＣＰＵ （中央演算処理装置）が大量に採用されてき
た。そのために８０８８ＣＰＵに対する数多くのアプリ
ケーションソフトウェアが過去において市販されていた
。その後メーカの技術革新により上位互換性をもったイ
ンテル社８０８６ＣＰＵが開発されているが、この後発
のＣＰＵでは既存のアプリケーションソフトウェアをそ
のまま正常に実用するには問題があった。
８ＣＰＵ （中央演算処理装置）が大量に採用されてき
た。そのために８０８８ＣＰＵに対する数多くのアプリ
ケーションソフトウェアが過去において市販されていた
。その後メーカの技術革新により上位互換性をもったイ
ンテル社８０８６ＣＰＵが開発されているが、この後発
のＣＰＵでは既存のアプリケーションソフトウェアをそ
のまま正常に実用するには問題があった。
［発明が解決しようとする課題］
従来のパーソナルコンピュータの為に作成されたアプリ
ケーションソフトウェアを上位互換のＣＰＵが内蔵され
たマシーンで実働させるには互換性を確保させるという
大きな問題点があり、本発明はかかる課題を解決するた
めに、本発明は複数語のメモリアクセスに対してはアク
セス時間を調整している。その結果、本発明の目的は異
なったＣＰＵマシーンで既存のソフトウェア財産を活用
することにある。
ケーションソフトウェアを上位互換のＣＰＵが内蔵され
たマシーンで実働させるには互換性を確保させるという
大きな問題点があり、本発明はかかる課題を解決するた
めに、本発明は複数語のメモリアクセスに対してはアク
セス時間を調整している。その結果、本発明の目的は異
なったＣＰＵマシーンで既存のソフトウェア財産を活用
することにある。
［課題を解決するための手段］
本発明は、複数語データ幅でバス制御された中央演算処
理装置（ＣＰ Ｕ）を備えたコンピュータにおいて、前
記複数語データ幅で制御された前記ＣＰＵのアクセス時
間が、前記ＣＰＵに対するウェイトを制御することによ
って、単数語データ幅でバス制御されたＣＰＵの複数回
アクセス時間と同一時間にさせたことを特徴とする。
理装置（ＣＰ Ｕ）を備えたコンピュータにおいて、前
記複数語データ幅で制御された前記ＣＰＵのアクセス時
間が、前記ＣＰＵに対するウェイトを制御することによ
って、単数語データ幅でバス制御されたＣＰＵの複数回
アクセス時間と同一時間にさせたことを特徴とする。
［実施例］
以下、実施例により本発明の詳細を示す。
第１図は本発明を示したブロック図である。１は複数語
のデータバス（ＡＤ１５−ＡＤＯ）を有したＣＰＵ （
８０８６）であり、２は数値演算プロセッサ、３はバス
コントロール及びシステムコントロールで、ｃｏｎｔｒ
ｏｌ線（ＣＴＲＬ）を介してシステムの制御をおこなう
。４はアドレスバッファでＣＰＵからのデータとアドレ
スとをもったデータマルチプレクスバス（ＰＡｌ９−Ｐ
Ａｌ ６． ＡＤ １５−ＡＤＯ）よりアドレスをラッ
チし、システムバス（外部拡張用のバス）へ、アドレス
（Ａ１９−ＡＯ）を出力する。また４は内部アドレスバ
ス（ＸＡ１９−ＸＡＯ）と接続している。
のデータバス（ＡＤ１５−ＡＤＯ）を有したＣＰＵ （
８０８６）であり、２は数値演算プロセッサ、３はバス
コントロール及びシステムコントロールで、ｃｏｎｔｒ
ｏｌ線（ＣＴＲＬ）を介してシステムの制御をおこなう
。４はアドレスバッファでＣＰＵからのデータとアドレ
スとをもったデータマルチプレクスバス（ＰＡｌ９−Ｐ
Ａｌ ６． ＡＤ １５−ＡＤＯ）よりアドレスをラッ
チし、システムバス（外部拡張用のバス）へ、アドレス
（Ａ１９−ＡＯ）を出力する。また４は内部アドレスバ
ス（ＸＡ１９−ＸＡＯ）と接続している。
５は上位データバス８ビツトでありメモリーの上位８ビ
ツト（き４Ｄ １’５−ＭＤ ８）及びシステムバス（
ＳｎＩ２−５Ｄ８）のデータの入出力の制御を行う。６
はデータ下位バファでメモリの下位データ（ＭＤ７−Ｍ
ＤＯ）とシステムバス（ＳＤ７−５ＤＯ）のデータの入
出力の制御を行うまたシステムバスよりのデータに関し
てはラッチ機能を有する。７はメモリ制御を行いメモリ
へのアドレス及び制御信号を与える。８は内部Ｉ１０デ
バイスの為のデータバッファであり、内部バス（ＭＤ７
−ＸＤＯ）と接続し。９はメインメモリ部でＲＡＭ、Ｒ
ＯＭ部を有し、そのバス幅は複数語（ＭＤ １５−０）
である。１０は本パーソナルコンピュータの内部にもっ
ている１１０部でダイレクトメモリアクセスコントロー
ラ、タイマあるいは割り込みコントローラなどである。
ツト（き４Ｄ １’５−ＭＤ ８）及びシステムバス（
ＳｎＩ２−５Ｄ８）のデータの入出力の制御を行う。６
はデータ下位バファでメモリの下位データ（ＭＤ７−Ｍ
ＤＯ）とシステムバス（ＳＤ７−５ＤＯ）のデータの入
出力の制御を行うまたシステムバスよりのデータに関し
てはラッチ機能を有する。７はメモリ制御を行いメモリ
へのアドレス及び制御信号を与える。８は内部Ｉ１０デ
バイスの為のデータバッファであり、内部バス（ＭＤ７
−ＸＤＯ）と接続し。９はメインメモリ部でＲＡＭ、Ｒ
ＯＭ部を有し、そのバス幅は複数語（ＭＤ １５−０）
である。１０は本パーソナルコンピュータの内部にもっ
ている１１０部でダイレクトメモリアクセスコントロー
ラ、タイマあるいは割り込みコントローラなどである。
コントロール３はすべての入出力の制御及びＣＰＵの速
度切り替えを受は持つ。
度切り替えを受は持つ。
さらに、低速処理モードにおけるコントロール３につい
て、インテル社の８０８６ＣＰｔＪは、８０８８ＣＰＵ
に対して、同一クロック入力ならば約２倍の処理能力を
持っている。それはＣＰＵのデータバス幅が２倍である
ことに起因している。
て、インテル社の８０８６ＣＰｔＪは、８０８８ＣＰＵ
に対して、同一クロック入力ならば約２倍の処理能力を
持っている。それはＣＰＵのデータバス幅が２倍である
ことに起因している。
低速処理モードにおいて、第３図に示すように、ＣＬ
Ｋはメモリをアクセスする時の８０８６ＣＰＵの基本ク
ロックである。ＡＬＥ（アドレスラッチ用）は基本サイ
クルの始まりを意味する信号で、基本サイクルはＴＩ、
Ｔ２．Ｔ３．Ｔ４よりなり、これは高速モードでのタイ
ミングチャートと共通である。
Ｋはメモリをアクセスする時の８０８６ＣＰＵの基本ク
ロックである。ＡＬＥ（アドレスラッチ用）は基本サイ
クルの始まりを意味する信号で、基本サイクルはＴＩ、
Ｔ２．Ｔ３．Ｔ４よりなり、これは高速モードでのタイ
ミングチャートと共通である。
第２図で示すように低速処理モードにおいて、メモリア
クセスの時はＭＲ（メモリリード信号）とＭＷ（メモリ
ライト信号）とを８０８８ ＣＰ Ｕの２サイクル分出
力する。その実現方法としてウェイトステート（ＴＷ）
を挿入する。この点が本発明の基本的な技術要旨である
。またシステムバス上のデータに対しては、８０８６Ｃ
ＰＵはデータのアドレス偶数とアドレス奇数に対応した
データバス幅より入出力を行えはよい。
クセスの時はＭＲ（メモリリード信号）とＭＷ（メモリ
ライト信号）とを８０８８ ＣＰ Ｕの２サイクル分出
力する。その実現方法としてウェイトステート（ＴＷ）
を挿入する。この点が本発明の基本的な技術要旨である
。またシステムバス上のデータに対しては、８０８６Ｃ
ＰＵはデータのアドレス偶数とアドレス奇数に対応した
データバス幅より入出力を行えはよい。
以上のとおり実施例を述べたが、本発明は以上の実施例
のみならず広く中央処理装置を用いる分野にも同様にし
て応用できる。
のみならず広く中央処理装置を用いる分野にも同様にし
て応用できる。
［発明の効果］
以上述べたように本発明によれば、マシーンのＣＰＵが
変更されても既存のアプリケイジョンソフトウェアが活
用できるという多大な効果がある。
変更されても既存のアプリケイジョンソフトウェアが活
用できるという多大な効果がある。
第１図は、本発明のブロック図であり、第２図は低速処
理モードのメモリアクセスのタイミングチャートであり
、第３図は、高速処理モードのメモリアクセスのタイミ
ングチャートである。 １：ＣＰＵ ２： Ｃｏ−Ｐｒｏｓｓｅｓｏｒ ３：バスコントロール ４ニ アドレスバッファ ５：データ上位バッファ ６：データ下位バッファ 以 上
理モードのメモリアクセスのタイミングチャートであり
、第３図は、高速処理モードのメモリアクセスのタイミ
ングチャートである。 １：ＣＰＵ ２： Ｃｏ−Ｐｒｏｓｓｅｓｏｒ ３：バスコントロール ４ニ アドレスバッファ ５：データ上位バッファ ６：データ下位バッファ 以 上
Claims (1)
- 【特許請求の範囲】 複数語データ幅でバス制御された中央演算処理装置（Ｃ
ＰＵ）を備えたコンピュータにおいて、前記複数語デー
タ幅で制御された前記ＣＰＵのアクセス時間が、 前記ＣＰＵに対するウェイトを制御することによって、 単数語データ幅でバス制御されたＣＰＵの複数回アクセ
ス時間と同一時間にさせた ことを特徴とするパーソナルコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33760889A JPH03196342A (ja) | 1989-12-26 | 1989-12-26 | パーソナルコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33760889A JPH03196342A (ja) | 1989-12-26 | 1989-12-26 | パーソナルコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196342A true JPH03196342A (ja) | 1991-08-27 |
Family
ID=18310248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33760889A Pending JPH03196342A (ja) | 1989-12-26 | 1989-12-26 | パーソナルコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196342A (ja) |
-
1989
- 1989-12-26 JP JP33760889A patent/JPH03196342A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| US5737604A (en) | Method and apparatus for independently resetting processors and cache controllers in multiple processor systems | |
| US6463529B1 (en) | Processor based system with system wide reset and partial system reset capabilities | |
| US5870602A (en) | Multi-processor system with system wide reset and partial system reset capabilities | |
| JPH0574862B2 (ja) | ||
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPH03196342A (ja) | パーソナルコンピュータ | |
| WO2000025205A1 (en) | Controlling access to a primary memory | |
| CA1209273A (en) | High-speed auxiliary computer plug-in units | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPS61151769A (ja) | バス駆動装置 | |
| JPH0630085B2 (ja) | 計算機システム | |
| JPS62239242A (ja) | デバツク装置 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPH05233451A (ja) | ディスク・キャッシュメモリ・コントローラシステム | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPS62224849A (ja) | デ−タ処理システム | |
| JPH04352058A (ja) | Ｄｍａ高速データ転送制御方式 | |
| JPS62224855A (ja) | デ−タ処理装置 | |
| JPH09179717A (ja) | グラフィックス装置および情報処理装置 | |
| McMahon | New and future 29 K family products: microprocessors and microcontrollers | |
| JPH01162931A (ja) | データ制御装置 |