JPH0319448A - 分散型コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は生産システムにおいてプログラマブルコントロ
ーラや温度調節器，位置コントローラ等のコントローラ
を有機的に結合するようにした自律分散型コントローラ
に関するものである。

（従来の技術〕 近年ファクトリーオートメーション（ＦＡ）等の分野に
おいては、プログラマブルコントローラ（ＰＣ）や温度
調節器，位置コントローラ（ＮＣ）等の複数の制御機器
が分敗して配置されている。

そしてファクトリーオートメーションを更に進めるため
にはこれらのコントローラを有機的に結合して協調させ
ていく必要がある。このようなコントローラ群を結合し
相互にデータ伝送を行う場合には、従来ＭＡＰ等のシリ
アル通信ネットワークを利用する方法が知られている。

又マルチバス方式やＶＭＥバス等の規格化されたバスを
用いてこれらの制御装置を結合することも考えられる。

〔発明が解決しようとする課題〕

しかしながらＭＡＰ等のシリアル通信ネットワークでは
、伝送速度が遅く通信速度や価格の点から見てプログラ
マブルコントローラ，温度調節器，位置コントローラ等
のリアルタイムデータの通信には適していないという欠
点がある。又規格化されたバスを用いてのデータ伝送で
はパスアビトレーションに時間がかかり、優先順位の低
いコントローラはなかなか所望のデータを伝送すること
ができないことがあるという欠点があった。特にＦＡシ
ステムでは周期的なデータ伝送が必要なことが多いが、
規格化されたバス方式では一定周期でバスをアクセスす
ることが困難であり、アビトレーションのために周期が
ずれることがあるという欠点があった． 本発明はこのような従来の問題点に着目してなされたも
のであって、各コントローラ間で周期性の必要なデータ
を高速で一定周期で伝送できるようにすることを技術的
課題とする。

〔課題を解決するための手段〕

本発明は複数のコントローラがパラレルバスに接続され
て横戒される自律分散型コントローラであって、各コン
トローラは、全てのコントローラから伝送されるサイク
リックデータを保持する領域を有する黒板式メモリと、
パスアービタから与えられる送信命令に基づいて黒板式
メモリのデータをパラレルバスに送出するバスコントロ
ーラと、を有するものであり、パラレルバスはアドレス
を共通にして接続され、パラレルバスに接続される各コ
ントローラに順次送信命令を与えるバスアービタを有す
ることを特徴とするものである。

〔作用〕

このようだ特徴を有する本発明によれば、各コントロー
ラが接続されるパラレルバスはアドレスが共通に接続さ
れており、パラレルバスから見た黒板式メモリの番地を
全て同一番地としている。

従って特定のコントローラから送出される黒板式メモリ
のデータは各コントローラの黒板式メモリに同時に書込
まれることとなる。

〔発明の効果〕

そのため本発明によれば、比較的簡単な構成で各コント
ローラは周期的にサイクリックデータを伝送して各コン
トローラ内の黒板式メモリのデー夕をリフレッシュする
ことができる。そしてパラレルバスから見た各メモリの
アドレスを同一にしているため、黒板式メモリのリフレ
ッシュを極めて高速化することができる。又一部のコン
トローラの故障等によってパラレルバスから着脱された
場合にも影響を受けることがなく、メモリのリフレッシ
ュを継続することができるという効果も得られる。

〔実施例の説明〕

第ｌ図は本発明の一実施例による自律分散型コントロー
ラの構成を示すブロソク図である。本図においてコント
ローラ１．２・一−Ｎがパラレルバス４に接続されてい
る。各コントローラは例えばプログラマブルコントロー
ラ，温度調節器，位置コントローラ等であって、夫々固
有のＣＰＵ及びメモリや入出力装置を有している。さて
各コントローラ１〜Ｎは第１図に示すようにＣＰＵユニ
ット５−１．　　５−２・・−・一と複数のＩ／Ｏユニ
ット６−１，６−２・・・・一・を有しており、各Ｉ／
Ｏユニットにはセンサやリレー．ＳＳＲ等の人出力機器
が接続される。又各ＣＰＵユニット５−１．　　５−２
−・−−−−−はバスインターフェース回路７−１．　
　７−２−　・−・を介してパラレルバス４に接続され
ている。そして各コントローラ内ではＣＰＵユニットと
Ｉ／Ｏユニソトとが夫々ローカルバス８　−１．　　８
−２−一一一一一によって接続されている。バスインタ
ーフェース回Ｈ７−１．７−２は各コントローラ内のＣ
ＰＵユニソトとＩ／Ｏユニット及びパラレルバス４との
データ伝送を行うものである。

次に各コントローラの詳細な構成について第２図を参照
しつつ説明する。各コントローラのＣＰＵユニット１は
同一の構或を有しているためコントローラｌについて以
下に詳細に説明する。コントローラｌのＣＰＣＩユニッ
ト５−１のバスインターフェース回路７−１にはパラレ
ルバス４に接続された各コントローラから周期的に伝送
されるデータ（以下サイクリックデータという）を夫々
保持する領域を有する、いわゆる黒板式メモリｌ１を有
している。又バスインターフェース回路？−１にはバス
コントローラ１２が設けられる。バスコントローラ１２
はＣＰＬＩ１３その処理手順を記憶するメモリ１４から
戊り立っており、パラレルバス４より得られる送信命令
に基づいて黒板弐メモリ１１のデータをパラレルバス４
上に送出するものである． 又コントローラ１のＣＰＵユニット５−１はこのコント
ローラの特定の動作、例えば温度調節器の場合はその温
度を調節するためのＣＰＵ１５及びその動作プログラム
を記憶するメモリ１６が設けられており、ローカルバス
８−１を介してＩ／Ｏユニットの間でデータ伝送を行う
と共に他のコントローラに送出すべきデータを黒板式メ
モリ１１に書込むようにしている． さてパラレルバス４はパラレルバスに接続されル各コン
トローラの黒板式メモリのアドレスを共通にした同期式
のバスである．即ち特定のアドレスにデータを書込む際
には読出されているコントローラを除く全てのコントロ
ーラにデータが書込まれるように構或されている．又パ
ラレルバス４にはバスアービタ２１が接続される。バス
アービタ２ｌはＪ’ｌＪｔＪＪ的に各コントローラのバ
スコントローラ１２に送信命令を与えることによって各
コントローラの黒板式メモリのデータをリフレソシュす
るものである。

次に本実施例の動作についてフローチャートを参照しつ
つ説明する。まずバスアービタ２１は第３図に示すステ
ップ３ｌにおいて順次パラレルバス４に接続されている
コントローラ、例えばコントローラ１に送信命令を与え
る。そうすればコントローラ１のバスコントローラｌ２
にこの信号が伝えられる。バスコントローラ１２は第４
図に示すように、この送信命令を受信するとステップ４
ｌからステンプ４２に進んで黒板式メモリｌ１のうちコ
ントローラ１に相当する領域のデータを読出す。

そしてこの信号がパラレルバス４に与えられるが、この
とき他のコントローラ２　−−−−　Ｎの全ての黒板式
メモリの同一領域にこのデータが書込まれることとなる
．そしてそのデータの送信が終了すればバスコントロー
ラ１２はステンプ４３に進みデータの送信完了をバスア
ービタ２１に送出する。バスアービタ２１はこの信号を
待受けており、この信号を受信すればステップ３２から
３３に進みコントローラ２に送信指令を与える．同様に
してコントローラ２のバスコントローラよりそのコント
ローラに相当するＭＦｉ式メモリのｗＩ域が読出され、
パラレルバス４を介して各コントローラの黒板式メモリ
に同時に書込まれる．こうして順次各コントローラの黒
板式メモリのデータを読出し、他の全てのコントローラ
に同時にそのデータを書込むようにしている．こうすれ
ば黒板式メモリのリフレッシュを極めて高速に行うこと
ができる．

【図面の簡単な説明】

第１図は本発明の一実施例による自律分散型コントロー
ラの全体構成を示す図、第２図は各制御装置のバスイン
ターフェース回路及びその周辺の主要部を示す回路図、
第３図はバスアービタ、第４図はバスコントローラの動
作を示すフローチャートである． ５　−１．　　５　−２−−−Ｃ　Ｐ　Ｕ　ユニ７　ト
２−・・−　Ｉ　／　Ｏユニット　　７−１．７−２・
・ンターフェース回路　　１　１−−−一黒板弐ｌ２−
・・−・バスコントローラ　　１３，ＣＰｔＪ　　　　
１４．１６−−・−・メモリパスアービタ ２ レノレノマス ６−１．　　　６ −・−バスイ メモリ １５ ｌ−・

Claims (1)

【特許請求の範囲】
1. （１）複数のコントローラがパラレルバスに接続されて
   構成される自律分散型コントローラであって、 前記各コントローラは、 全てのコントローラから伝送されるサイクリックデータ
   を保持する領域を有する黒板式メモリと、バスアービタ
   から与えられる送信命令に基づいて前記黒板式メモリの
   データを前記パラレルバスに送出するバスコントローラ
   と、を有するものであり、 前記パラレルバスはアドレスを共通にして接続され、パ
   ラレルバスに接続される各コントローラに順次送信命令
   を与えるバスアービタを有することを特徴とする自律分
   散型コントローラ。