JPH0319428A - Ｄ／ａ変換器の校正方法 - Google Patents
Ｄ／ａ変換器の校正方法Info
- Publication number
- JPH0319428A JPH0319428A JP15316489A JP15316489A JPH0319428A JP H0319428 A JPH0319428 A JP H0319428A JP 15316489 A JP15316489 A JP 15316489A JP 15316489 A JP15316489 A JP 15316489A JP H0319428 A JPH0319428 A JP H0319428A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- value
- digital
- supplied
- digital value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、Ｄ／Ａ変換器の校正方法に関し、・特に調整
回路をＤ／Ａ変換器に設けなくても校正できるものに関
する． ［従来の技術］ Ｄ／Ａ変換器は，あるディジタル値が入力されたとき，
これに対応するアナログ値を発生するも耳 のであるが、回路構威部品の誤へのｗｅ響を受けて、あ
るディジタル値を入力しても所定のアナログ値を発生し
ないことがある．そのため、第４図に示すように．Ｄ／
Ａ変換器２の出力側に増幅・変換・調整回路４を設け，
この回路を調整することによって所定のアナログ値が得
られるようにすることが行なわれていた．なお、同図に
おいて、６は、Ｄ／Ａ変換器にディジタル値を供給する
Ｃｐｕ、８は，ｃｐｕａがＤ／Ａ変換器に供給するディ
ジタル値を決定するためのデータ等を入力するためのＡ
／Ｄ変換器， １０は、このＡ／Ｄ変換器の校正等を行
なうための、増帽・変換・調整回路である． ［発明が解決しようとする課題］ しかし．上記のように、Ｄ／Ａ変換器２の出力側に増幅
・変換・調整回路４を設けたものでは、校正を回路４に
よって行なっているので、その校正作業が面倒であり，
その作業に多くの時間が必要であった．しかも調整回路
４をわざわざ設けなければならないので，コストが高く
なっていた．本発明は上記の各問題点を解決した校正方
法を提供することを目的とする． ［ｆｆｌｌを解決するための千段］ 上記の目的を達成するために、本発明は、未校正のＤ／
Ａ変換器に、設計通りならば第１のアナログ値をＤ／Ａ
変換器が発生するディジタル値、例えば第３図に示すＯ
ＵＴｔを入力し、そのときのＤ／Ａ変換器の実際の出力
を上記のＡ／Ｄ変換器によってディジタル化したディジ
タル値ＩＮ．を記憶すると共に、設計通りならば第１の
アナログ値よりも大きな値である第２のアナログ値をＤ
／Ａ変換器が発生するディ゜ジタル値ＯＵＴＳをＤ／Ａ
変換器に入力し、そのときのＡ／Ｄ変換器の出力である
ディジタル値ＩＮ．を記憶する過程と，ＯＵＴＺ、ＩＮ
．、ＯＵＴ．，ＩＮｇに基いてＤ／Ａｆ換器の実際の入
出力特性を表わす関係式を算出し、この関係式に基いて
第１のアナログ値を発生させるためにＤ／Ａ変換器に供
給するディジタル値ＤＡｚと，第２のアナログ値を発生
させるためにＤ／Ａ変換器に供給するディジタル値ＤＡ
．とを算出する過程と，ＤＡアとＤＡ．とを係数及び定
数とする上記Ｄ／Ａ変換器に入力するディジタル値の補
正式を定め、この補正式によってＤ／Ａ変検器に供給す
るディジタル値を補正する段階とを有するものである． ［作用］ 本発明では，まず未校正のＤ／Ａ変換器の入出力特性を
表わす関係式を決定し、この関係式により第１のアナロ
グ値及び第２のアナログ値を発生させるために、Ｄ／Ａ
変換器に供給する必要のあるディジタル値ＤＡｚ，ＤＡ
．を決定している。これらディジタル値ＤＡｚ．ＤＡ．
が決定されると，後は比例配分によって必要とするアナ
ログ値を発ノＥさせるために必要なディジタル値は決定
することかできる． ［実施例］ 第２図は、この発明の−実施例に使用する装置の一例で
あり、ｌ２は、校正しようとするＤ／Ａ変換器，１４は
、Ｄ／Ａ変換器ｌ２からのアナログ値を増幅変換して、
出力する増幅・変換回路、１６は，Ｄ／Ａ変換器ｌ２の
校正（使用するためのＡ／Ｄ変換器、ｌ８は，同じく校
正に使用するためのＣＰＵである．２０は，Ａ／Ｄｆ換
器ｌ６に供給するアナログ値を増幅変換するための増幅
・変換回路である．そして．Ｄ／Ａｌ換器Ｉ２からのア
ナログ値を増幅・変換したアナログ値を，校正時にＡ／
Ｄ変換器１６用の増幅・変換回路２０に供給するために
、スイッチ２４が設けられている．なお．Ａ／Ｄ変換３
ｌ１６は、ＣＰ０１８によって既に校正済みとする．こ
の発明の原理を第３図を参照しながら説明する．なお、
このとき，スイッチ２４が閉成されているとする．まず
、Ｃ Ｐ Ｕ １８からＤ／Ａ変換器ｌ２に、例えば設
計通りなら比例制御弁の弁の開口度をＯ％とするための
出力アナログ値として４ｍＡの電流を出力するはずのデ
ィジタル値ＯＵＴ．を供給する．このときのＤ／Ａ変換
器１２の出力は、Ｌ述したように回路１４、スイッチ２
４、回路２０及びＡ／Ｄ変換器１６を介してＣ Ｐ Ｕ
１８に供給され、その値がＩＮ．であったとする．同
様に，設計通りならば比例制御弁の弁の開口度を１００
％とするための出力アナログ値として例えば２０鳳＾を
出力するはずのディジタル値ＯＵＴ．をＣ Ｐ Ｕ １
８からＤ／Ａ変換器１２に供給する．このときのＤ／Ａ
変換器ｌ２の出力をディジタル化した値がＩＮ．であっ
たとする．ここで、第３図に示すように，実際のＤ／Ａ
変換器ｌ２の入出力特性、即ちＤ／Ａ変換器１２にＣ
Ｐ Ｕ １８から供給されるディジタル値と、Ａ／Ｄ変
換器ｌ６からＣ Ｐ Ｕ １８に供給されるディジタル
値とが線形関係を有しているので、ＯＵＴ．、ＯＵＴ５
は、 ＯＵＴ．＝Ａｘ Ｉ Ｎ，＋Ｂ−−−−−−−（１
）ＯＵＴｓ ＝Ａｘ Ｉ Ｎｓ ＋Ｂ−−−−−
−−（２）と表わせる．ここで、Ａは係数，Ｂは定数で
ある．（υ、（２）式を解くと， となる．従って．Ｄ／Ａ変換器ｌ２にＣ Ｐ Ｕ １８
から供給されるディジタル値ＤＡと、Ａ／Ｄ変換器ｌ６
からＣ Ｐ Ｕ １８に供給されるディジタル値ＡＤと
は， となる． ここで、Ａ／Ｄ変換器１６を既に校正しているので．ｏ
ｕ”ｒｚに相当するディジタル値、即ちＤ／Ａ変換器ｌ
２が４ｍＡを発生した際に．Ａ／Ｄ変換器ｌ６が発生す
るディジタル値ＡＤ．は判明している．このＡＤ．を発
生させるために．Ｄ／Ａ変換＄１２に供給するディジタ
ルｆ＃ Ｄ Ａ ｚは，・・・・・（３） によって求められる．同様に、ＯＵＴ，に相当するディ
ジタル値、即ちＤ／Ａ変換器１２が２ＤｙｐＡを発生し
た際に．Ａ／Ｄ変換器ｌ６が発生するディジタル偵ＡＤ
，は判明しているので、このＡＤ．を発生させるために
、Ｄ／Ａ変換器ｌ２に供給するディジタル値ＤＡ．は ・・・・・（４） によって求められる．このように、４一＾を出力させる
ときにＤ／Ａ変換器ｌ２に供給するディジタルＩＩ Ｄ
Ａ ｚ ， ２０ｍＡを出力させるとき、Ｄ／Ａ変換
器１２に供給するディジタル値ＤＡ，が判明しているの
で，後はＤ／Ａ変換器１２に発生させようとする電流値
が分かれば，Ｄ／Ａ変換器ｌ２に供給するディジタル値
Ｄ／Ａは，比例配分によって決定される． 従って、例えば比例制御弁において、Ａ／Ｄ変換器１６
によって二次側の圧力をディジタル値に変検して、ＣＰ
Ｕ１８に供給し，この検出圧力と設定圧力との差から弁
の目標開口度（出力％）を算出し、例えば４１＾がＯ％
に，２０■＾が１００％にそれぞれ相当するものとすれ
ば、この出力％をＤ ／ Ａ ＝ （ Ｄ Ａ ｓ＋
Ｄ Ａ ｚ ） ｘ （出力％）＋Ｄ Ａ ｚ に代入することによって必要なアナログ値を得られる． 第１図は、このような原理に基いてＡ／Ｄ変換器ｌ６を
校正する場合に，ＣＰＵ１８が行なうプログラムをフロ
ーチャートで示したものである．なお，この場合、既に
スイッチ２４は閉威されているものとする．まず、ソフ
トウエアカウンタＸ．ｙを１とする（ステップＳ２）
このカウンタＸは、ＩＮア、Ｉ Ｎ ｓを所定回数、
例えばｎ回求め．その平均値を取るために用いるもので
、、カウンタｙは、ＤＡ．、ＤＡ．を所定回数、例えば
ｍ回求め、その平均値を取るために用いるものである。
回路をＤ／Ａ変換器に設けなくても校正できるものに関
する． ［従来の技術］ Ｄ／Ａ変換器は，あるディジタル値が入力されたとき，
これに対応するアナログ値を発生するも耳 のであるが、回路構威部品の誤へのｗｅ響を受けて、あ
るディジタル値を入力しても所定のアナログ値を発生し
ないことがある．そのため、第４図に示すように．Ｄ／
Ａ変換器２の出力側に増幅・変換・調整回路４を設け，
この回路を調整することによって所定のアナログ値が得
られるようにすることが行なわれていた．なお、同図に
おいて、６は、Ｄ／Ａ変換器にディジタル値を供給する
Ｃｐｕ、８は，ｃｐｕａがＤ／Ａ変換器に供給するディ
ジタル値を決定するためのデータ等を入力するためのＡ
／Ｄ変換器， １０は、このＡ／Ｄ変換器の校正等を行
なうための、増帽・変換・調整回路である． ［発明が解決しようとする課題］ しかし．上記のように、Ｄ／Ａ変換器２の出力側に増幅
・変換・調整回路４を設けたものでは、校正を回路４に
よって行なっているので、その校正作業が面倒であり，
その作業に多くの時間が必要であった．しかも調整回路
４をわざわざ設けなければならないので，コストが高く
なっていた．本発明は上記の各問題点を解決した校正方
法を提供することを目的とする． ［ｆｆｌｌを解決するための千段］ 上記の目的を達成するために、本発明は、未校正のＤ／
Ａ変換器に、設計通りならば第１のアナログ値をＤ／Ａ
変換器が発生するディジタル値、例えば第３図に示すＯ
ＵＴｔを入力し、そのときのＤ／Ａ変換器の実際の出力
を上記のＡ／Ｄ変換器によってディジタル化したディジ
タル値ＩＮ．を記憶すると共に、設計通りならば第１の
アナログ値よりも大きな値である第２のアナログ値をＤ
／Ａ変換器が発生するディ゜ジタル値ＯＵＴＳをＤ／Ａ
変換器に入力し、そのときのＡ／Ｄ変換器の出力である
ディジタル値ＩＮ．を記憶する過程と，ＯＵＴＺ、ＩＮ
．、ＯＵＴ．，ＩＮｇに基いてＤ／Ａｆ換器の実際の入
出力特性を表わす関係式を算出し、この関係式に基いて
第１のアナログ値を発生させるためにＤ／Ａ変換器に供
給するディジタル値ＤＡｚと，第２のアナログ値を発生
させるためにＤ／Ａ変換器に供給するディジタル値ＤＡ
．とを算出する過程と，ＤＡアとＤＡ．とを係数及び定
数とする上記Ｄ／Ａ変換器に入力するディジタル値の補
正式を定め、この補正式によってＤ／Ａ変検器に供給す
るディジタル値を補正する段階とを有するものである． ［作用］ 本発明では，まず未校正のＤ／Ａ変換器の入出力特性を
表わす関係式を決定し、この関係式により第１のアナロ
グ値及び第２のアナログ値を発生させるために、Ｄ／Ａ
変換器に供給する必要のあるディジタル値ＤＡｚ，ＤＡ
．を決定している。これらディジタル値ＤＡｚ．ＤＡ．
が決定されると，後は比例配分によって必要とするアナ
ログ値を発ノＥさせるために必要なディジタル値は決定
することかできる． ［実施例］ 第２図は、この発明の−実施例に使用する装置の一例で
あり、ｌ２は、校正しようとするＤ／Ａ変換器，１４は
、Ｄ／Ａ変換器ｌ２からのアナログ値を増幅変換して、
出力する増幅・変換回路、１６は，Ｄ／Ａ変換器ｌ２の
校正（使用するためのＡ／Ｄ変換器、ｌ８は，同じく校
正に使用するためのＣＰＵである．２０は，Ａ／Ｄｆ換
器ｌ６に供給するアナログ値を増幅変換するための増幅
・変換回路である．そして．Ｄ／Ａｌ換器Ｉ２からのア
ナログ値を増幅・変換したアナログ値を，校正時にＡ／
Ｄ変換器１６用の増幅・変換回路２０に供給するために
、スイッチ２４が設けられている．なお．Ａ／Ｄ変換３
ｌ１６は、ＣＰ０１８によって既に校正済みとする．こ
の発明の原理を第３図を参照しながら説明する．なお、
このとき，スイッチ２４が閉成されているとする．まず
、Ｃ Ｐ Ｕ １８からＤ／Ａ変換器ｌ２に、例えば設
計通りなら比例制御弁の弁の開口度をＯ％とするための
出力アナログ値として４ｍＡの電流を出力するはずのデ
ィジタル値ＯＵＴ．を供給する．このときのＤ／Ａ変換
器１２の出力は、Ｌ述したように回路１４、スイッチ２
４、回路２０及びＡ／Ｄ変換器１６を介してＣ Ｐ Ｕ
１８に供給され、その値がＩＮ．であったとする．同
様に，設計通りならば比例制御弁の弁の開口度を１００
％とするための出力アナログ値として例えば２０鳳＾を
出力するはずのディジタル値ＯＵＴ．をＣ Ｐ Ｕ １
８からＤ／Ａ変換器１２に供給する．このときのＤ／Ａ
変換器ｌ２の出力をディジタル化した値がＩＮ．であっ
たとする．ここで、第３図に示すように，実際のＤ／Ａ
変換器ｌ２の入出力特性、即ちＤ／Ａ変換器１２にＣ
Ｐ Ｕ １８から供給されるディジタル値と、Ａ／Ｄ変
換器ｌ６からＣ Ｐ Ｕ １８に供給されるディジタル
値とが線形関係を有しているので、ＯＵＴ．、ＯＵＴ５
は、 ＯＵＴ．＝Ａｘ Ｉ Ｎ，＋Ｂ−−−−−−−（１
）ＯＵＴｓ ＝Ａｘ Ｉ Ｎｓ ＋Ｂ−−−−−
−−（２）と表わせる．ここで、Ａは係数，Ｂは定数で
ある．（υ、（２）式を解くと， となる．従って．Ｄ／Ａ変換器ｌ２にＣ Ｐ Ｕ １８
から供給されるディジタル値ＤＡと、Ａ／Ｄ変換器ｌ６
からＣ Ｐ Ｕ １８に供給されるディジタル値ＡＤと
は， となる． ここで、Ａ／Ｄ変換器１６を既に校正しているので．ｏ
ｕ”ｒｚに相当するディジタル値、即ちＤ／Ａ変換器ｌ
２が４ｍＡを発生した際に．Ａ／Ｄ変換器ｌ６が発生す
るディジタル値ＡＤ．は判明している．このＡＤ．を発
生させるために．Ｄ／Ａ変換＄１２に供給するディジタ
ルｆ＃ Ｄ Ａ ｚは，・・・・・（３） によって求められる．同様に、ＯＵＴ，に相当するディ
ジタル値、即ちＤ／Ａ変換器１２が２ＤｙｐＡを発生し
た際に．Ａ／Ｄ変換器ｌ６が発生するディジタル偵ＡＤ
，は判明しているので、このＡＤ．を発生させるために
、Ｄ／Ａ変換器ｌ２に供給するディジタル値ＤＡ．は ・・・・・（４） によって求められる．このように、４一＾を出力させる
ときにＤ／Ａ変換器ｌ２に供給するディジタルＩＩ Ｄ
Ａ ｚ ， ２０ｍＡを出力させるとき、Ｄ／Ａ変換
器１２に供給するディジタル値ＤＡ，が判明しているの
で，後はＤ／Ａ変換器１２に発生させようとする電流値
が分かれば，Ｄ／Ａ変換器ｌ２に供給するディジタル値
Ｄ／Ａは，比例配分によって決定される． 従って、例えば比例制御弁において、Ａ／Ｄ変換器１６
によって二次側の圧力をディジタル値に変検して、ＣＰ
Ｕ１８に供給し，この検出圧力と設定圧力との差から弁
の目標開口度（出力％）を算出し、例えば４１＾がＯ％
に，２０■＾が１００％にそれぞれ相当するものとすれ
ば、この出力％をＤ ／ Ａ ＝ （ Ｄ Ａ ｓ＋
Ｄ Ａ ｚ ） ｘ （出力％）＋Ｄ Ａ ｚ に代入することによって必要なアナログ値を得られる． 第１図は、このような原理に基いてＡ／Ｄ変換器ｌ６を
校正する場合に，ＣＰＵ１８が行なうプログラムをフロ
ーチャートで示したものである．なお，この場合、既に
スイッチ２４は閉威されているものとする．まず、ソフ
トウエアカウンタＸ．ｙを１とする（ステップＳ２）
このカウンタＸは、ＩＮア、Ｉ Ｎ ｓを所定回数、
例えばｎ回求め．その平均値を取るために用いるもので
、、カウンタｙは、ＤＡ．、ＤＡ．を所定回数、例えば
ｍ回求め、その平均値を取るために用いるものである。
そして、Ｄ／Ａ変換器ｌ２にＯＵＴＺを出力し（ステッ
プＳ４），そのときのＡ／Ｄ変換器＋６の出力？Ｎ．■
を記憶する（ステップＳ６） さらに、Ｄ／Ａ変換器
１２にＯＵＴ．を出力し（ステップＳ８），そのときの
Ａ／Ｄ！！Ｉ！！器ｌ６の出力ＩＮｓｗを記憶する（ス
テップｓｉｏ），次に、カウンタＸの値を１歩進させ（
ステップＳ１２）、その値がｎよりも１大きい数ｎ＋１
に等しいか判断する（ステップＳ１４），このステップ
Ｓｌ４の答がＮｏであると，ステップＳ１４の答がＹＥ
ＳになるまでステップＳ４からステップＳ１４を繰返す
．従って、ステップＳ１４の答がＹＥＳになったときに
は、ＩＮ．．からＩＮｚｌｌまでの合計ｎ個のＩＮ．と
、ＩＮｓ＋からＩＮｏまでの合計ｎｍのＩＮ．とが記憶
されている． これらＩＮｚ＋からＩＮ，ｎまでの合計ｎ個の■Ｎ２と
、ＩＮｓｌ＋からＩＮ．，までの合計ｎ個のＩＮ，のバ
ラッキが許容値内であるか判断し（ステップＳ１６），
答がＮＯであると．Ｄ／Ａ変換器１２のリニア特性に疑
義があるので、不良表示をして（ステップ５１８）停止
する． 一方、ステップＳ１６の答がＹＥＳであると、ＩＦ’Ｊ
ｚｔ乃至ＩＮｚ−の平均値Ｉ Ｎ ｚと．ＩＮｇ＋乃至
ＩＮＩｎの平均値Ｉ Ｎ ｇとを算出する（ステップＳ
２ロ）．そして，このＩＮ．とＩＮｓと．ＯＵＴｚとＯ
Ｕ Ｔ ｓと，ＡＤ，、ＡＤ．を用いて、（３），
（４）式によりＤＡｚｙ．ＤＡｓｙを算出する（ステッ
プＳ２２）． 次に．算出されたＤＡｚ，？ｉ−Ｄ／Ａ変換器１２に供
給し（ステップＳ２４）．そのときのＡ／Ｄ変換器ｌ６
からのディジタルｆ＃ＩＮ．ｖを記憶し（ステップＳ２
６），このＩＮ，，がＡＤＺとほぼ等しいか判断する（
ステップＳ２８），この答がＮｏであると、Ｄ／Ａ変換
器ｌ２のリニア特性には疑義があるので、ステップＳＩ
８を実行して停止する．ステップＳ２８の答がＹＥＳで
あると、ＤＡ．，をＤ／Ａ変換器１２に供給し（ステッ
プＳ３０），このときのＡ／Ｄ変換器１６からのディジ
タル値ＩＮｘｙを記憶し（ステップＳ ３２） 、Ｉ
Ｎ ｚｙｆＪ’ Ａ Ｄ ｓとほぼ等しいか判断する（
ステップＳ３４），このステップＳ３４の答がＮｏであ
ると、Ｄ／Ａ変換器ｌ２のリニア特性には疑義があるの
で、ステップＳ１８を？行して停止する． ステップＳ３４の答がＹＥＳであると，上述したのと同
様にしてＩＮ，ＩＮ．をｍ個得るため，カウンタｙの値
を１歩進させ（ステップＳ３６），そのカウント値がｍ
＋１に等しいか判断し（ステップＳ３８），その答がＮ
ｏであると、カウンタＸの値を１としてステップＳ４に
戻る。そして、ステップＳ３８の答がＹＥＳになるまで
、ステップＳ４からステップＳ４０までのループを繰返
す．そして，ステップ８３８の答がＹＥＳになったとき
，ＤＡ．乃至ＤＡｚ．の合計ｍ個のＤＡ．と、ＤＡ，．
乃至Ｄ Ａ ．．の合計ｍ個のＤ Ａ ｓと、ＩＮ．か
ら■Ｎｌｍまでの合計ｍ個のＩＮ．と、ＩＮ■からＩＮ
ｍｓまでの合計ｍ個のＩＮ．とが記憶されている．そし
て、これらＩＮ．．からＩＮ，までの合計ｍ債のＩＮ．
と．ＩＮ２ｌからＩＮ，−までの合計ｍ個のＩＮ．とが
許容値内であるかチェックし（ステップＳ４２），この
答がＹＥＳであると、ＤＡｚ＋乃至ＤＡｚ．の平均値を
Ｄ Ａ ｚと、ＤＡｓ．乃至ＤＡ５．の平均値をＤＡ．
とじて記憶させる（ステ・ンブＳ４４）， ステップＳ４２の答がＮｏであると，ステップＳ４４と
同様にして計算した平均値Ｄ Ａ ｚとＤＡ．とをそれ
ぞれＯＵＴ．、ＯＵＴ．とし（ステップ８４６）、当初
カウント値が０とされている２カウンタの値を１歩進さ
せ（ステップＳ４８），そのカウント値がκであるか判
断し（ステップＳＳＯ），その答がＮＯであると、ステ
ップＳ２に戻る．従って、Ｋ回に亙って上述したように
してＤＡ．とＤＡ８とを決定しても，バラッキが許容値
内にならないと，ステップＳ５０の答がＹＥＳとなり．
Ｄ／Ａ変換器ｌ２のリニア特性の疑義があるので、ステ
ップ３１８を実行して，停止する． また、ＤＡ２とＤＡ．Ｊとが決定された場合には．−Ｅ
達したように Ｄ／Ａ＝ （ＤＡｇ ＤＡｚ ）Ｘ （出力％）＋Ｄ
Ａ． によって決定されたＤ／Ａ値をＤ／Ａ変換器ｌ２に供給
することによって所定のアナログ値をＤ／Ａ変換！ｌ１
２が出力する． 上記の実施例では、スイッチ２４を設け、校正する際に
、このスイッチ２４を閉戒するように構威したが，この
スイッチ２４を設けないで、校正の際にＤ／Ａ変換器ｌ
２の出力を適当なリード線等を用いてＡ／Ｄ変換器ｌ６
に供給するようにしてもよい。
プＳ４），そのときのＡ／Ｄ変換器＋６の出力？Ｎ．■
を記憶する（ステップＳ６） さらに、Ｄ／Ａ変換器
１２にＯＵＴ．を出力し（ステップＳ８），そのときの
Ａ／Ｄ！！Ｉ！！器ｌ６の出力ＩＮｓｗを記憶する（ス
テップｓｉｏ），次に、カウンタＸの値を１歩進させ（
ステップＳ１２）、その値がｎよりも１大きい数ｎ＋１
に等しいか判断する（ステップＳ１４），このステップ
Ｓｌ４の答がＮｏであると，ステップＳ１４の答がＹＥ
ＳになるまでステップＳ４からステップＳ１４を繰返す
．従って、ステップＳ１４の答がＹＥＳになったときに
は、ＩＮ．．からＩＮｚｌｌまでの合計ｎ個のＩＮ．と
、ＩＮｓ＋からＩＮｏまでの合計ｎｍのＩＮ．とが記憶
されている． これらＩＮｚ＋からＩＮ，ｎまでの合計ｎ個の■Ｎ２と
、ＩＮｓｌ＋からＩＮ．，までの合計ｎ個のＩＮ，のバ
ラッキが許容値内であるか判断し（ステップＳ１６），
答がＮＯであると．Ｄ／Ａ変換器１２のリニア特性に疑
義があるので、不良表示をして（ステップ５１８）停止
する． 一方、ステップＳ１６の答がＹＥＳであると、ＩＦ’Ｊ
ｚｔ乃至ＩＮｚ−の平均値Ｉ Ｎ ｚと．ＩＮｇ＋乃至
ＩＮＩｎの平均値Ｉ Ｎ ｇとを算出する（ステップＳ
２ロ）．そして，このＩＮ．とＩＮｓと．ＯＵＴｚとＯ
Ｕ Ｔ ｓと，ＡＤ，、ＡＤ．を用いて、（３），
（４）式によりＤＡｚｙ．ＤＡｓｙを算出する（ステッ
プＳ２２）． 次に．算出されたＤＡｚ，？ｉ−Ｄ／Ａ変換器１２に供
給し（ステップＳ２４）．そのときのＡ／Ｄ変換器ｌ６
からのディジタルｆ＃ＩＮ．ｖを記憶し（ステップＳ２
６），このＩＮ，，がＡＤＺとほぼ等しいか判断する（
ステップＳ２８），この答がＮｏであると、Ｄ／Ａ変換
器ｌ２のリニア特性には疑義があるので、ステップＳＩ
８を実行して停止する．ステップＳ２８の答がＹＥＳで
あると、ＤＡ．，をＤ／Ａ変換器１２に供給し（ステッ
プＳ３０），このときのＡ／Ｄ変換器１６からのディジ
タル値ＩＮｘｙを記憶し（ステップＳ ３２） 、Ｉ
Ｎ ｚｙｆＪ’ Ａ Ｄ ｓとほぼ等しいか判断する（
ステップＳ３４），このステップＳ３４の答がＮｏであ
ると、Ｄ／Ａ変換器ｌ２のリニア特性には疑義があるの
で、ステップＳ１８を？行して停止する． ステップＳ３４の答がＹＥＳであると，上述したのと同
様にしてＩＮ，ＩＮ．をｍ個得るため，カウンタｙの値
を１歩進させ（ステップＳ３６），そのカウント値がｍ
＋１に等しいか判断し（ステップＳ３８），その答がＮ
ｏであると、カウンタＸの値を１としてステップＳ４に
戻る。そして、ステップＳ３８の答がＹＥＳになるまで
、ステップＳ４からステップＳ４０までのループを繰返
す．そして，ステップ８３８の答がＹＥＳになったとき
，ＤＡ．乃至ＤＡｚ．の合計ｍ個のＤＡ．と、ＤＡ，．
乃至Ｄ Ａ ．．の合計ｍ個のＤ Ａ ｓと、ＩＮ．か
ら■Ｎｌｍまでの合計ｍ個のＩＮ．と、ＩＮ■からＩＮ
ｍｓまでの合計ｍ個のＩＮ．とが記憶されている．そし
て、これらＩＮ．．からＩＮ，までの合計ｍ債のＩＮ．
と．ＩＮ２ｌからＩＮ，−までの合計ｍ個のＩＮ．とが
許容値内であるかチェックし（ステップＳ４２），この
答がＹＥＳであると、ＤＡｚ＋乃至ＤＡｚ．の平均値を
Ｄ Ａ ｚと、ＤＡｓ．乃至ＤＡ５．の平均値をＤＡ．
とじて記憶させる（ステ・ンブＳ４４）， ステップＳ４２の答がＮｏであると，ステップＳ４４と
同様にして計算した平均値Ｄ Ａ ｚとＤＡ．とをそれ
ぞれＯＵＴ．、ＯＵＴ．とし（ステップ８４６）、当初
カウント値が０とされている２カウンタの値を１歩進さ
せ（ステップＳ４８），そのカウント値がκであるか判
断し（ステップＳＳＯ），その答がＮＯであると、ステ
ップＳ２に戻る．従って、Ｋ回に亙って上述したように
してＤＡ．とＤＡ８とを決定しても，バラッキが許容値
内にならないと，ステップＳ５０の答がＹＥＳとなり．
Ｄ／Ａ変換器ｌ２のリニア特性の疑義があるので、ステ
ップ３１８を実行して，停止する． また、ＤＡ２とＤＡ．Ｊとが決定された場合には．−Ｅ
達したように Ｄ／Ａ＝ （ＤＡｇ ＤＡｚ ）Ｘ （出力％）＋Ｄ
Ａ． によって決定されたＤ／Ａ値をＤ／Ａ変換器ｌ２に供給
することによって所定のアナログ値をＤ／Ａ変換！ｌ１
２が出力する． 上記の実施例では、スイッチ２４を設け、校正する際に
、このスイッチ２４を閉戒するように構威したが，この
スイッチ２４を設けないで、校正の際にＤ／Ａ変換器ｌ
２の出力を適当なリード線等を用いてＡ／Ｄ変換器ｌ６
に供給するようにしてもよい。
また、上記の実施例では，設計通りなら０％に対応する
アナログ値及び１００％に対応するアナログ値をそれぞ
れＤ／Ａ変換器１２に発生させるＯＵＴ２、ｏｕＴｓを
Ｄ／Ａ変換器１２に供給したが、他の％に対応するアナ
ログ値を発生させる２つのディジタル値をＤ／Ａ変換器
ｌ２に供給しても同様に校正することができる． ［発明の効果］ 以−Ｌのように、本発明によれば、Ｄ／Ａ変換器の校正
が、演算によって自動的に行なうことができる．従って
、校正作業が非常に簡単となり、しかも短時間のうちに
行なうことができる．さらに、調整回路のような回路を
外部に設ける必要がないので、コストか安くなる上に、
例えば何回か同し動作をさせることで精度が向Ｌし、回
路的に異常かどうかの自己診断が可能となる．
アナログ値及び１００％に対応するアナログ値をそれぞ
れＤ／Ａ変換器１２に発生させるＯＵＴ２、ｏｕＴｓを
Ｄ／Ａ変換器１２に供給したが、他の％に対応するアナ
ログ値を発生させる２つのディジタル値をＤ／Ａ変換器
ｌ２に供給しても同様に校正することができる． ［発明の効果］ 以−Ｌのように、本発明によれば、Ｄ／Ａ変換器の校正
が、演算によって自動的に行なうことができる．従って
、校正作業が非常に簡単となり、しかも短時間のうちに
行なうことができる．さらに、調整回路のような回路を
外部に設ける必要がないので、コストか安くなる上に、
例えば何回か同し動作をさせることで精度が向Ｌし、回
路的に異常かどうかの自己診断が可能となる．
第１図は本発明によるＤ／Ａ変換器の校正方法の一実施
例に用いるＣＰＵのプログラムを示すフローチャート、
第２図は同実施例に使用する装置のブロック図、第３図
は同実施例のＤ／Ａ変換器への入力とＡ／Ｄ変換器の出
力との関係を示す図、ｗＳ４図は従来のＤ／Ａ変換器の
校正に使用する装置のブロック図である． １２・・・・Ｄ／Ａ変換器、ｌ６・・・・Ａ／Ｄ変換器
、１８・・・・ｃｐｕ，
例に用いるＣＰＵのプログラムを示すフローチャート、
第２図は同実施例に使用する装置のブロック図、第３図
は同実施例のＤ／Ａ変換器への入力とＡ／Ｄ変換器の出
力との関係を示す図、ｗＳ４図は従来のＤ／Ａ変換器の
校正に使用する装置のブロック図である． １２・・・・Ｄ／Ａ変換器、ｌ６・・・・Ａ／Ｄ変換器
、１８・・・・ｃｐｕ，
Claims (1)
- （１）未校正のＤ／Ａ変換器に設計通りならば第１のア
ナログ値及びこれよりも値の大きい第２のアナログ値を
上記Ｄ／Ａ変換器がそれぞれ発生する第１及び第２のデ
ィジタル値を入力し、そのときの上記Ｄ／Ａ変換器の出
力を校正済のＡ／Ｄ変換器によってディジタル化した第
３及び第４のディジタル値を記憶する過程と、第１乃至
第４のディジタル値に基いて上記Ｄ／Ａ変換器の実際の
入出力特性を表わす関係式を算出し、この関係式に基い
て第１のアナログ値を発生させるために上記Ｄ／Ａ変換
器に供給する第５のディジタル値と、第２のアナログ値
を発生させるために上記Ｄ／Ａ変換器に供給する第６の
ディジタル値とを算出する過程と、第５及び第６のディ
ジタル値を係数及び定数とする上記Ｄ／Ａ変換器に供給
するディジタル値の補正式を定め、この補正式によって
上記Ｄ／Ａ変換器に供給するディジタル値を補正する過
程とを有するＤ／Ａ変換器の校正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15316489A JPH0319428A (ja) | 1989-06-15 | 1989-06-15 | Ｄ／ａ変換器の校正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15316489A JPH0319428A (ja) | 1989-06-15 | 1989-06-15 | Ｄ／ａ変換器の校正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319428A true JPH0319428A (ja) | 1991-01-28 |
Family
ID=15556445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15316489A Pending JPH0319428A (ja) | 1989-06-15 | 1989-06-15 | Ｄ／ａ変換器の校正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259910A (ja) * | 1991-11-08 | 1993-10-08 | Crystal Semiconductor Corp | Ｄ−ａコンバータ装置及びその較正方法 |
| KR100244746B1 (ko) * | 1995-12-07 | 2000-03-02 | 정몽규 | 엔진 냉각시 웜업시간 단축을 위한 냉각수 순환제어장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261426A (ja) * | 1985-09-11 | 1987-03-18 | Fuji Electric Co Ltd | Ｄ／ａ変換装置 |
| JPS6367828A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
-
1989
- 1989-06-15 JP JP15316489A patent/JPH0319428A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261426A (ja) * | 1985-09-11 | 1987-03-18 | Fuji Electric Co Ltd | Ｄ／ａ変換装置 |
| JPS6367828A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259910A (ja) * | 1991-11-08 | 1993-10-08 | Crystal Semiconductor Corp | Ｄ−ａコンバータ装置及びその較正方法 |
| KR100244746B1 (ko) * | 1995-12-07 | 2000-03-02 | 정몽규 | 엔진 냉각시 웜업시간 단축을 위한 냉각수 순환제어장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001527648A (ja) | 温度変化によるセンサの非線形オフセットおよび感度変化の精度補償のためのシステムおよび方法 | |
| JP2005530148A (ja) | 補償済センサ出力のための装置及び方法 | |
| JPH10145231A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置におけるデータ補正方法 | |
| JPH0319428A (ja) | Ｄ／ａ変換器の校正方法 | |
| JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
| JPH0241077B2 (ja) | ||
| JPS60263207A (ja) | プロセス制御装置 | |
| JP4283968B2 (ja) | 原子炉の減速材温度係数測定方法及び減速材温度係数測定装置 | |
| JPH11118617A (ja) | 温度調節器 | |
| RU2596073C2 (ru) | Способ цифровой обработки сигнала датчиков давления | |
| KR20150084556A (ko) | 아날로그 신호 오차 보정 장치 및 그 방법 | |
| WO2019053896A1 (ja) | 信号処理装置、センサ装置および信号処理方法 | |
| JPH02285803A (ja) | 自動レベル制御回路 | |
| JP2885544B2 (ja) | むだ時間補償制御装置 | |
| Savine | From model to market risks: The implicit function theorem (ift) demystified | |
| JP7089335B2 (ja) | 制御装置 | |
| JPS63236102A (ja) | セルフ・チユ−ニング調節計 | |
| JP3013956B2 (ja) | 電気的諸量計測用複合トランスデューサ及びその誤差補正方法 | |
| JPS62271103A (ja) | 制御装置 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPS5968620A (ja) | 測定値補正装置 | |
| JPH05101092A (ja) | 最良近似係数の計算方式 | |
| JPH05215785A (ja) | Ａｄ変換装置 | |
| KR920003751B1 (ko) | 자기동조 제어기에서의 자기동조 제어방법 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 |