JPH0319411A - Matrix circuit - Google Patents
Matrix circuitInfo
- Publication number
- JPH0319411A JPH0319411A JP1153315A JP15331589A JPH0319411A JP H0319411 A JPH0319411 A JP H0319411A JP 1153315 A JP1153315 A JP 1153315A JP 15331589 A JP15331589 A JP 15331589A JP H0319411 A JPH0319411 A JP H0319411A
- Authority
- JP
- Japan
- Prior art keywords
- npn
- signal
- resistors
- circuit
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 18
- 230000008054 signal transmission Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、２つ以上の交流信号をある定められた比率で
たし合わせるマトリクス回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a matrix circuit that adds two or more alternating current signals at a predetermined ratio.
従来の技術
従来、この種のマトリクス回路は、第２図に示すような
構成であった。第２図は一例として３人力についての説
明である。2. Description of the Related Art Conventionally, this type of matrix circuit has had a configuration as shown in FIG. FIG. 2 is an explanation of three-man power as an example.
第２図において、ｌは第一交流信号源、２は第二交流信
号源、３は第三交流信号源、１７はマトリクス回路出力
端子、１８，１９．２０．２１は差動増幅回路を構成す
るＮＰＮトランジスタ、２２，２３，２４．２５はマト
リクス比を決定する抵抗、２６，２７．２８．２９は定
電流源、３０．３１．３２．３３はバイアス電源である
。以下、第２図を参照して回路動作を説明する。In FIG. 2, l is a first AC signal source, 2 is a second AC signal source, 3 is a third AC signal source, 17 is a matrix circuit output terminal, and 18, 19, 20, and 21 are differential amplifier circuits. 22, 23, 24.25 are resistors that determine the matrix ratio, 26, 27, 28, 29 are constant current sources, and 30, 31, 32, 33 are bias power supplies. Hereinafter, the circuit operation will be explained with reference to FIG.
最初に、１８．２１のＮＰＮトランジスタ、２２，２５
の抵抗で構成する差動増幅器について述べる。First, 18.21 NPN transistors, 22,25
We will describe a differential amplifier consisting of resistors.
第一交流信号源をＶｌ ３０．３１のバイアス電源
の電圧値をＶ３０． Ｖ３１とすると、第一交流信号は
１８のＮＰＮ トランジスタのベース電圧としてｖ１＋
ＶＨが入力され、２１のＮＰＮトランジスタのベースに
Ｖ３０が加わっている。１８．２１のＮＰＮトランジス
タのＶＢＥ電圧をＶＢＥｌ８ ， ＶＢＥ２＋とすると
、１８．２１のＮＰＮトランジスタのエミッタ間の電圧
差ＡＶｌ８−２１は、
ＡＶＩ１＋−２１＝（ＶＩ＋Ｖ３１−ＶＢＥＩ８）−（
Ｖ３０ ＶＢＥ２１） となる。The voltage value of the bias power supply of Vl 30.31 is set to V30. Assuming V31, the first AC signal is v1+ as the base voltage of 18 NPN transistors.
VH is input, and V30 is applied to the bases of 21 NPN transistors. If the VBE voltages of the NPN transistors in 18.21 are VBE18 and VBE2+, the voltage difference AVl8-21 between the emitters of the NPN transistors in 18.21 is as follows: AVI1+-21=(VI+V31-VBEI8)-(
V30 VBE21).
抵抗２５の抵抗値をＲ２６とすると、抵抗２５に流れる
電流１２５は
１，，５＝必佳Ｌｋ ・・・・・・■ となる
。Assuming that the resistance value of the resistor 25 is R26, the current 125 flowing through the resistor 25 is 1,,5=necessary Lk...■.
Ｒ２５
この電流Ｉ２５は、２１のＮＰＮトランジスタに流れる
電流として伝えられる。電流１２５は２５の抵抗によっ
て電圧に変換され、第一交流信号伝送経路による出力端
子１７の電圧変化量ΔＶＩ７は、抵抗２５の抵抗値をＲ
２５とすると、
第一交流信号伝送経路の動作と同様に、第二交流信号伝
送経路では、１９．２１のＮＰＮ トランジスタ、抵抗
２３．２５で構成される差動増幅器、第三交流信号伝送
経路では、２０．２１のＮＰＮトランジスタ、抵抗２４
．２５で構成される差動増幅器として考えると，
（ Ｖ ３０ Ｖ Ｂ！２ １ ）１となる。R25 This current I25 is transmitted as a current flowing to the NPN transistor 21. The current 125 is converted into voltage by the resistor 25, and the voltage change amount ΔVI7 of the output terminal 17 due to the first AC signal transmission path is the resistance value of the resistor 25, which is R.
25, similarly to the operation of the first AC signal transmission path, the second AC signal transmission path uses a differential amplifier consisting of a 19.21 NPN transistor and a resistor of 23.25, and the third AC signal transmission path uses a , 20.21 NPN transistor, resistor 24
．． Considering it as a differential amplifier composed of 25, it becomes (V 30 V B!2 1 )1.
交流的な電圧変化をＶＩ７−１とすると■式は、入力の
第一交流信号ｖ１が２２．２５の抵抗の抵抗値Ｒ２２．
Ｒ２５によって１社倍されるＲ２２
ことを表わす。If the alternating current voltage change is VI7-1, the formula (2) is the resistance value R22.
It represents R22 multiplied by one company by R25.
次に、第二，第三交流信号伝送経路についても、上記■
，■式において、Ｖｌ７−２は第二交流信号伝送経路に
おける出力端子１７の交流的な電圧変化量、Ｖｌ７−３
は第三交流信号伝送経路における出力端子ｌ７の交流的
な電圧変化量、Ｖ２＋Ｖ３は第二，第三交流信号源の電
圧値、Ｒ２３． Ｒ２４Ｊ Ｒ２５は抵抗２３，２４．
２５の抵抗値である。Next, regarding the second and third AC signal transmission paths,
, ■ In the formula, Vl7-2 is the amount of alternating voltage change at the output terminal 17 in the second AC signal transmission path, and Vl7-3 is
is the amount of alternating current voltage change at the output terminal l7 in the third alternating current signal transmission path, V2+V3 is the voltage value of the second and third alternating current signal sources, and R23. R24J R25 are resistors 23, 24.
The resistance value is 25.
以上の第一，第二，第三の交流信号伝送経路を合わせる
と、出力端子４の電圧変化量ｖ４はＶ １７ ：Ｖ １
７−１ ＋ Ｖ １７−２ ＋Ｖ １７−３Ｒ， ２
５を基準とし、それぞれ上， ５ 土の比Ｒ２２
Ｒ２３ Ｒ２４
率でたし合わされた信号が得られる。Combining the above first, second, and third AC signal transmission paths, the voltage change amount v4 of the output terminal 4 is V 17 :V 1
7-1 + V 17-2 + V 17-3R, 2
5 as the standard, respectively upper and 5 soil ratio R22
A signal summed at the ratio R23 R24 is obtained.
発明が解決しようとする課題
従来の回路構成において、構成素子数が１９素子と必要
で、素子数を削減し、かつ同等なマトリクス比を構成す
るマトリクス回路が必要となった。Problems to be Solved by the Invention In the conventional circuit configuration, the number of constituent elements is 19, and a matrix circuit that reduces the number of elements and configures an equivalent matrix ratio is required.
本発明は、このような問題点を解決するもので、ＰＮＰ
トランジスタを用い、素子を削減し回路構成をシンプル
にし、同等のマトリクス比を構成することを目的とする
ものである。The present invention solves these problems, and the PNP
The purpose is to use transistors to reduce the number of elements, simplify the circuit configuration, and configure the same matrix ratio.
課題を解決するための手段
前記課題を解決するために、本発明は従来のマトリクス
回路のＮＰＮトランジスタで構戒する差動増幅器に対し
、ＮＰＮトランジスタとＰＮＰ トランジスタで構成す
る差動増幅器を用い、素子数を削減したマトリクス回路
を提供する。Means for Solving the Problems In order to solve the problems described above, the present invention uses a differential amplifier composed of NPN transistors and PNP transistors, in contrast to the conventional differential amplifier using NPN transistors in a matrix circuit. A matrix circuit whose number is reduced is provided.
作用
ＮＰＮ トランジスタの差動増幅器をＮＰＮトランジス
タとＰＮＰ トランジスタの差動増幅器の構成にするこ
とにより、素子数を削減したマトリクス回路が構成でき
る。A matrix circuit with a reduced number of elements can be constructed by changing the differential amplifier of operational NPN transistors to a differential amplifier of NPN transistors and PNP transistors.
実施例
第一図は本発明のマトリクス回路である。第一図におい
て、■は第一交流信号源、２は第二交流信号源、３は第
三交流信号源、４はマトリクス回路出力端子、５は差動
増幅回路を構成するＮＰＮトランジスタ、６，７．８は
５のＮＰＮトランジスタと対をなし、差動増幅回路を構
威するＰＮＰトランジスタ、９．１０，１１．１２はマ
トリクス比を決定する抵抗、１３．１４．１５．１６は
バイアス電源である。以下、第一図を参照して回路動作
を説明する。Embodiment 1 FIG. 1 shows a matrix circuit of the present invention. In FIG. 1, ■ is a first AC signal source, 2 is a second AC signal source, 3 is a third AC signal source, 4 is a matrix circuit output terminal, 5 is an NPN transistor constituting a differential amplifier circuit, 6, 7.8 is a PNP transistor that pairs with the NPN transistor in 5 and forms a differential amplifier circuit, 9.10 and 11.12 are resistors that determine the matrix ratio, and 13.14.15.16 are bias power supplies. be. Hereinafter, the circuit operation will be explained with reference to FIG.
第一図において、最初に５のＮＰＮトランジスタ、６の
ＰＮＰ トランジスタ、９，１２の抵抗で構成する差動
増幅器について述べる。第一交流信号源をｖＩ− １
３ ＋ １ ６のバイアス電源の電圧値をｖ１３１ Ｖ
Ｈとすると、第一交流信号は６のＰＮＰトランジスタの
ベース電圧としてＶｌ ＋ＶＩ３が入力され、５のＮＰ
Ｎトランジスタのベース電圧どしてＶｌ８が加わってい
る。５のＮＰＮトランジスタのＶｅｇｉＥ圧をＶＢＥＳ
、６のＰＮＰ トランジスタのＶＢｇ電圧をＶＢＥ６と
すると５のＮＰＮ トランジスタのエミッタと６のＰＮ
Ｐトランジスタのエミッタ間の電位差ΔＶ６−５は
ΔＶｓ−ａ＝ （ＶＩ＋Ｖｌ３＋ＶＢＥ６）（ＶＩ８
ＶＢＥ５） となる。In FIG. 1, a differential amplifier consisting of 5 NPN transistors, 6 PNP transistors, and 9 and 12 resistors will be described first. The first AC signal source is vI-1
The voltage value of the bias power supply of 3 + 1 6 is v131 V
When the first AC signal is set to H, Vl + VI3 is input as the base voltage of the PNP transistor 6, and the NP
Vl8 is added as the base voltage of the N transistor. The VegiE pressure of NPN transistor 5 is VBES
, if the VBg voltage of the PNP transistor of 6 is VBE6, then the emitter of the NPN transistor of 5 and the PN of 6
The potential difference ΔV6-5 between the emitters of the P transistor is ΔVs-a= (VI+Vl3+VBE6)(VI8
VBE5).
抵抗９の抵抗値をＲ９とすると、抵抗９に流れる電流Ｉ
９は、
Ｉｓ−”’−’ ・・”（！Ｄ となる
。If the resistance value of the resistor 9 is R9, the current I flowing through the resistor 9 is
9 becomes Is-"'-'..." (!D.
Ｒ９
この電流ｒｓは、５のＮＰＮ トランジスタに流れる電
流として伝えられる。電流Ｉ９は１２の抵抗によって電
圧に変換され、第一交流信号伝送経路による出力端子４
の電圧変化量ΔＶ４は、抵抗１２ノ抵抗値ヲＲＩ２トス
ルト、Ａｖ４＝−ＬｕＡＶ６−５Ｒ９
一−”ｌ（ｖ＋＋Ｖｎ＋ＶＢｇｓ）−（Ｖ＋ｓ Ｖｌ
ｌｌｌｌｌ）ＩＲ９
となる。R9 This current rs is transmitted as a current flowing through the NPN transistor 5. The current I9 is converted into a voltage by 12 resistors, and is connected to the output terminal 4 by the first AC signal transmission path.
The voltage change amount ΔV4 is the resistance value of the resistor 12 RI2 torque, Av4=-LuAV6-5R9 -"l(v++Vn+VBgs)-(V+s Vl
lllll) IR9.
交流的な電圧変化をＶ４−１とすると、Ｖ４−１−！′
！−″＝ｉｕ−ｖ１ ・・・・・・■ となる。If the AC voltage change is V4-1, then V4-1-! ′
! −″=iu−v1 ...■.
Δｔ Ｒ９
■式は、入力の第一交流信号ｖ１が９，１２の抵抗の抵
抗値Ｒ．９，ＲＩ２によって普テ倍されることを表わす
。Δt R9 Equation (2) shows that the input first AC signal v1 is the resistance value R. of the resistors 9 and 12. 9, indicates that it is multiplied by RI2.
次に、第二，第三交流信号伝送経路についても、第一交
流信号伝送経路の動作と同様に、第二交流信号伝送経路
では、７のＰＮＰ トランジスタと５のＮＰＮ トラン
ジスタ、抵抗１０．１２で構威される差動増幅器、第三
交流信号伝送経路では、８のＰＮＰ トランジスタと５
のｎＰＮ トランジスタ、抵抗１１．１２で構成される
差動増幅器として考えると、
一尺Ｕ
Ｖ４−２−Ｖ２ ・・・・・・■ＲＩＯ
ｈ
Ｖ４−３−Ｖ３ ・・・・・・■ となる。Next, regarding the second and third AC signal transmission paths, similarly to the operation of the first AC signal transmission path, in the second AC signal transmission path, 7 PNP transistors, 5 NPN transistors, and 10.12 resistors are used. In the third AC signal transmission path, 8 PNP transistors and 5
Considering it as a differential amplifier consisting of an nPN transistor and a resistor of 11.12, it becomes .
Ｒｌ１
上記■，■式において、ｖ４−２は第二交流信号伝送経
路における出力端子４の交流的な電圧変化Ｒ、Ｖ４−３
は第三交流信号伝送経路における出力端子の交流的な電
圧変化量、Ｖ ２ ｐ Ｖ ３は第二，第三交流信号源
の電圧値、ＲＩＧ， Ｒｌｌ． ＲＩ２は抵抗１０，１
１．１２の抵抗値である。Rl1 In the above formulas ■ and ■, v4-2 is the AC voltage change R of the output terminal 4 in the second AC signal transmission path, V4-3
is the amount of alternating current voltage change at the output terminal in the third alternating current signal transmission path, V 2 p V 3 is the voltage value of the second and third alternating current signal sources, RIG, Rll. RI2 is resistance 10,1
The resistance value is 1.12.
以上の第一，第二，第三の交流信号伝送経路を合わせる
と、出力端子４の電圧変化量ｖ４は、■４°Ｖ４−１
＋Ｖ４−２＋ Ｖ４−３回路図、第２図は従来のマトリ
クス回路の一実施例の回路図である。Combining the above first, second, and third AC signal transmission paths, the voltage change amount v4 of the output terminal 4 is: ■4°V4-1
+V4-2+ V4-3 Circuit Diagram FIG. 2 is a circuit diagram of an embodiment of a conventional matrix circuit.
１〜３・・・・・・交流信号源、４，１７・・・・・・
出力端子、５，１８〜２１・・・・・・ＮＰＮトランジ
スタ、６〜８・・・・・・ＰＮＰ ｈランジスタ、９〜
１２．２２〜２５・・・・・・抵抗、２６〜２９・・・
・・・定電流源、１３〜１６．３０〜３３・・・・・・
バイアス電源。1 to 3... AC signal source, 4, 17...
Output terminal, 5, 18-21...NPN transistor, 6-8...PNP h transistor, 9-
12.22~25...Resistance, 26~29...
...Constant current source, 13-16.30-33...
Bias power supply.
Claims (1)
るマトリクス回路で、ＮＰＮトランジスタとＰＮＰトラ
ンジスタで構成する差動増幅器を組み合わせることによ
って、信号演算をすることを特徴としたマトリクス回路
。A matrix circuit that adds two or more alternating current signals at a predetermined ratio, and is characterized in that it performs signal operations by combining differential amplifiers made up of NPN transistors and PNP transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153315A JPH0319411A (en) | 1989-06-15 | 1989-06-15 | Matrix circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153315A JPH0319411A (en) | 1989-06-15 | 1989-06-15 | Matrix circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319411A true JPH0319411A (en) | 1991-01-28 |
Family
ID=15559808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153315A Pending JPH0319411A (en) | 1989-06-15 | 1989-06-15 | Matrix circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319411A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514919A (en) * | 1991-07-02 | 1993-01-22 | Canon Inc | Picture signal processor |
-
1989
- 1989-06-15 JP JP1153315A patent/JPH0319411A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514919A (en) * | 1991-07-02 | 1993-01-22 | Canon Inc | Picture signal processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0319411A (en) | Matrix circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPS60187112A (en) | Differential amplifier | |
| JPS63214009A (en) | Composite transistor | |
| JPH0324810B2 (en) | ||
| KR100195320B1 (en) | Delay circuit | |
| JPH0670799B2 (en) | Temperature compensation logarithmic circuit | |
| JPH0669140B2 (en) | Level shift circuit | |
| JPS6333726B2 (en) | ||
| JPH0425210A (en) | Output voltage control circuit | |
| WO1997020220A1 (en) | Method and apparatus for determining electrical impedance | |
| JPH0330828B2 (en) | ||
| JPH06260925A (en) | Level shift circuit | |
| JPS61147607A (en) | Current mirror circuit | |
| JPH0532872Y2 (en) | ||
| JP3063124B2 (en) | Amplifier circuit | |
| JPS6223164Y2 (en) | ||
| JPS6037809A (en) | Complementary class b single ended push-pull amplifier circuit | |
| JPH0326670Y2 (en) | ||
| JPS6322150B2 (en) | ||
| JPS6161726B2 (en) | ||
| JPS60128703A (en) | Darlington differential amplifier | |
| JPS59147511A (en) | Differential amplifier circuit | |
| JPH06236219A (en) | Constant current circuit | |
| JPH02235414A (en) | Mixer circuit |