JPH0670799B2 - Temperature compensation logarithmic circuit - Google Patents
Temperature compensation logarithmic circuitInfo
- Publication number
- JPH0670799B2 JPH0670799B2 JP24502083A JP24502083A JPH0670799B2 JP H0670799 B2 JPH0670799 B2 JP H0670799B2 JP 24502083 A JP24502083 A JP 24502083A JP 24502083 A JP24502083 A JP 24502083A JP H0670799 B2 JPH0670799 B2 JP H0670799B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- transistors
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は入力の対数関数となる出力信号を発生するた
めの電気回路に関する。特に、この発明は温度の影響を
受けない対数出力信号を得るための改良回路に関する。Description: TECHNICAL FIELD The present invention relates to an electric circuit for generating an output signal which is a logarithmic function of an input. In particular, the present invention relates to an improved circuit for obtaining a logarithmic output signal that is independent of temperature.
多年にわたり、種々のアナログ対数回路が産業上使用さ
れている。これら回路には（唯一の可変入力信号を有す
る）ログ・アンプと（２つの可変入力信号を有する）ロ
グ比回路とがあった。一般に、対数関数は、夫々電流
I1、I2を流す１対の対向Ｐ−Ｎ接合によって設定され、
両者の差電圧kT/q(In I1/I2)が出力信号として使用され
る。出力信号は絶対温度に比例するから、温度変化のあ
る状況で正確に働くことが必要な回路については何らか
の形で温度補償がなされねばならないことは明らかであ
る。Over the years, various analog logarithmic circuits have been used industrially. These circuits included a log amp (with only one variable input signal) and a log ratio circuit (with two variable input signals). Generally, the logarithmic function is
It is set by a pair of opposing P-N junctions that flow I 1 and I 2 ,
The difference voltage kT / q (I n I 1 / I 2 ) between the two is used as an output signal. Since the output signal is proportional to absolute temperature, it is clear that some form of temperature compensation must be done for circuits that need to work accurately in situations of temperature changes.
モノリシツクの形で、すなわち集積回路チップとして製
作するのに適する温度補償対数回路を得るには問題があ
った。普通は、従来の回路では、高い温度係数（以下TC
と略記）を有する抵抗体を使用して所定の温度補償を行
っている。しかし、このような抵抗をモノリシツク的に
作ることは難しい。その結果、外部の高TC抵抗体が一般
に使用される。これでは、製品を、全体としてモノリシ
ツクとして具体化出来ずモジュール形式で製造しなけれ
ばならないため十分ではない。There was a problem in obtaining a temperature compensated logarithmic circuit suitable for fabrication in monolithic form, ie as an integrated circuit chip. Normally, conventional circuits have a high temperature coefficient (TC
A predetermined temperature compensation is performed by using a resistor having the abbreviation. However, it is difficult to make such resistance monolithically. As a result, external high TC resistors are commonly used. This is not sufficient because the product as a whole cannot be embodied as a monolith and must be manufactured in a modular form.
本発明によれば、温度補償抵抗体のような特殊な素子の
必要性を、接合の動作のみに基づく補償回路を使用する
ことで排除した対数回路が（ログ・アンプについてもロ
グ比回路についても）提供される。According to the present invention, a logarithmic circuit that eliminates the need for a special element such as a temperature-compensating resistor by using a compensation circuit based only on the operation of a junction (for both log amps and log ratio circuits) ) Provided.
本発明の好ましい実施例においては、１対の対向Ｐ−Ｎ
接合に入力電流I1、I2を供給することによって基本的に
対数関係を作り出す。得られたログ比信号は第２のＰ−
Ｎ接合対を含む補償回路に送られるが、この第２接合対
の両エミッタの共通接続部には絶対温度に比例する（pr
oportio−nal−to−absolute temperatureという意味で
以下PTATと略記する。）電流を発生する電流源から電流
が供給される。In the preferred embodiment of the present invention, a pair of opposing P-Ns is used.
A logarithmic relationship is basically created by supplying input currents I 1 and I 2 to the junction. The obtained log ratio signal is the second P-
It is sent to a compensation circuit including an N-junction pair, but the common connection of both emitters of this second junction pair is proportional to the absolute temperature (pr
It is abbreviated as PTAT below in the sense of oportio-nal-to-absolute temperature. ) Current is supplied from a current source that produces current.
第２の対の１つの接合に加えられたログ比信号に比例す
る電圧により、PTAT電流はログ比（InI1/I2）に比例す
る分割比（Ｘ）により分割されてこのトランジスタのコ
レクタを流れる。第１の接合対によって得られるログ比
信号の中に含まれる温度に比例する係数はPTAT電流源に
より導入される電流の同値で反対の温度係数により相殺
される。最終的な出力信号は第２の接合対におけるこの
分割比（Ｘ）に比例するものとして得られ、従ってこの
出力信号は温度と無関係である。Due to the voltage proportional to the log ratio signal applied to the one junction of the second pair, the PTAT current is divided by the division ratio (X) proportional to the log ratio (I n I 1 / I 2 ) of this transistor. Flowing through the collector. The temperature-proportional coefficient contained in the log ratio signal obtained by the first junction pair is offset by the same and opposite temperature coefficient of the current introduced by the PTAT current source. The final output signal is obtained as being proportional to this division ratio (X) in the second junction pair, so that this output signal is independent of temperature.
本発明の他の目的、特長および利点は図面による実施例
の以下の詳細な説明において指摘され、または自ずと明
らかとなる。Other objects, features and advantages of the present invention will be pointed out or will be obvious in the following detailed description of the embodiments with reference to the drawings.
第１図には、対向するＰ−Ｎ接合を形成するためエミッ
タを共通に接続されている１対の整合トランジスタQ1、Q
2を含む対数回路の比較的簡単な例が示されている。Q1
のベースは接地され、コレクタは入力端子（10）に接続
されて可変入力電流I1を受け入れる。また、この入力端
子は高利得反転増幅器（12）の入力に接続され、この増
幅器の出力はQ1、Q2の共通エミッタ接続点に接続されて
いるので電流I1をQ1を通して流す。オペアンプには入力
抵抗が高いので電流は流れない。FIG. 1 shows a pair of matching transistors Q 1 and Q 1 whose emitters are commonly connected to form an opposing P-N junction.
A relatively simple example of a logarithmic circuit containing 2 is shown. Q 1
Has its base grounded and its collector connected to the input terminal (10) to receive the variable input current I 1 . Further, this input terminal is connected to the input of the high gain inverting amplifier (12), and the output of this amplifier is connected to the common emitter connection point of Q 1 and Q 2 , so that the current I 1 flows through Q 1 . Since the input resistance is high in the operational amplifier, no current flows.
Q2のコレクタ電流源I2から電流を供給されるが、この電
流はログ・アンプ用の場合は定電流であり、ログ比用の
場合は可変電流である。増幅器（12）は用途に応じた電
流I2をその電流源から供給することになる。It is supplied with current from the collector current source I 2 for Q 2 , which is a constant current for log amps and a variable current for log ratios. The amplifier (12) will supply the current I 2 from its current source depending on the application.
Q2のベースは、抵抗器Ｒを介し接地され、さらにトラン
ジスタQ3のコレクタにも接続される。Q3のベースは接地
され、そのエミッタは、コレクタを接地した特性の揃っ
ているトランジスタQ4のエミッタに接続される。Q3、Q4
の共通エミッタは、PTAT電流を発生する電流源ITに接続
される。Q3はPTAT電流の一部XITを流し、Q4は残りの電
流（１−Ｘ）ITを流す。The base of Q 2 is grounded via a resistor R and is also connected to the collector of transistor Q 3 . The base of Q 3 is grounded and its emitter is connected to the emitter of a well-characterized transistor Q 4 with its collector grounded. Q 3 , Q 4
Common emitter of is connected to a current source I T for generating a PTAT current. Q 3 carries a part of the PTAT current, XI T , and Q 4 carries the remaining current (1-X) I T.
Q3のコレクタ電流が抵抗器（Ｒ）を通過することが図か
ら分かるであろう。従って、抵抗器の上端の電圧は接地
に対し-XITRとなる。従って、Q1の接地ベースからQ3の
接地ベースに至るループの電圧についての等式は であることを考えると次のように表わされる。It can be seen from the figure that the collector current of Q 3 passes through the resistor (R). Accordingly, the voltage of the upper end of the resistor becomes -XI T R with respect to the ground. Therefore, the equation for the voltage of the loop from the ground base of Q 1 to the ground base of Q 3 is Considering that, it is expressed as follows.
ここでISは接合の飽和電流である。 Where I S is the junction saturation current.
この（２）式の左辺は、通常の対数回路であるQ1、Q2を
含む回路の対数値をあらわす出力が、両トランジスタの
ベースの間に現われていることを示し、この電圧がQ3の
コレクタ電流によりＲは両端に現われる電圧ドロップと
バランスすることを示している。 The left side of this equation (2) shows that the output representing the logarithmic value of the circuit including the normal logarithmic circuit Q 1 and Q 2 appears between the bases of both transistors, and this voltage is Q 3 It is shown that the collector current of R balances the voltage drop appearing across R.
ITは絶対温度比例電流なので積ITRもＴに比例する。従
ってこれをkT/qに等しくするようにＲを選ぶこともでき
る。これを等式（２）に代入して、両辺をkT/qで割る
と、 となる。Since I T is a current proportional to absolute temperature, the product I T R is also proportional to T. Therefore, R can be chosen so that it equals kT / q. Substituting this into equation (2) and dividing both sides by kT / q gives Becomes
これによって、変調係数“X"は所望の対数値（又は対数
比）に直接正比例し、温度の影響を示す係数は相殺され
ていることが分かる。従って所望の対数（又は対数比）
に対応する出力信号を得るには、“X"の値に比例する信
号を出力信号として生成すればよい。From this, it can be seen that the modulation coefficient "X" is directly proportional to the desired logarithmic value (or logarithmic ratio), and the coefficient indicating the effect of temperature is canceled. Therefore the desired log (or log ratio)
In order to obtain the output signal corresponding to, a signal proportional to the value of “X” may be generated as the output signal.
このことは、第１図に示すように、Q4のベースに接合さ
れかつ第２の接合対のミラーのイメージで配置された第
３の整合しているＰ−Ｎ接合対Q5、Q6を用いることによ
り達成される。定電流源IRはQ5、Q6の共通のエミッタに
接続される。Q6を流れる電流はXIRで、従って出力電流I
OUTとして求めることが出来るであろう。対応する出力
電圧を得るには、Q6のコレクタを、帰還抵抗器RSを有す
る反転高利得増幅器（20）に接続すればよい。すると出
力電圧は次式で表される。This means that as shown in FIG. 1, a third matching PN junction pair Q 5 , Q 6 is joined to the base of Q 4 and arranged in the image of the mirror of the second junction pair. Is achieved by using The constant current source I R is connected to the common emitter of Q 5 and Q 6 . The current through Q 6 is XI R and therefore the output current I
You can ask for it as OUT . The collector of Q 6 can be connected to an inverting high gain amplifier (20) with a feedback resistor R S to obtain the corresponding output voltage. Then, the output voltage is expressed by the following equation.
以上により、出力電圧は温度に無関係であり、これを高
TC抵抗体のような特別の素子を必要としないで得られる
ことが分かる。従って、このような回路は容易に、完全
にモノリシツク形式で実現できる。 From the above, the output voltage is independent of temperature and
It can be seen that it can be obtained without the need for special elements such as TC resistors. Therefore, such a circuit can be easily realized in a completely monolithic form.
ログ・アンプの場合には、I2が一定であるから、電流駆
動であることを考えると、節点Ｎの誤差電圧はそれほど
重要でなく、またQ4、Q5のベース電流は無視できるほど
小さい。ITは、例えば米国特許第3,940,760号（ブロカ
ウ）の第２図で説明されているような一般型の、Eao回
路により実際的に発生することが出来る。なおまた、IR
とITがほとんど同じであれば、それらの抵抗による誤差
が同様であるから、回路はQ3からQ6までのトランジスタ
のログ特性の一致をそれ程必要としないことも注目すべ
きである。In the case of a log amp, since I 2 is constant, considering that it is a current drive, the error voltage at node N is not so important, and the base currents of Q 4 and Q 5 are so small that they can be ignored. . I T, for example U.S. Pat. No. 3,940,760 second general type as described in figure (Burokau), practically can be generated by E ao circuit. Again, I R
If I T is almost the same as, because errors due to their resistance is similar, the circuit should also be noted that it does not so require matching log characteristics of the transistors from Q 3 to Q 6.
例えば、きわめて正確なログ比回路を得るため、節点Ｎ
をよく制御されたバーチュアル接地とするためには、第
１図のＡで示す回路点に低利得非反転増幅器を挿入する
ことで可能となる。第２図はI1=I2に近い場合に対し節
点Ｎが接地にきわめて近い値になるような他の回路構成
例を示すものである。この平衡回路の分析は簡単で次式
となる。For example, in order to obtain a very accurate log ratio circuit, the node N
In order to achieve a well-controlled virtual ground, it is possible to insert a low gain non-inverting amplifier at the circuit point indicated by A in FIG. FIG. 2 shows another circuit configuration example in which the node N has a value extremely close to the ground, when I 1 = I 2 . The analysis of this balanced circuit is simple and given by:
〔註〕R1、Q1、Q2およびR2のループについての電圧に関す
る等式はX ITR1+(kT/q)In(I2/IS)=(1-X)ITR2+(kT/q)I
n(I1/IS)であり、これにRIT=(kT/q)を代入すると、この
式が得られる。 Note: The voltage equation for the loop of R 1 , Q 1 , Q 2 and R 2 is XI T R 1 + (kT / q) I n (I 2 / I S ) = (1-X) I T R 2 + (kT / q) I
n (I 1 / I S ), and substituting it into RI T = (kT / q) gives this equation.
単に例示として、第３図は、第２図に基づく実際回路の
詳細部分のいくつかをどのようにして実現するかを説明
するために用意したものである。By way of example only, FIG. 3 is provided to explain how to implement some of the details of the actual circuit according to FIG.
この回路の機能はほとんどの点で明瞭である。Q7とQ8は
Q3からQ6までのベース電流を減少させることと、この４
つのトランジスタのコレクタの働作範囲に余裕をもたせ
ることという２つの目的を果たす。ITとIRはかなり高い
値に設定されるので、これにより抵抗Ｒを充分小さくす
ることが出来、信号範囲の中で高い入力の時のQ1のベー
ス電流の誤差が出力に生ぜしめる誤差を無視できるほど
小さくすることを可能とする。The function of this circuit is clear in most respects. Q 7 and Q 8
By reducing the base current from Q 3 to Q 6 ,
It serves the dual purpose of allowing a margin in the operating range of the collectors of the two transistors. Since I T and I R are set to fairly high values, this allows the resistance R to be made sufficiently small, and the error caused by the base current error of Q 1 at the time of a high input within the signal range causes an error in the output. Can be made so small that it can be ignored.
再び第２図に戻って、“コア”トランジスタQ1とQ2の有
限のベータの値が悪影響を与えることが分かる。さらに
詳しく言うと、Q1とQ2のベース電流は抵抗R1、R2にかか
る電圧を変えないが（これはフィードバック・システム
によって常に等しくVTIn(I1/I2)になるように強制され
ているからであり）、ベース電流はこの電圧を設定する
ための分割比の値（Ｘ）を変えるので、従って最終出力
に誤差を生ずる。第４図はこの問題をつぎのような方法
で回避する第２図の構成のコア部分の変型を示す。Q14
はQ1とQ2の合計ベース電流と等しいベース電流を発生す
る。Q12とQ13はエミッタ結合の対を形成し、Q1とQ2が合
計エミッタ電流I1+I2を配分するのと同じようにこの電
流を配分する。クロス接続により、またベース電流のデ
ィフェクト ファクタ（IB/ICの比）δ（1/β）が小さ
いと仮定すると、Q12のコレクタ電流はQ2のベース電流
にきわめて等しくなり、同様にQ13のコレクタ電流はQ1
のベース電流にきわめて等しくなる。従って、各抵抗器
を通るベース電流はδ（I1+I2）となり、ネット誤差は
ゼロとなる。Returning again to FIG. 2 , it can be seen that the finite beta values of the "core" transistors Q 1 and Q 2 have a detrimental effect. More specifically, the base currents of Q 1 and Q 2 do not change the voltage across resistors R 1 and R 2 (this is always equal to V T I n (I 1 / I 2 ) by the feedback system). The base current alters the value of the division ratio (X) to set this voltage, thus causing an error in the final output. FIG. 4 shows a modification of the core portion of the configuration of FIG. 2 which avoids this problem by the following method. Q 14
Produces a base current equal to the total base current of Q 1 and Q 2 . Q 12 and Q 13 form an emitter-coupled pair, which shares this current in the same way that Q 1 and Q 2 share the total emitter current I 1 + I 2 . Due to the cross-connect and assuming that the base current has a small defect factor (I B / I C ratio) δ (1 / β), the collector current in Q 12 will be very equal to the base current in Q 2 , and likewise The collector current of 13 is Q 1
Is very equal to the base current of. Therefore, the base current through each resistor is δ (I 1 + I 2 ), and the net error is zero.
以上本発明のいくつかの好ましい実施例を開示したが、
これは本発明を例示するためのもので、さらに、多くの
変更が本発明を実施する当業者によりなしうることは明
らかであるからこれが本発明を限定するものと解しては
ならない。While some preferred embodiments of the present invention have been disclosed above,
It is intended to be illustrative of the invention and, furthermore, it should be understood that this is not limiting as it is clear that many modifications may be made by those skilled in the art who practice the invention.
第１図は本発明の原理を示す比較的簡単な基本回路の略
線図、第２図は平衡回路構成を用いた変型実施例を示
し、第３図は第２図に示す形式の回路の詳細図である。
第４図は第２図の問題点を回避するための回路の一例で
ある。 Ｑ……トランジスタ、Ｉ……電流、Ｒ……抵抗器、12…
…増幅器。FIG. 1 is a schematic diagram of a relatively simple basic circuit showing the principle of the present invention, FIG. 2 shows a modified embodiment using a balanced circuit configuration, and FIG. 3 shows a circuit of the type shown in FIG. FIG.
FIG. 4 is an example of a circuit for avoiding the problem of FIG. Q ... Transistor, I ... Current, R ... Resistor, 12 ...
…amplifier.
Claims (15)
響をうける係数を含まない出力信号を生成する対数回路
にして、該回路が、 入力信号に対応して、その対数値に比例し、絶対温度に
比例する係数 を含む第１の信号を生成する通常の対数回路と、 絶対温度に比例する電流を第２の信号としてを生成する
絶対温度比例電流源と、 前記通常の対数回路と結合して、前記第１の信号に比例
する電圧を両端に印加される抵抗器と、前記絶対温度比
例電流源からの電流（IT）を分割比（Ｘ）で分割して流
す分割回路とを含み、該分割された電流が該抵抗器の両
端の電圧と平衡する値となることを強制されることによ
って、該分割比（Ｘ）を第１の信号に比例し、該信号に
含まれる絶対温度に比例する係数を、第２の信号（IT）
に含まれる絶対温度に比例する係数によって相殺された
値となるようにする回路手段と、 定電流（IR）源を含み、前記回路手段に結合することに
よって、該定電流（IR）を前記分割比（Ｘ）と同じ分割
比で分割して、該定電流（IR）と該分割比（Ｘ）との積
に等しい信号を出力する回路手段とを含むことによっ
て、第１の信号から温度の影響を受ける係数を除去して
信号を得ることを特徴とする、温度補償対数回路。1. A logarithmic circuit that generates an output signal that is proportional to the logarithmic value of an input signal and does not include a coefficient that is affected by ambient temperature, and the circuit is proportional to the logarithmic value of the input signal. And a coefficient proportional to absolute temperature And a normal logarithmic circuit for generating a first signal, an absolute temperature proportional current source for generating a current proportional to absolute temperature as a second signal, and the normal logarithmic circuit for combining the first logarithmic circuit with the first logarithmic circuit. A resistor having a voltage applied to both ends thereof in proportion to the signal of (1), and a divider circuit for dividing the current ( IT ) from the absolute temperature proportional current source by a dividing ratio (X) and flowing the divided current. By forcing the current to a value that balances the voltage across the resistor, a factor proportional to the division ratio (X) to the first signal and to the absolute temperature contained in the signal is obtained. , The second signal ( IT )
Circuit means to be the offset value by a factor which is proportional to absolute temperature included in, comprising a constant current (I R) source, by binding to the circuit means, the constant current (I R) The first signal by including circuit means for dividing at the same division ratio as the division ratio (X) and outputting a signal equal to the product of the constant current (I R ) and the division ratio (X). A temperature-compensated logarithmic circuit, which obtains a signal by removing a coefficient affected by temperature from the signal.
とに対応する差働回路を含み、該入力信号と該基準信号
との比の対数値に比例する前記第１の信号を発生するこ
とを特徴とする、特許請求の範囲第１項に記載の回路。2. The conventional logarithmic circuit includes a differential circuit corresponding to an input signal and a reference signal to generate the first signal proportional to a logarithmic value of a ratio of the input signal and the reference signal. A circuit according to claim 1, characterized in that:
て、前記差働回路がエミッタを共通接続された第１およ
び第２のトランジスタ（Q1、Q2）を含み、前記入力信号
および基準信号が該トランジスタのそれぞれのコレクタ
電流を供給されることを特徴とする回路。3. The circuit according to claim 2, wherein the differential circuit includes first and second transistors (Q 1 , Q 2 ) having emitters commonly connected, and the input signal and A circuit characterized in that a reference signal is supplied with the collector current of each of the transistors.
おいて該回路手段が前記第２のトランジスタ（Q2）のベ
ースに結合される抵抗器手段（Ｒ）と、前記絶対温度比
例電流源を該抵抗器手段に結合して絶対温度に比例する
電流を該抵抗器手段を通して流れさせる結合回路手段と
を含むことを特徴とする回路手段。4. A circuit means according to claim 1, wherein said circuit means is coupled to the base of said second transistor (Q 2 ) and said absolute temperature proportional current. Circuit means for coupling a source to the resistor means for causing a current proportional to absolute temperature to flow through the resistor means.
続した第３および第４のトランジスタ（Q3、Q4）を含
み、前記抵抗器手段が該第３のトランジスタ（Q3）のコ
レクタとベースの間に接続され、前記絶対温度比例電流
源が該第３および第４のトランジスタの共通エミッタに
接続されていることを特徴とする、特許請求の範囲第４
項に記載の回路。5. The coupling circuit means comprises third and fourth transistors (Q 3 , Q 4 ) with their emitters connected in common, said resistor means being the collector of said third transistor (Q 3 ). And a base, the absolute temperature proportional current source being connected to the common emitters of the third and fourth transistors.
The circuit described in paragraph.
基準の電位に接続され、前記第２のトランジスタ（Q2）
のベースが前記第３のトランジスタ（Q3）のコレクタに
接続され、該第３のトランジスタのベースが基準の電位
に接続されていることを特徴とする、特許請求の範囲第
５項に記載の回路。6. The base of the first transistor (Q 1 ) is connected to a reference potential, and the second transistor (Q 2 )
6. The base according to claim 5, wherein the base of the third transistor is connected to the collector of the third transistor (Q 3 ), and the base of the third transistor is connected to a reference potential. circuit.
いて前記第１のトランジスタのベースが基準の電位に接
続され、該回路手段が前記第２のトランジスタのベース
と基準の電位との間に接続される抵抗器手段（Ｒ）を備
え、前記絶対温度比例電流源が前記抵抗器手段に結合さ
れて該抵抗器手段を通る絶対温度比例電流の流れを生ぜ
しめることを特徴とする回路。7. The circuit means according to claim 4, wherein the base of the first transistor is connected to a reference potential, and the circuit means supplies the base of the second transistor and the reference potential. A resistor means (R) connected between the resistor means and the absolute temperature proportional current source being coupled to the resistor means to cause a flow of absolute temperature proportional current therethrough. circuit.
の共通エミッタに接続し、入力を前記第１のトランジス
タのコレクタに接続した高利得増幅器（12）を含み、該
増幅器の入力が更に入力端子（10）に接続され、該端子
から入力電流を第１のトランジスタを通して流れさせる
ことを特徴とする、特許請求の範囲第７項に記載の回
路。8. A high gain amplifier (12) having an output connected to a common emitter of the first and second transistors and an input connected to a collector of the first transistor, the input of the amplifier further comprising an input. 8. A circuit according to claim 7, characterized in that it is connected to a terminal (10) and allows an input current from said terminal to flow through the first transistor.
（Q2）のコレクタに接続される電流源からの電流（I2）
を含むことを特徴とする、特許請求の範囲第８項に記載
の回路。9. The current from the current source to the reference signal is connected to the collector of the second transistor (Q 2) (I 2)
9. A circuit according to claim 8 including:
いて、該回路手段がエミッタを共通に接続された第３お
よび第４のトランジスタ（Q3、Q4）を含み、該第３のト
ランジスタが前記抵抗器手段（Ｒ）に結合されて、該抵
抗器手段を通して前記絶対温度比例電流源から電流
（IT）を前記分割比（Ｘ）の割合で分割した電流を流す
ことを特徴とする回路。10. A circuit according to claim 7, wherein said circuit means comprises third and fourth transistors (Q 3 , Q 4 ) with their emitters commonly connected. transistor is coupled said resistor means (R), and characterized in applying a current obtained by dividing the current (I T) from the PTAT current source through said resistor means at a rate of the divided ratio (X) Circuit to do.
いて、該回路がエミッタを共通に接続した第５および第
６のトランジスタ（Q5、Q6）を含み、該第５および第６
のトランジスタが前記第３および第４のトランジスタに
結合されて出力回路の一部を形成し、第５、第６のトラ
ンジスタの共通電流源からの電流（IR）を該第３のトラ
ンジスタにおける分割比（Ｘ）と同じ比で分割した電流
を第６のトランジスタの中に流すようにし、さらに該出
力回路が、該第６のトランジスタに結合されて該分割さ
れた電流（XIR）に比例する出力信号を得るための回路
手段（20）を含むことを特徴とする回路。11. The circuit according to claim 10, wherein the circuit includes fifth and sixth transistors (Q 5 , Q 6 ) with their emitters commonly connected, and the fifth and sixth transistors are connected.
Transistor is coupled to the third and fourth transistors to form part of an output circuit and divides the current (I R ) from the common current source of the fifth and sixth transistors in the third transistor. A current divided by the same ratio as the ratio (X) is caused to flow in the sixth transistor, and the output circuit is coupled to the sixth transistor and is proportional to the divided current (XI R ). A circuit comprising circuit means (20) for obtaining an output signal.
をうける係数を含まない信号を生成する平衡型対数回路
において、該回路が、 エミッタを共通に接続され、コレクタを入力電流（I1、I
2）の流入する第１、第２の入力端子に接続されてい
る、特性の揃ったトランジスタ（Q2、Q1）からなる第１
のトランジスタ対と、 入力を該入力端子のうちの１つ（10）に接続され、出力
を前記トランジスタ（Q1、Q2）の共通エミッタに接続さ
れている増幅器と、 各々、一端を前記第１対のトランジスタ（Q1、Q2）のそ
れぞれのベースに接続され、他端を共通に基準電位に接
続されている一対の抵抗器（R1、R2）と、 エミッタを共通に接続された特性の揃ったトランジスタ
（Q3、Q4）からなる第２のトランジスタ対と、 エミッタを共通に接続された特性の揃ったトランジスタ
（Q5、Q6）とカレント・ミラーを含む出力回路手段とを
含み、 該第２対のトランジスタ（Q3、Q4）の共通エミッタを絶
対温度比例電流（IT）源に、コレクタを第１のトランジ
スタ対（Q1、Q2）のベースにそれぞれ接続して、該第２
のトランジスタ対のそれぞれを経由して、前記一対の抵
抗器（R1、R2）のそれぞれに、前記絶対温度比例電流（I
T）を分割して流すことによって、この分割比（Ｘ）を
前記入力電流の比の対数値〔In(I1/I2)〕に比例して絶
対温度に影響される係数を相殺されたものとし、前記そ
れぞれの抵抗器（R1、R2）に流し、 前記出力回路手段が、前記第２のトランジスタ対に結合
されて、カレント・ミラー回路によって、前記分割比
（Ｘ）に比例する出力信号を生成することを特徴とす
る、平衡型温度補償対数比回路。12. A balanced logarithmic circuit for producing a signal proportional to the logarithmic value of an input signal and free of a temperature-influenced coefficient, said circuit having emitters commonly connected and collectors having an input current (I). 1 , I
2 ) A first transistor consisting of transistors (Q 2 , Q 1 ) with uniform characteristics connected to the first and second input terminals into which the current flows.
A pair of transistors, an amplifier having an input connected to one of the input terminals (10) and an output connected to the common emitter of the transistors (Q 1 , Q 2 ), each having one end at the first The emitters are commonly connected to a pair of resistors (R 1 , R 2 ) connected to the bases of the pair of transistors (Q 1 , Q 2 ) and the other ends commonly connected to the reference potential. A second transistor pair consisting of transistors (Q 3 , Q 4 ) with uniform characteristics, a transistor (Q 5 , Q 6 ) with uniform characteristics with emitters connected in common, and an output circuit means including a current mirror wherein the door, respectively the common emitters of the second pair of transistors (Q 3, Q 4) to the PTAT current (I T) source, the base of the collector the first transistor pair (Q 1, Q 2) Connect and the second
Through each of the pair of transistors to each of the pair of resistors (R 1 , R 2 ) to the absolute temperature proportional current (I
By dividing T ) and flowing it, the division ratio (X) is offset by the coefficient affected by the absolute temperature in proportion to the logarithmic value [I n (I 1 / I 2 )] of the ratio of the input current. And each of the resistors (R 1 , R 2 ) is connected to the second transistor pair, the output circuit means is proportional to the division ratio (X) by a current mirror circuit. A balanced temperature-compensated logarithmic ratio circuit, characterized in that it produces an output signal that
いて、前記出力手段が、前記第２の対と特性の揃ってい
る第３の対のトランジスタ（Q5、Q6）を備え、 該第３の対のエミッタが一緒に定電流（IR）源に接続さ
れ、 該第３の対の１つのトランジスタ（Q5）が該第２の対の
１つのトランジスタ（Q4）に結合されて該定流源からの
電流（IR）を前記分割比（Ｘ）で該第３のトランジスタ
（Q5、Q6）のそれぞれに分割して流し、 前記出力手段が前記第３の対のトランジスタの１つ
（Q6）を流れる電流（XIR）に比例する出力を生じる手
段を含んでいることを特徴とする回路。13. The circuit according to claim 12, wherein the output means includes a third pair of transistors (Q 5 , Q 6 ) having the same characteristics as the second pair, The emitters of the third pair are connected together to a constant current (I R ) source, and one transistor (Q 5 ) of the third pair is coupled to one transistor (Q 4 ) of the second pair. Then, the current (I R ) from the constant current source is divided by the division ratio (X) to flow into each of the third transistors (Q 5 , Q 6 ), and the output means outputs the third pair. Circuit comprising a means for producing an output proportional to the current (XI R ) flowing through one of the transistors (Q 6 ) of the.
に接続されるカレント・ミラーを含み、 前記出力手段が該第３の対のトランジスタの１つ（Q6）
のコレクタに接続されていることを特徴とする、特許請
求の範囲第13項に記載の回路。14. A current mirror connected to the collector of said third pair of transistors, said output means being one of said third pair of transistors (Q 6 ).
14. A circuit according to claim 13, characterized in that it is connected to the collector of the.
いて、該回路が第１のトランジスタ対（Q1、Q2）におけ
る有限なベータの影響を回避する手段として、 コレクタが夫々、前記第１の対のトランジスタ（Q1、
Q2）のそれぞれのベースに接続され、且つ他方のトラン
ジスタのベースに接続されている、第４のエミッタ結合
トランジスタ対（Q12、Q13）と、コレクタを前記第１の
対のトランジスタ（Q1、Q2）の共通エミッタに接続さ
れ、ベースを前記第４の対の両方のトランジスタ（Q12、
Q13）のエミッタに接続された追加のトランジスタ
（Q14）とを含むこととを特徴とする、回路。15. A circuit according to claim 12, wherein said circuit comprises means for avoiding the influence of a finite beta in the first transistor pair (Q 1 , Q 2 ), wherein the collector is said The first pair of transistors (Q 1 ,
A second emitter-coupled transistor pair (Q 12 , Q 13 ) connected to the respective bases of Q 2 ) and to the bases of the other transistors, and a collector connected to the first pair of transistors (Q 1 , Q 2 ) connected to the common emitter of the bases of both transistors of the fourth pair (Q 12 ,
A circuit comprising an additional transistor (Q 14 ) connected to the emitter of Q 13 ).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45524083A | 1983-01-03 | 1983-01-03 | |
| US455240 | 1995-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59136871A JPS59136871A (en) | 1984-08-06 |
| JPH0670799B2 true JPH0670799B2 (en) | 1994-09-07 |
Family
ID=23808001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24502083A Expired - Lifetime JPH0670799B2 (en) | 1983-01-03 | 1983-12-27 | Temperature compensation logarithmic circuit |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0670799B2 (en) |
| CA (1) | CA1203628A (en) |
| DE (1) | DE3347683A1 (en) |
| FR (1) | FR2542891A1 (en) |
| GB (1) | GB2133597B (en) |
| NL (1) | NL8400018A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684898A (en) * | 1985-05-15 | 1987-08-04 | Signetics Corporation | Temperature and process variation compensation for a delta demodulation decoder |
| IT1221800B (en) * | 1988-05-04 | 1990-07-12 | Parking Group Spa | SYSTEM FOR PARKING CARS ON MULTIPLE LEVELS |
| JPH0671185B2 (en) * | 1988-07-20 | 1994-09-07 | 三洋電機株式会社 | Logarithmic amplifier circuit |
| US5200655A (en) * | 1991-06-03 | 1993-04-06 | Motorola, Inc. | Temperature-independent exponential converter |
| GB9313840D0 (en) * | 1993-07-05 | 1993-08-25 | Philips Electronics Uk Ltd | Cascaded amplifier |
| CN1048192C (en) * | 1995-03-16 | 2000-01-12 | 中国石化齐鲁石油化工公司 | Catalyst for recovering TiO2 base sulfur and preparing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790819A (en) * | 1972-03-17 | 1974-02-05 | Perkin Elmer Corp | Log amplifier apparatus |
| US3935478A (en) * | 1973-08-10 | 1976-01-27 | Sony Corporation | Non-linear amplifier |
| GB1583993A (en) * | 1977-05-16 | 1981-02-04 | Matsushita Electric Ind Co Ltd | Signal processing circuits |
-
1983
- 1983-12-09 CA CA000443011A patent/CA1203628A/en not_active Expired
- 1983-12-16 GB GB08333543A patent/GB2133597B/en not_active Expired
- 1983-12-27 JP JP24502083A patent/JPH0670799B2/en not_active Expired - Lifetime
- 1983-12-31 DE DE19833347683 patent/DE3347683A1/en not_active Withdrawn
-
1984
- 1984-01-03 FR FR8400046A patent/FR2542891A1/en not_active Withdrawn
- 1984-01-03 NL NL8400018A patent/NL8400018A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2542891A1 (en) | 1984-09-21 |
| GB2133597B (en) | 1987-02-18 |
| JPS59136871A (en) | 1984-08-06 |
| GB2133597A (en) | 1984-07-25 |
| CA1203628A (en) | 1986-04-22 |
| NL8400018A (en) | 1984-08-01 |
| DE3347683A1 (en) | 1984-07-05 |
| GB8333543D0 (en) | 1984-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604532A (en) | Temperature compensated logarithmic circuit | |
| US5774013A (en) | Dual source for constant and PTAT current | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| GB2148062A (en) | Signal rectifier | |
| JPH07113864B2 (en) | Current source device | |
| JPH0670799B2 (en) | Temperature compensation logarithmic circuit | |
| US4724397A (en) | Trimmable differential amplifier having a zero temperature coefficient offset voltage and method | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| EP0061705B1 (en) | Low-value current source circuit | |
| US4025842A (en) | Current divider provided temperature-dependent bias potential from current regulator | |
| JP3272749B2 (en) | A current source whose output current has a predetermined ratio to input current | |
| US4322691A (en) | Circuitry for generating electric signals with proportional, opposite-sense rates of change | |
| JP2734609B2 (en) | Micro current source | |
| JP3129071B2 (en) | Voltage controlled amplifier | |
| JP2588164B2 (en) | Inverting amplifier | |
| JPS59815Y2 (en) | Voltage/current conversion circuit | |
| JPH0330828B2 (en) | ||
| JP2609749B2 (en) | Current supply circuit | |
| JPS6223164Y2 (en) | ||
| JP3258202B2 (en) | Differential circuit | |
| JPS63236178A (en) | Multiplying circuit | |
| SU1739475A1 (en) | Power amplifier | |
| JPS6360330B2 (en) | ||
| JPH0254965B2 (en) | ||
| JPH03179514A (en) | Constant voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |