JPH03192447A - 可変長データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、デリミタコード等の区切データで区切られ
た可変長データを処理する処理装置に関する９ ［発明の概要］ この発明は、可変長データをメモリに転送して書込みを
行う過程で、この順次更新される書込アドレスが保護エ
リアの先頭アドレスに達したか否かを検出する回路を設
け、書込アドレスが保護エリアの先頭アドレスに達しな
ことが検出された時点で可変長データの転送、すなわち
書込みを中止することにより、書込みのための可変長デ
ータ転送処理と保護エリアに対する書込みの回避処理と
を同時並行的に行い、保護エリアのデータを破壊するこ
となく迅速に可変長データを書込めるようにしたもので
ある。

［従来の技術］ オフィスコンピュータ等において、所望のデータブロッ
クをＲＡＭ内の任意に選択した書込開始アドレス位置か
ら書込むような場合、オーバライドによるデータ破壊を
回避すべき管理データ等がＲＡＭに記憶されているとき
は、そのデータの格納エリアを保護エリアとして指定し
、その保護エリアへの書込みを禁止すべく、上記書込■
始アドレスと保護エリアとの間に、書込対象のデータブ
ロックの全てを書込めるかどうかをチエツクする必要が
ある。

このチエツクは、書込対象のデータブロックが固定長デ
ータで構成されているときは、ブロック内のレコード数
とルコード長とから書込みに必要な占有エリア址を求め
ることによって、比較的簡単に行うことができた。

しかし、書込対象のデータブロックが可変長データで構
成されているときは、実際にブロックのデータを読出し
てみないと書込みに必要な占有エリア量が分からなかっ
な。

［発明が解決しようとする課題］ このため、可変長データで構成されたデータブロックを
メモリに書込む場合は長時間を要していた。

これは、保護エリアに対する書込みを回避するための処
理を、実際に書込みを行う際の可変長データの転送とは
りｉ離して実行していることに起因するものと考えられ
る。

してみれば、書込みを行う際の可変長データの転送段階
で保護エリアに対する書込みの回避処理を行えれば、例
え可変長データであっても書込処理を迅速に行えること
は明らかである。

この発明の課題は、書込みのための可変長データ転送処
理と保護エリアに対する書込みの回避処理とを、同時並
行的に行うことができるようにすることである。

［課題を解決するための手段］ この発明の手段は次の通りである。

この可変長データ処理装置は、所定の区切コードで区切
られてなる可変長データをメモリＡ（第１図の機能ブロ
ック図を参照、以下同じ）に転送する機能を有しており
、第１のレジスタＢ、第２のレジスタＣ１転送Ｍ御回Ｉ
８Ｄを有している。

第１のレジスタＢは、メモリＡに対する書込アドレスを
記憶する。

第２のレジスタＣは、メモリＡ上の保護エリアの先頭ア
ドレスを記憶する。

転送制御回＃ＩＤは、第１のレジスタＢ内の書込アドレ
スを順次更新してメモリＡ上の対応位置に可変長データ
を順次転送するものであって、第１の検出回路ＤＩ、第
２の検出回路Ｄ２を備えている。

第１の検出回路Ｄ１は、順次転送されるデータの中から
予め設定された区切コードを検出する。

第２の検出回路Ｄ２は、第１のレジスタＢ内の順次更新
される書込アドレスと第２のレジスタＣに記憶された上
記先頭アドレスとの一致を検出する。

そして、転送ル制御回路りは、第１の検出回路Ｄ１によ
り区切コードが検出されたときは、メモリＡへのデータ
転送を終了し、第２の検出回路Ｄ２により一致が検出さ
れたときは、メモリＡへのデータ転送を中止する９ ［作　用］ この発明の手段の作用は次の通りである。

今、メモリＡ上の保護エリアは８０００番地以降である
ため、第２のレジスタＣには８０００番地が記憶され、
メモリＡの５０００番地〜５８００番地に展開されてい
る可変長レコードからなるファイルをメモリＡの７００
０番地以降にコピーすべく指示したものとする。

この場合、第１のレジスタＢには、例えばメモリＡに対
する書込アドレスの初期値として、７０００番地がセッ
トされる。また、所定の区切コードとしては、ファイル
エンドコードが設定される９そして、転送制御回路りは
、第１のレジスタＢ内の書込アドレスの初期値”　７０
００番地°°を順次更新して、メモリＡの５０００番地
〜５８００番地に展開された上記ファイルを順次転送し
ていく。この際、転送制御回路り内の第１の検出回路Ｄ
１は、順次転送されるデータの中から予め設定されたフ
ァイルエンドコードを検出すべく動作し、第２の検出回
路Ｄ２は、第１のレジスタＢ内の順次更新される書込ア
ドレスと第２のレジスタＣに記憶された保護エリアの先
頭アドレス°’ｓｏｏ。

番地”との一致を検出すべく比較等を行うが、この例で
は、第１の検出回路Ｄ１によるファイルエンドコードの
検出の方が、第２の検出回路Ｄ２による保護エリアの先
頭アドレス°゛８０００番地”と書込アドレスとの一致
検出よりも早いタイミングで行われるので、転送制御回
路りは、ファイルエンドコードが検出された段階でメモ
リＡへのデータ転送を終了する。すなわち、この例では
、保護エリアより前のエリアに全てをコピーできるので
、転送制御回路りは、所望のコピーが完了した時点でデ
ータ転送を終了する。

別の例で、３２００番地〜４５００番地に展開されてい
る可変長レコードからなるファイルをメモリＡの７００
０番地以降にコピーすべく指示し、保護エリアが８００
０番地以降であるときには、第２の検出回路Ｄ２による
保護エリアの先頭アドレス゛’８０００番地”と書込ア
ドレスとの一致検出の方が、第１の検出回路Ｄ１による
ファイルエンドコードの検出よりも早いタイミングで行
われるので、転送制御回路りは、例えファイルエンドコ
ードが検出される前であっても、上記一致検出が行われ
た時点、すなわち、保護エリアの手前までコピーのため
の書込みを行い、保護エリアに書込みが行われる直前に
データ転送を終了する。

従って、書込みのための可変長データ転送処理と保護工
リアに対する書込みの回避処理とを、同時並行的に行う
ことができる。

［実施例１ 以下、実施例を第２図ないし第４図を参照しながら説明
する。

第２図は、可変長データ処理装置の概略ブロック構成図
である。

この可変長データ処理装置は、ＲＡＭ　１　、アドレス
発生回路２、禁止アドレス・レジスタＲ１、命令コード
・レジスタＲ２、デリミタ種・レジスタＲ３、命令デコ
ーダＤＥＣ、リード・バッファＢｕ、デリミタ検出回路
３、アドレス比較回Ｒ４、及び制御回路５を有しており
、可変長データ形式でＲＡＭ１上で各稽のデータ処理業
務を行うものである。

各可変長データは、データの区切りを示すデリミタコー
ドにより区切られている。このデリミタコードの穐類と
しては、例えばレコードスタートコード°゛（”、ワー
ドエンドコード°゛２　　、ファイルエンドコード゛２
”等が有る。

ＲＡＭ１には、任意に書替えても良い一般的な可変長デ
ータの他に、管理データ等、書替えを禁止すべきデータ
も格納され、この書替禁止対象のデータが格納されたエ
リアは、図中ハツチングで示した保護エリアＰＥとして
、別の新たなデータの書込みが禁止される。この書込み
禁止の判断は、ＲＡＭ１に対する書込みのために可変長
データが転送されている最中に行われる。

アドレス発生回路２は、ＲＡＭ１に展開されたファイル
の可変長レコードデータ等をアクセスすべく、アクセス
アドレス（リードアドレス、ライトアドレス）を発生す
る。すなわち、リードアドレス・レジスタＲＡ、及びラ
イトアドレス・レジスタＷＡを有しており、このリード
アドレス・レジスタＲＡには、図示省略しなＣＰＵの制
御の下に、ＲＡＭ１上のリードブロックの先頭アドレス
が初期設定され、ライトアドレス・レジスタＷＡには、
ＲＡＭＩに対する先頭のライトアドレスが初期設定され
る。そして、アドレス発生回路２は、これら各アドレス
を、交互に順次°“１”ずつインクリメントする。これ
らアクセスアドレスは、アドレスバスＡＢを介してＲＡ
Ｍ１等に出力され、そのリードアドレスに対応する位置
のデータは、データバスＤＢを介して一旦リード・バッ
ファＢＵに読出され、デリミタ検出回路３に出力される
と共に、ＲＡＭ１上のライトアドレスの位置に書込まれ
る。

禁止アドレス・レジスタＲ１には、ＲＡＭＩ上の保護エ
リアＰＥの先頭アドレスがセットされ、また、命令コー
ド・レジスタＲ２には命令コードがセットされ、デリミ
タ拙・レジスタＲ３には、データ転送対象のブロックの
最後のデータを指定すべく、ブロックの最後に位置する
デリミタコードがセットされる。

デリミタ検出回路３は、リード・バッファＢｕに格納さ
れたデータの中から、デリミタ種・レジスタＲ３にセッ
トされたものと同一のデリミタコードを検出し、検出信
号を制御回路５に出力する。

アドレス比較回路４は、禁止アドレス・レジスタＲ１に
セットされた上記保護エリアＰＥの先頭アドレスと、ア
ドレス発生回路２にて発生されたＲＡＭ１に対するライ
トアドレスとを比較し、致しなときは、一致信号をリー
ドバ・ソファＢ　ｕ、及び制御回路５に出力する。なお
、リードバツアＢｕとＲＡＭ１との間には、リードバツ
アＢｕ内のデータをＲＡＭ１に書込むための帰還用のバ
スが設けられ、このバスは、リードバツアＢｕに設けら
れたゲートにより開■される。

制御回路５は、命令デコーダＤＥＣによりデコードされ
た命令コード・レジスタＲ２内の命令コードに基づいて
、データ転送処理等の制御を行う。

すなわち、例えば、上記命令コードがコピー命令である
場合には、アドレス発生回路２に対して、アドレス発生
の開始を指示すると共に、デリミタ検出回路３からの検
出信号、又はアドレス比較回路４からの一致信号に基づ
いてアドレス発生の終了を指令する。

次に第３図及び第４図を参照しながら実施例の動作を具
体的に説明する。

今、ＲＡＭ１上の５０番地〜８８番地の可変長データを
、ＲＡＭ１の２００番地以降にコピーすべく指示したと
する（第３図（ａ）参照）。

この場合、リードアドレス・レジスタＲＡ、ライトアド
レス・レジスタＷＡには、各々、リードアドレスの初期
値゛°５０”、ライトアドレスの初期値”　２００°°
がセ・ソトされ、命令コード・レジスタＲ２、デリミタ
種・レジスタＲ３には、各々、コピー命令コード、ファ
イルエンドコードがセットされる。

そして、命令コード・レジスタＲ２内の命令コードがデ
コーダＤＥＣによりデコードされると、制御回路５は、
アドレス発生回路２に対して、アドレス発生開始を指令
する。

この指令を受けると、アドレス発生回路２は、まず、リ
ードアドレス・レジスタＲ１内のリードアドレスの初期
値“５０°′をアドレスバスＡＢに送出する（第４図（
ａ）■参照）、すると、５０番地に格納されていたデー
タは、リードバッファＢｕに読出され、デリミタ検出回
路３により、デリミタ種・レジスタＲ３内のファイルエ
ンドコードと比較される。この場合は、第４図（ａ）■
に示したように、リードバッファＢｕに読出されたデー
タは、レコードスタートコード゛（”であるので、検出
信号は、制御回路５に出力されたい。

従って、制御回路５からのアドレス発生の終了信号が入
力されたいので、アドレス発生回路２は、次に、ライト
アドレス・レジスタＲ１内のライトアドレスの初期値”
　２００”をアドレスバスＡＢに送出する（第４図（ａ
）■参照）。このライトアドレス“２００　”は、アド
レス比較回路４により、禁止アドレス・レジスタＲ１内
の保護エリアＰＥ゛の先頭アドレス°°２９０”と比較
されるが、この場合は一致しないので、一致信号はリー
ドバッファＢｕ、制御回路５に出力されず、リードバッ
ファＢｕに読出されたレコードスタートコード“（”は
、２００番地に書込まれる。

次に、アドレス発生回路２は、デリミタ検出回路３によ
るファイルエンドコードの検出、或いはアドレス比較回
路によるライトアドレスと保護工リアＰＥの先頭アドレ
スとの一致検出が行われるまでの間は、リードアドレス
・レジスタＲＡ内のリードアドレス°“５０′°をプラ
ス１してアドレスバスＡＢに出力し、ライトアドレスＷ
Ａ内のライトアドレス゛°２００”をプラス１してアド
レスバスＡＢに出力する（第４図（ａ＞■、■参照）と
いったように、リードアドレス・レジスタＲＡ内のリー
ドアドレス、ライトアドレスＷＡ内のライトアドレスを
交互にプラス１しながら出力する。

そして、第４図（ａ）■に示したように、リードアドレ
ス“８８°°対応のファイルエンドコード゛／゛が読出
されたときは、このコードがデリミタ検出回路３により
検出され、検出信号が制御回路５に出力される。すると
、制御回路５は、この検出信号に対応する終了指令信号
をアドレス発生回路２に出力する。アドレス発生回路２
は、この終了指令信号に基づいて、次のライトアドレス
”　２３８°′を発生しな後〈第４図（ａ）■参照）、
アクセスアドレスの発生を終了する。従って、リードバ
ッファＢｕに読出されたファイルエンドコード“°２”
がライトアドレス“２３８”に書込まれることにより、
コピー処理が終了する。すなわち、第３図（ａ）に示し
たように、ファイルエンドコード“７”に基づいてデー
タ転送が終了したことは、保護エリアＰＥより前のエリ
アに、所望のデータの全てが転送されたことを意味する
。

次に、第３図（ｂ）に示したように、ＲＡＭ　ｌ上の５
０番地〜１０８番地の可変長データを、ＲＡＭＩの２５
０番地以降にコピーすべく指示した場合の例を説明する
。

この場合も、上記の場合と同様に、デリミタ検出回路３
によるファイルエンドコードの検出、或いはアドレス比
較回路によるライトアドレスと保護エリアＰＥの先頭ア
ドレスとの一致検出が行われるまでの間、アドレス発生
回路２により、リードアドレス・レジスタＲＡ内のリー
ドアドレスの初期値°°５０”、ライトアドレス　レジ
スタＷＡ内のライトアドレスの初期値“２５０”が、順
次、交互にプラス１されることにより、コピーのための
データ転送が行られる。

そして、リードアドレス“９９゛のデータがリードバッ
ファＢｕに読出され、次のライトアドレス゛’　２９９
　”が出力されたときは、このライトアドレスと禁止ア
ドレスレジスタＲ１内のアドレスとの一致が、アドレス
比較口Ｎ４により検出され（第４図（ｂ）■、■参照）
、一致信号がリードバツアＢｕ、および制御回路５に出
力される。

この一致信号が入力されたときは、リードバツアＢｕの
ＲＡＭ１への４ｉ還用のゲートは閉じられ、リードバツ
アＢｕに読出されたデータは、例え、ライトアドレス゛
°２９９”が出力されていたとしても、当該アドレスに
書込まれることはない。すなわち、保護エリアＰＥの先
頭アドレスにデータが書込まれることはない。

また、上記一致信号が入力されたときは、制御回路５は
、この一致信号に対応する終了指令信号をアドレス発生
回路２に出力する。アドレス発生回路２は、この終了指
令信号に基づいて、直ちに、アクセスアドレスの発生を
終了する。すなわち、保護エリアＰＥの直前までデータ
転送が行われなときは、その段階でデータ転送が中止さ
れ、保護エリアＰＥ内のデータが保護される。また、こ
のデータ保護、換言すれば、保護エリアへのデータ書込
みの回避判断は、データ書込みのためのデータ転送を行
っている過程で、同時並行的に行われる。

なお、ＲＡＭＩ上で可変長データをコピーする場合に限
定されず、他のメモリ等からの可変長データをＲＡＭ１
に転送する場合にも適用可能である。

［発明の効果］ この発明によれば、書込みのための可変長データ転送処
理と保護エリアに対する書込みの回避処理とを、同時並
行的に行うことができ、当該回避処理を行うための前処
理を行う必要がなくなるので、保護エリアのデータを破
壊することなく迅速に可変長データを書込めるようにな
る。

【図面の簡単な説明】

第１図は本発明のブロック図、第２図は実施例のブロッ
ク構成図、第３図はデータ転送の例を示す図、第４図は
第３図の例における動作を示すタイムチャートである。 １−・・ＲＡＭ、２・・・アドレス発生回路、３・・・
デリミタ検出回路、４・・・アドレス比較回路、５・・
・制御回路、ＷＡ−・・ライトアドレス・レジスタ、Ｒ
１・・・禁止アドレス・レジスタ。

Claims (1)

1. 【特許請求の範囲】 所定の区切コードで区切られてなる可変長データをメモ
   リに転送する可変長データ処理装置において、 上記メモリに対する書込アドレスを記憶する第１のレジ
   スタと、 上記メモリ上の保護エリアの先頭アドレスを記憶する第
   ２のレジスタと、 上記第１のレジスタ内の書込アドレスを順次更新して上
   記メモリ上の対応位置に可変長データを順次転送する転
   送制御回路とを有し、 上記転送制御回路は、順次転送されるデータの中から予
   め設定された区切コードを検出する第１の検出回路と、
   上記第１のレジスタ内の順次更新される書込アドレスと
   上記第２のレジスタに記憶された上記先頭アドレスとの
   一致を検出する第２の検出回路とを備え、上記第１の検
   出回路により区切コードが検出されたときは、上記メモ
   リへのデータ転送を終了し、上記第２の検出回路により
   一致が検出されたときは、上記メモリへのデータ転送を
   中止することを特徴とする可変長データ処理装置。