JPH03192390A - Microcomputer for liquid crystal display - Google Patents

Microcomputer for liquid crystal display

Info

Publication number
JPH03192390A
JPH03192390A JP1334206A JP33420689A JPH03192390A JP H03192390 A JPH03192390 A JP H03192390A JP 1334206 A JP1334206 A JP 1334206A JP 33420689 A JP33420689 A JP 33420689A JP H03192390 A JPH03192390 A JP H03192390A
Authority
JP
Japan
Prior art keywords
liquid crystal
bus
strobe
crystal display
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1334206A
Other languages
Japanese (ja)
Inventor
Tadao Nakamura
中村 唯男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1334206A priority Critical patent/JPH03192390A/en
Publication of JPH03192390A publication Critical patent/JPH03192390A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE:To change the display pattern of a liquid crystal display part without changing wiring between the liquid crystal display part and a chip by providing a switch circuit which makes selective connections between a segment bus and a holding circuit, and a strobe bus and the holding circuit. CONSTITUTION:A segment decoder 1 decodes four-bit segment data D00, D01, D02, and D03 showing the display contents to an LCD to select specific buses among seven segment buses seg1-seg7. A strobe decoder 2 decodes four-bit strobe data D10, D11, D12 and D13 which enable a display of respective digits of the LCD and selects one specific bus among four strobe buses stb1-stb4. An EPROM 6 performs ON/OFF control over transfer gates 4 and 5 with control data which are written previously according to the display data of the LCD. Consequently, L and C terminals of respective latch circuits 3-1-3-4 are connected selectively to one specific segment bus and strobe bus.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、液晶表示用マイクロコンピュータに関するも
のである。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a microcomputer for liquid crystal display.

(ロ)従来の技術 一般に、LCD(液晶表示部)を駆動する液晶表示用マ
イクロコンピュータは、LCDへの表示内容を示すセグ
メントデータをデコードすることによって、所定のセグ
メントバスを選択するセグメントデコーダ、LCDへの
表示を可能とするストローブデータをデコードすること
によって、所定のストローブバスを選択するストローブ
デコーダ、LCDの所定位置に所定表示を所定タイミン
グで行うためのデータをラッチする複数のラッチ回路を
備えており、セグメントデコーダ及びストローブデコー
ダと複数のラッチ回路との間は、所定の1本のセグメン
トバス及び所定の1本のストローブバスが所定の1個の
ラッチ回路の入力と接続される様に、P L A (p
rogrammable logic array)で
構成されている。ここで、前記PLAは、数枚のマスク
(メタル、コンタクト等)で決定したデータを基に接続
点を決定することによって、作成されていた。
(b) Prior art In general, a liquid crystal display microcomputer that drives an LCD (liquid crystal display section) uses a segment decoder that selects a predetermined segment bus by decoding segment data that indicates the content to be displayed on the LCD. A strobe decoder that selects a predetermined strobe bus by decoding strobe data that enables display on the LCD, and a plurality of latch circuits that latch data for displaying a predetermined display at a predetermined position on the LCD at a predetermined timing. In addition, between the segment decoder and strobe decoder and the plurality of latch circuits, P is connected so that one predetermined segment bus and one predetermined strobe bus are connected to the input of one predetermined latch circuit. L A (p
It consists of a programmable logic array). Here, the PLA was created by determining connection points based on data determined using several masks (metal, contact, etc.).

(ハ)発明が解決しようとする課題 しかしながら、前記従来の技術において、前=己PLA
がマスクで作成される為、プログラム開発用の評価チッ
プには前記PLAを内蔵できず、評価チップ外部に前記
PLAを設けなければならなかった。また、LCDの表
示パターンを変更したい場合、LCDとチップとの間の
配線を変更するか、或は、新たなマスクを作成しなけれ
ばならない為、配線ミスを生じたり、マスク変更コスト
を無視できず、これより、LCDの表示パターンの変更
への対応が困難となる問題点があった。
(c) Problems to be solved by the invention However, in the above-mentioned conventional technology, the previous = own PLA
Since the PLA is created using a mask, the PLA cannot be built into an evaluation chip for program development, and the PLA must be provided outside the evaluation chip. Additionally, if you want to change the LCD display pattern, you must change the wiring between the LCD and the chip or create a new mask, which can lead to wiring errors and ignore mask change costs. First, there is a problem in that it is difficult to respond to changes in the display pattern of the LCD.

(ニ)課題を解決するための手段 本発明は、前記問題点を解決する為になされたものであ
り、液晶表示部への表示内容を示すセグメントデータを
デコードすることによって、所定のセグメントバスを選
択するセグメントデコーダと、前記液晶表示部への表示
を可能とするストローブデータをデコードすることによ
って、所定のストローブバスを選択するストローブデコ
ーダと、所定の1本のストローブバスの転送信号に同期
して、所定の1本のセグメントバスの転送信号を保持す
る複数の保持回路と、前記保持回路の保持出力に基づい
て、前記液晶表示部を駆動する液晶駆動回路とを備えた
液晶表示用マイクロコンピュータにおいて、前記セグメ
ントバスと前記複数の保持回路との間、且つ、前記スト
ローブバスと前記複数の保持回路との間を選択的に接続
する複数のスイッチ回路と、前記液晶表示部の表示パタ
ーンに応じた、前記複数のスイッチ回路を接続状態又は
非接続状態とするための制御データが記憶されたメモリ
と、を備えたことを特徴とする。
(d) Means for Solving the Problems The present invention was made to solve the above-mentioned problems, and it is possible to control a predetermined segment bus by decoding segment data indicating the display contents on the liquid crystal display section. A segment decoder to select, a strobe decoder to select a predetermined strobe bus by decoding strobe data that can be displayed on the liquid crystal display section, and a strobe decoder to select a predetermined strobe bus in synchronization with the transfer signal of one predetermined strobe bus. , a liquid crystal display microcomputer comprising a plurality of holding circuits that hold transfer signals of one predetermined segment bus, and a liquid crystal drive circuit that drives the liquid crystal display section based on the holding output of the holding circuit. , a plurality of switch circuits that selectively connect between the segment bus and the plurality of holding circuits and between the strobe bus and the plurality of holding circuits, and a plurality of switch circuits that selectively connect between the segment bus and the plurality of holding circuits, and a plurality of switch circuits that selectively connect the segment bus and the plurality of holding circuits, and , and a memory storing control data for connecting or disconnecting the plurality of switch circuits.

(ホ)作用 本発明によれば、セグメントバスと複数の保持回路との
間且つストローブバスと複数の保持回路との間を選択的
に接続する複数のスイッチ回路を、液晶表示部の表示パ
ターンに応じたメモリの読み出し出力によって、接続状
態または非接続状態とできる。
(E) Function According to the present invention, a plurality of switch circuits that selectively connect between a segment bus and a plurality of holding circuits and between a strobe bus and a plurality of holding circuits are arranged in a display pattern of a liquid crystal display section. Depending on the readout output of the memory, it can be placed in a connected or disconnected state.

(へ)実施例 本発明の詳細を図面に従って具体的に説明する。(f) Example The details of the present invention will be specifically explained with reference to the drawings.

図面は、本発明の一実施例を示す回路図である。The drawing is a circuit diagram showing one embodiment of the present invention.

図面において、駆動されるLCD(図示せず)は、例え
ば4桁の8の主表示とし、各桁の8の主表示は7セグメ
ントで形成されているものとする。セグメントデコーダ
(1)は、前記LCDへの表示内容を示す4ビツトのセ
グメントデータD0゜、  Dlml  Dlml D
lllをデコードし、7本のセグメントバスsegl〜
seg7の中の所定バスを選択する。ストローブデコー
ダ(2)は、前記LCDの各桁への表示を可能とする4
ビツトのストローブデータD、。? DIle Dlm
l Dllをデコードし、4本のストローブバス5tb
l−stb4の中の1本の所定バスを選択する。ラッチ
回路(3−1)〜(3−4)は、前記LCDの所定位置
に所定表示を所定タイミングで行うためのものである。
In the drawings, it is assumed that the driven LCD (not shown) has, for example, a four-digit 8 main display, and each digit 8 main display is formed by seven segments. The segment decoder (1) generates 4-bit segment data D0°, Dlml Dlml D, indicating the content to be displayed on the LCD.
Decode llll and decode 7 segment buses segl~
Select a predetermined bus in seg7. A strobe decoder (2) enables display on each digit of the LCD.
Bit strobe data D. ? DIle Dlm
l Decode Dll, 4 strobe buses 5tb
One predetermined bus from l-stb4 is selected. The latch circuits (3-1) to (3-4) are for displaying a predetermined display at a predetermined position on the LCD at a predetermined timing.

トランスファゲート(4)は、その入出力路が前記全セ
グメントバスsegl〜seg7と前記全ラッチ回路(
3−1)〜(3−4)のしくラッチ)端子とのマトリク
ス交差位置に接続される。トランスファゲート(5)は
、その入出力路が前記全ストローブノ(ス5tbl〜5
tb4と前記全ラッチ回路(3−1)〜(3−4)のC
(クロック)端子とのマトリクス交差位置に接続される
。そして、セグメントバスSegl〜seg7、ストロ
ーブバス5tbl 〜5tb4、及びトランスフアゲ−
) (4)(5)によって、PLAが構成される。EP
ROM(6)は、各素子の出力が前記トランスフアゲ−
) (4)(5)の制御入力と接続され、前記LCDの
表示パターンに基づいて予め書き込まれた制御データに
よって、前記トランスファゲート(4)(5)をオンオ
フ制御するものである。これによって、各ラッチ回路(
3−1)〜(3−4)のL端子及びC端子は、各々所定
の1本のセグメントバス及びストローブバスと選択的に
接続されることになる。例えば、EFROM(6)の制
御データによって、セグメントバスseg3とラッチ回
路(3−1)のし端子とを接続するトランスファゲート
(4)がオンし、且つ、ストローブバス5tblとラッ
チ回路(3−1)のC端子とを接続するトランスファゲ
ート(5)がオンした場合、セグメントバスseg3及
びストローブバス5tblの転送信号がラッチ回路(3
−1)のし端子及びC端子に印加されると、L端子入力
は、C端子入力のタイミングに同期してラッチされ、L
CDに表示を行うための信号としてQ(出力)端子がら
出力される。デユーティ制御回路(7)は、前記ラッチ
回路(3−1)〜(3−4)のC端子と接続され、デユ
ーティ制御信号S、に基づいて、前記LCDに表示を行
うためのデユーティ(1/1(スタティック)〜1/4
)の切り換えを行う。駆動回路(8)は、前記デユーテ
ィ制御回路(7)の出力と接続され、バイアス制御信号
S、に基づいて前記LCD表示のためのバイアスの切り
換えを行うものである。そして、該駆動回路(8)の出
力によって前記LCDが駆動され、該LCDに所定表示
がなされることになる。
The transfer gate (4) has an input/output path that connects all the segment buses segl to seg7 and all the latch circuits (
3-1) to (3-4) are connected to the matrix intersection positions with the terminals 3-1) to 3-4. The transfer gate (5) has an input/output path connected to all the strobe knobs (5tbl to 5).
tb4 and C of all the latch circuits (3-1) to (3-4)
Connected to the matrix intersection with the (clock) terminal. Then, segment buses Segl to seg7, strobe buses 5tbl to 5tb4, and transfer game
) (4) A PLA is configured by (5). EP
The ROM (6) has the output of each element connected to the transfer game.
) The transfer gates (4) and (5) are connected to the control inputs of (4) and (5), and are controlled to turn on and off according to control data written in advance based on the display pattern of the LCD. This allows each latch circuit (
The L terminals and C terminals of 3-1) to (3-4) are selectively connected to one predetermined segment bus and strobe bus, respectively. For example, the control data in the EFROM (6) turns on the transfer gate (4) that connects the segment bus seg3 and the terminal of the latch circuit (3-1), and also turns on the strobe bus 5tbl and the latch circuit (3-1). ) is turned on, the transfer signals of the segment bus seg3 and strobe bus 5tbl are transferred to the latch circuit (3).
-1) When applied to the input terminal and the C terminal, the L terminal input is latched in synchronization with the timing of the C terminal input, and the L terminal input is latched in synchronization with the timing of the C terminal input.
It is output from the Q (output) terminal as a signal for displaying on the CD. The duty control circuit (7) is connected to the C terminals of the latch circuits (3-1) to (3-4), and controls the duty (1/1/2) for displaying on the LCD based on the duty control signal S. 1 (static) ~ 1/4
). The drive circuit (8) is connected to the output of the duty control circuit (7) and switches the bias for the LCD display based on the bias control signal S. Then, the LCD is driven by the output of the drive circuit (8), and a predetermined display is displayed on the LCD.

ここで、ラッチ回路(3−1)〜(3−4)のC端子出
力が、各々LCDにおける4桁の8の字表水の所定の1
セグメントに対応するものとした場合、図示していない
が、図面の構成と同様に、4桁の8の字表水の残りの2
4セグメントに対応するラッチ回路、トランスファゲー
ト、及びEFROMが設けられているものとする。
Here, the C terminal outputs of the latch circuits (3-1) to (3-4) each correspond to a predetermined 1 of the 4-digit figure 8 surface water on the LCD.
If it corresponds to a segment, the remaining 2 of the 4-digit figure 8 surface water, although not shown, are similar to the configuration in the drawing.
It is assumed that a latch circuit, a transfer gate, and an EFROM corresponding to four segments are provided.

以上より、セグメントバスsegl−seg7とラッチ
回路のし端子との間且つストローブバス5tbl〜5t
b4とラッチ回路のC端子との間を、トランスフアゲ−
) (4)(5)によって選択的に接続する様にした為
、プログラム評価用の評価チップであっても、PLAを
内蔵でき、また、LCDの表示パターンを変更する場合
であっても、LCDとチップとの間の配線を変更するこ
となく迅速に対応可能となる。更に、液晶表示用マイク
ロコンピュータのPLAをマスクで作成する場合、本実
施例のE F ROM(6)の書き込みデータを基に作
成できる為、マスクの作成が確実且つ容易となる。
From the above, between the segment buses segl-seg7 and the latch circuit terminals and the strobe buses 5tbl to 5t.
A transfer gate is connected between b4 and the C terminal of the latch circuit.
) (4) Since the connection is made selective according to (5), even if it is an evaluation chip for program evaluation, a PLA can be built in, and even if the LCD display pattern is changed, the LCD This makes it possible to respond quickly without changing the wiring between the device and the chip. Furthermore, when creating a PLA for a liquid crystal display microcomputer using a mask, the mask can be created reliably and easily since it can be created based on the write data of the E F ROM (6) of this embodiment.

尚、本実施例のE F ROM(6)は、RAMでもよ
く、この場合、該RAMの記憶データをプログラムで書
き換えて制御することも可能である。
Note that the E F ROM (6) of this embodiment may be a RAM, and in this case, the data stored in the RAM can be rewritten and controlled by a program.

(ト)発明の効果 本発明によれば、セグメントバスと保持回路との間且つ
ストローブバスと保持回路との間を、スイッチ回路によ
って選択的に接続する様にした為、液晶表示部の表示パ
ターンを変更する場合であっでも、液晶表示部とチップ
との間の配線を変更することなく且つ新たなマスクを作
成することなく対応可能となり、また、セグメントバス
、ストローブバス、及びスイッチ回路から成るPLAを
評価用チップ等にも内蔵可能となって開発ツールを簡略
化できる等の利点が得られる。
(G) Effects of the Invention According to the present invention, since the segment bus and the holding circuit and the strobe bus and the holding circuit are selectively connected by the switch circuit, the display pattern of the liquid crystal display section Even if the PLA is changed, it can be handled without changing the wiring between the liquid crystal display section and the chip and without creating a new mask. can also be built into evaluation chips, etc., which provides advantages such as simplifying development tools.

【図面の簡単な説明】[Brief explanation of drawings]

図面は、本発明の液晶表示用マイクロコンピュータを示
す回路図である。 (1)・・・セグメントデコーダ、(2)・・・ストロ
ーブデコーダ、(3−1)〜(3−4)・・・ラッチ回
路、(4)(5)・・・トランスファゲート、(6)・
・・EFROM、(8)・・・駆動回路。
The drawing is a circuit diagram showing a microcomputer for liquid crystal display according to the present invention. (1)... Segment decoder, (2)... Strobe decoder, (3-1) to (3-4)... Latch circuit, (4) (5)... Transfer gate, (6)・
...EFROM, (8)...drive circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)液晶表示部への表示内容を示すセグメントデータ
をデコードすることによって、所定のセグメントバスを
選択するセグメントデコーダと、前記液晶表示部への表
示を可能とするストローブデータをデコードすることに
よって、所定のストローブバスを選択するストローブデ
コーダと、所定の1本のストローブバスの転送信号に同
期して、所定の1本のセグメントバスの転送信号を保持
する複数の保持回路と、前記保持回路の保持出力に基づ
いて、前記液晶表示部を駆動する液晶駆動回路とを備え
た液晶表示用マイクロコンピュータにおいて、 前記セグメントバスと前記複数の保持回路との間、且つ
、前記ストローブバスと前記複数の保持回路との間を選
択的に接続する複数のスイッチ回路と、 前記液晶表示部の表示パターンに応じた、前記複数のス
イッチ回路を接続状態又は非接続状態とするための制御
データが記憶されたメモリと、を備えたことを特徴とす
る液晶表示用マイクロコンピュータ。
(1) A segment decoder that selects a predetermined segment bus by decoding segment data indicating the content to be displayed on the liquid crystal display, and a strobe data that enables display on the liquid crystal display. a strobe decoder that selects a predetermined strobe bus; a plurality of holding circuits that hold a transfer signal of one predetermined segment bus in synchronization with a transfer signal of one predetermined strobe bus; and a holding circuit that holds the transfer signal of one predetermined segment bus. A liquid crystal display microcomputer comprising: a liquid crystal drive circuit that drives the liquid crystal display section based on an output; a plurality of switch circuits for selectively connecting the plurality of switch circuits; and a memory storing control data for connecting or disconnecting the plurality of switch circuits according to the display pattern of the liquid crystal display section. A liquid crystal display microcomputer characterized by comprising:
(2)前記スイッチ回路は、トランスファゲートである
ことを特徴とする請求項(1)記載の液晶表示用マイク
ロコンピュータ。
(2) The microcomputer for liquid crystal display according to claim (1), wherein the switch circuit is a transfer gate.
(3)前記メモリは、データの書き込みが可能な不揮発
性メモリ、又は揮発性メモリであることを特徴とする請
求項(1)記載の液晶表示用マイクロコンピュータ。
(3) The liquid crystal display microcomputer according to claim (1), wherein the memory is a nonvolatile memory or a volatile memory in which data can be written.
JP1334206A 1989-12-22 1989-12-22 Microcomputer for liquid crystal display Pending JPH03192390A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1334206A JPH03192390A (en) 1989-12-22 1989-12-22 Microcomputer for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1334206A JPH03192390A (en) 1989-12-22 1989-12-22 Microcomputer for liquid crystal display

Publications (1)

Publication Number Publication Date
JPH03192390A true JPH03192390A (en) 1991-08-22

Family

ID=18274730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1334206A Pending JPH03192390A (en) 1989-12-22 1989-12-22 Microcomputer for liquid crystal display

Country Status (1)

Country Link
JP (1) JPH03192390A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219930A (en) * 1985-07-18 1987-01-28 Sanyo Electric Co Ltd Output method for display data of microcomputer
JPS6284365A (en) * 1985-10-08 1987-04-17 Sanyo Electric Co Ltd Program developing device
JPS63219054A (en) * 1986-12-05 1988-09-12 Mitsubishi Electric Corp Microcomputer device
JPH01237869A (en) * 1988-03-18 1989-09-22 Mitsubishi Electric Corp Microcontroller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219930A (en) * 1985-07-18 1987-01-28 Sanyo Electric Co Ltd Output method for display data of microcomputer
JPS6284365A (en) * 1985-10-08 1987-04-17 Sanyo Electric Co Ltd Program developing device
JPS63219054A (en) * 1986-12-05 1988-09-12 Mitsubishi Electric Corp Microcomputer device
JPH01237869A (en) * 1988-03-18 1989-09-22 Mitsubishi Electric Corp Microcontroller

Similar Documents

Publication Publication Date Title
KR0171209B1 (en) Programmable logic device and circuit block for itself
ATE79992T1 (en) PROGRAMMABLE MACROCELL WITH EPROM OR EEPROM TRANSISTORS TO CONTROL THE ARCHITECTURE IN PROGRAMMABLE LOGIC CIRCUITS.
KR910008424A (en) Semiconductor integrated circuit device with inspection circuit
JPH03192390A (en) Microcomputer for liquid crystal display
JPH03180892A (en) Microcomputer for liquid crystal display
US4150361A (en) Drive control for drive circuit of liquid crystal display
JPH0210417A (en) Counter circuit
JPS63237464A (en) Memory circuit
JPH0416902Y2 (en)
JPH027476B2 (en)
JPS6255171B2 (en)
KR0172369B1 (en) Semiconductor memory device
US5101196A (en) Display device for microcomputer
JPS61212116A (en) Semiconductor integrated circuit
JPH0326399B2 (en)
US20030140218A1 (en) General purpose state machine
SU1606971A1 (en) Device for controlling data recall
JPH03283819A (en) Commutative logic circuit
JPS6284365A (en) Program developing device
JP3052626B2 (en) Logic integrated circuit
JP2577429B2 (en) Display control device
JPS61276200A (en) Writing system for programmable rom
JP2000112755A (en) Microcomputer
JPH10105120A (en) Semiconductor integrated circuit, semiconductor integrated circuit device, and image display device and electronic equipment using the same
JPH02130589A (en) Display device for microcomputer