JPS63219054A - Microcomputer device - Google Patents

Microcomputer device

Info

Publication number
JPS63219054A
JPS63219054A JP61290814A JP29081486A JPS63219054A JP S63219054 A JPS63219054 A JP S63219054A JP 61290814 A JP61290814 A JP 61290814A JP 29081486 A JP29081486 A JP 29081486A JP S63219054 A JPS63219054 A JP S63219054A
Authority
JP
Japan
Prior art keywords
circuit
data
prom
resistor
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61290814A
Other languages
Japanese (ja)
Inventor
Shigeaki Fujitaka
藤高 繁明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61290814A priority Critical patent/JPS63219054A/en
Publication of JPS63219054A publication Critical patent/JPS63219054A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change a state programmable by setting in an EPROM circuit control data controlling optional switching and always setting an E<2>PROM circuit in a read state besides when control data is written at the charge time of a power source. CONSTITUTION:Data on a pullup resistance is written in the E<2>PROM circuit. If the power source is charged in the titled device, a reset signal is outputted. With the reset signal, the output of an FF is set through an OR circuit in a control circuit 3, and the E<2>PROM circuit 2 comes to the read state. Since the address line of the circuit 2 is connected with the power source, the E<2> PROM circuit 2 in which data on the pullup resistance 5 is written is selected. Data is given to the pullup resistance circuit 5 through a latch circuit 4 and the presence and absence of the resistance is decided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、オプション切替えを有したマイクロコンピ
ュータ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer device having option switching.

〔従来の技術〕[Conventional technology]

従来のマイクロコンピュータ装置として、例えばマスク
切替によるプルアップ抵抗を例にとって説明する。第4
図はデプレッション打ち込みによって有無が決定される
プルアップ抵抗の回路図である。同図において10はソ
ースが電源に、ドレインとゲートが同一端子に接続され
た第1のN型MO3)ランジスタ、1)はドレインが上
記第1のN型MO3)ランジスタ10のドレインとゲー
トに接続され、ソースとゲートがグランドに接続された
第2のN型MO3)ランジスタ、12は上記第1のN型
MO3)ランジスタ10のドレインとゲート及び上記第
2のN型MO3)ランジスタ1)のドレインが接続され
た端子を入力とするインバータ、13はゲートが上記イ
ンバータ12の出力に、ソースが電源に、ドレインがマ
イクロコンピュータの端子14にそれぞれ接続された、
プルアンプ抵抗となるP型MO3)ランジスタである。
As a conventional microcomputer device, for example, a pull-up resistor using mask switching will be explained. Fourth
The figure is a circuit diagram of a pull-up resistor whose presence or absence is determined by depression implantation. In the figure, 10 is a first N-type MO3) transistor whose source is connected to the power supply and its drain and gate are connected to the same terminal, and 1) is a first N-type MO3) transistor whose drain is connected to the drain and gate of the first N-type MO3) transistor 10. 12 is the drain and gate of the first N-type MO3) transistor 10 and the drain of the second N-type MO3) transistor 1); An inverter 13 has a gate connected to the output of the inverter 12, a source connected to the power supply, and a drain connected to the terminal 14 of the microcomputer.
This is a P-type MO3) transistor that serves as a pull amplifier resistor.

次に動作について説明する。ウェハプロセスにより第1
のN型MO3)ランジスタ10にのみデプレッションが
打ち込まれたとすると、10はデプレッション型トラン
ジスタとなり、常時ON状態となる。そのためインバー
タ12の入力は″H″レベルとなり、P型MOSトラン
ジスタ13のゲートは“L”レベルとなるため13はO
N状態となりプルアンプ抵抗として動作する。
Next, the operation will be explained. 1st by wafer process
If depletion is implanted only into the N-type MO3) transistor 10, the transistor 10 becomes a depletion type transistor and is always in an ON state. Therefore, the input of the inverter 12 becomes "H" level, and the gate of the P-type MOS transistor 13 becomes "L" level, so 13 becomes O
It becomes N state and operates as a pull amplifier resistor.

また、第2のN型MO3)ランジスタ1)のみにデプレ
ッションが打ち込まれたとすると、1)はデプレッショ
ン型トランジスタとなるため、インバータ12の入力は
“L”レベルとなり、P型MOSトランジスタ13のゲ
ートは″H″レベルとなり、4はOFF状態となり、プ
ルアンプ抵抗は無いことになる。
Furthermore, if depletion is injected into only the second N-type MO3) transistor 1), then 1) becomes a depression-type transistor, so the input of the inverter 12 becomes "L" level, and the gate of the P-type MOS transistor 13 becomes It becomes "H" level, 4 becomes OFF state, and there is no pull amplifier resistor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のプルアップ抵抗回路は以上の様に構成されている
ので、プルアップ抵抗の有無はウェハプロセスにおいて
決められてしまい、製品になるとその有無の変更ができ
ないという問題点があった。
Since the conventional pull-up resistor circuit is configured as described above, the presence or absence of the pull-up resistor is determined during the wafer process, and there is a problem in that the presence or absence of the pull-up resistor cannot be changed once the product is manufactured.

この発明は上記のような問題点を解消するためになされ
たもので、ウェハプロセスに関係なく、プログラマブル
にプルアップ抵抗の有無が変更できるマイクロコンピュ
ータ装置を得る事を目的としている。
This invention was made to solve the above-mentioned problems, and aims to provide a microcomputer device that can programmably change the presence or absence of a pull-up resistor regardless of the wafer process.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るマイクロコンピュータ装置ハ、オプショ
ン切替えを制御するデータを書き込むためのE” PR
OM回路と、電源投入時においてデータの書込み時以外
は常時上記E” PROM回路を読み出し状態とする制
御回路と、上記E”PROM回路の出力をラッチする手
段とを備えたものである。
The microcomputer device according to the present invention has an E"PR for writing data for controlling option switching.
The device is equipped with an OM circuit, a control circuit that keeps the E''PROM circuit in a read state at all times except when data is written when the power is turned on, and means for latching the output of the E''PROM circuit.

〔作用〕[Effect]

この発明におけるマイクロコンピュータ装置は、E” 
PROM回路にオプション切替えを制御する制御データ
を設定し、電源投入時において上記制御データの書き込
み時以外は常時上記E”PROM回路を読み出し状態と
する構成にしたから、プルアップ抵抗の有無等のオプシ
ョン切替えをプログラマブルに決定することができる。
The microcomputer device in this invention is E”
The control data that controls option switching is set in the PROM circuit, and the E"PROM circuit is always in the read state when the power is turned on, except when writing the control data, so options such as the presence or absence of a pull-up resistor can be changed. Switching can be determined programmably.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例を示すブロック図であり、
発明の趣旨上プルアップ抵抗のデータを書き込むE” 
PROM回路について読み出し書き込みに関連する回路
のみを示した。図において1はCPUであり、各種信号
を発生する。2はプルアンプ抵抗についてのデータが格
納され、書き込み信号端子の状態により、書き込みか読
み出し状態かが決まるE” PROM回路(この例では
″Hルベルで読み出し、″L′″レベルで書き込みとす
る)であり、アドレス線は電源に接続されている。
FIG. 1 is a block diagram showing one embodiment of the present invention,
For the purpose of the invention, write the data of the pull-up resistor.
Regarding the PROM circuit, only circuits related to reading and writing are shown. In the figure, 1 is a CPU, which generates various signals. 2 is an E" PROM circuit in which data about the pull amplifier resistance is stored, and whether the write or read state is determined depending on the state of the write signal terminal (in this example, reading is performed at the "H level, and writing is performed at the "L" level). Yes, the address line is connected to the power supply.

3は上記E” PROM回路2に書き込み信号を与える
制御回路である。また4はラッチ回路であり、E” P
ROM回路2の内容を、書き込み状態以外では常時その
まま出力し、書き込み状態の時には書き変わる前のデー
タをラッチする。5はプルアップ抵抗回路であり、上記
ラッチ回路4の出力により有無が決定される。
3 is a control circuit that provides a write signal to the E"PROM circuit 2. Also, 4 is a latch circuit;
The contents of the ROM circuit 2 are always output as they are except in the writing state, and in the writing state, the data before being rewritten is latched. Reference numeral 5 denotes a pull-up resistor circuit, the presence or absence of which is determined by the output of the latch circuit 4.

第2図は上記制御回路3の内部構成を示す図であり、図
において6は上記E” PROM回路2の番地をデコー
ドするデコーダである。7は上記デコーダ6の出力によ
りスタートし、上記E2PROM−@路2の書き込み時
間を計測するタイマーである。9は上記タイマー7が計
測を終了した時に出力される信号及びリセット信号が入
力となるOR回路である。8は上記デコーダ6の出力が
リセット入力に、上記OR回路の出力がセット入力にそ
れぞれ接続され、出力が書き込み信号となるセットリセ
ットフリップフロップである。
FIG. 2 is a diagram showing the internal configuration of the control circuit 3. In the figure, 6 is a decoder for decoding the address of the E2PROM circuit 2. 7 is started by the output of the decoder 6, and the E2PROM- It is a timer that measures the writing time of @path 2. 9 is an OR circuit to which the signal output when the timer 7 finishes measuring and the reset signal are input. 8 is the reset input from which the output of the decoder 6 is input. The outputs of the OR circuits are respectively connected to set inputs, and the output is a write signal of a set/reset flip-flop.

次に動作について説明する。Next, the operation will be explained.

E” PROM回路2にはプルアップ抵抗に関するデー
タが書き込まれているとする。今、本マイクロコンピュ
ータ装置に電源が入ったとするとリセット信号が出力さ
れる(第3図参照)。上記リセット信号は例えば外付の
抵抗、コンデンサの積分回路とインバータ回路で実現で
きる。上記リセット信号によりOR回路9を通じてセッ
トリセットフリップフロップ8の出力はセットされ、E
2FROM回路は読み出し状態となる。E”PROM回
路2のアドレス線は電源に接続されているので、プルア
ップ抵抗に関するデータが書き込まれたE” FROM
回路2は選択され、ラッチ回路4を通じてプルアンプ抵
抗回路にデータを与え、プルアップ抵抗の有無を確定す
る。
Suppose that data regarding the pull-up resistor has been written in the PROM circuit 2. If the microcomputer device is now powered on, a reset signal is output (see Figure 3).The above reset signal is, for example, This can be realized with an external resistor, an integrator circuit of a capacitor, and an inverter circuit.The output of the set-reset flip-flop 8 is set through the OR circuit 9 by the above reset signal, and E
The 2FROM circuit enters the read state. Since the address line of E"PROM circuit 2 is connected to the power supply, the E"FROM in which data regarding the pull-up resistor is written is connected to the power supply.
Circuit 2 is selected and provides data to the pull-amp resistor circuit through latch circuit 4 to determine the presence or absence of the pull-up resistor.

次にE” FROM回路2にプルアンプ抵抗についての
データを書き込む動作について説明する。
Next, the operation of writing data regarding the pull amplifier resistor into the E'' FROM circuit 2 will be explained.

CPUIよりアドレス及びデータが出力され、アドレス
はデコーダ6によりデコードされセントリセットフリッ
プフロップ8をリセットし、これによりE’ FROM
回路2は書き込み状態となり書き込みが行われる。この
時、書き込み信号によりラッチ回路4はそれまでのE”
 FROM回路2の出力が保持され、書き込み中もプル
アップ抵抗回路5は以前の状態を保つ。また、デコーダ
6の出力によりタイマ7は書き込み時間を計測し終了す
るとOR回路9を通じセットリセットフリップフロップ
8はセットされ、読み出し状態に戻り、ラッチ回路はラ
ッチが解除されプルアップ抵抗回路5の状態を変える。
The address and data are output from the CPUI, the address is decoded by the decoder 6, and the center reset flip-flop 8 is reset, thereby E' FROM
The circuit 2 enters a writing state and writing is performed. At this time, the write signal causes the latch circuit 4 to
The output of the FROM circuit 2 is held, and the pull-up resistor circuit 5 maintains its previous state even during writing. Further, the timer 7 measures the write time based on the output of the decoder 6, and when the write time is completed, the set/reset flip-flop 8 is set through the OR circuit 9 and returns to the read state, and the latch circuit releases the latch and changes the state of the pull-up resistor circuit 5. change.

以上の様にE” FROM回路2にデータが書き込まれ
る事によりプログラマブルにプルアンプ抵抗の状態が決
定でき、電源を切った時もその前の状態がE” FRO
M2によって保持され、次に電源を入れた時も前の状態
となる。
As described above, by writing data to the E"FROM circuit 2, the state of the pull amplifier resistor can be determined programmably, and even when the power is turned off, the previous state remains E"FRO.
It is held by M2 and remains in the previous state the next time the power is turned on.

なお、上記実施例では制御回路をセットリセットフリッ
プフロップ8、OR回路9、デコーダ6、タイマ7から
構成した場合について示したが、その他の回路であって
もよい。
In the above embodiment, the control circuit is composed of a set/reset flip-flop 8, an OR circuit 9, a decoder 6, and a timer 7, but other circuits may be used.

また、上記実施例ではプルアンプ抵抗の場合について示
したが、従来マスク切替により行われていたものであれ
ばよく、上記の実施例と同様の効果を奏する。
Further, although the above embodiments have been described using pull amplifier resistors, any type of mask switching that has conventionally been performed may be used, and the same effects as in the above embodiments can be achieved.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によればマイクロコンピュータ
において、従来マスク切替によって行ってきたオプショ
ン切替回路をE” FROM回路にデータを書き込む事
によって状態を決めるように構成したので、プログラマ
ブルに状態を変更することが可能となるという効果があ
る。
As described above, according to the present invention, in a microcomputer, the option switching circuit, which was conventionally performed by mask switching, is configured to determine the state by writing data to the E"FROM circuit, so the state can be changed programmably. This has the effect of making it possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるマイクロコンピュー
タ装置を示すブロック図、第2図は第1図における制御
回路の内部構成を示すブロック図、第3図は電源電圧と
リセット信号の関係を示す波形図、第4図は従来のプル
アップ抵抗回路を示す図である。 2はE2PROM回路、4はラッチ回路、3は制御回路
、6はデコーダ、7はタイマ、8はセットリセットフリ
ップフロップ、9はOR回路。
Fig. 1 is a block diagram showing a microcomputer device according to an embodiment of the present invention, Fig. 2 is a block diagram showing the internal configuration of the control circuit in Fig. 1, and Fig. 3 shows the relationship between power supply voltage and reset signal. The waveform diagram in FIG. 4 is a diagram showing a conventional pull-up resistor circuit. 2 is an E2PROM circuit, 4 is a latch circuit, 3 is a control circuit, 6 is a decoder, 7 is a timer, 8 is a set/reset flip-flop, and 9 is an OR circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)何らかのオプション切替えを有するマイクロコン
ピュータ装置において、 上記オプション切替えを制御するデータを格納するE^
2PROM回路と、 電源投入状態においてデータの書き込み時以外は常時上
記E^2PROM回路を読み出し状態とする制御回路と
、 上記E^2PROM回路の出力をラッチする手段とを備
えたことを特徴とするマイクロコンピュータ装置。
(1) In a microcomputer device that has some kind of option switching, an E^ that stores data that controls the above option switching.
A microcontroller comprising: a 2PROM circuit; a control circuit that keeps the E^2PROM circuit in a read state at all times except when writing data in a power-on state; and means for latching the output of the E^2PROM circuit. computer equipment.
JP61290814A 1986-12-05 1986-12-05 Microcomputer device Pending JPS63219054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61290814A JPS63219054A (en) 1986-12-05 1986-12-05 Microcomputer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61290814A JPS63219054A (en) 1986-12-05 1986-12-05 Microcomputer device

Publications (1)

Publication Number Publication Date
JPS63219054A true JPS63219054A (en) 1988-09-12

Family

ID=17760828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61290814A Pending JPS63219054A (en) 1986-12-05 1986-12-05 Microcomputer device

Country Status (1)

Country Link
JP (1) JPS63219054A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192390A (en) * 1989-12-22 1991-08-22 Sanyo Electric Co Ltd Microcomputer for liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192390A (en) * 1989-12-22 1991-08-22 Sanyo Electric Co Ltd Microcomputer for liquid crystal display

Similar Documents

Publication Publication Date Title
JPH0697429B2 (en) Low voltage blocking controller
JPS63219054A (en) Microcomputer device
US5559981A (en) Pseudo static mask option register and method therefor
JP2563570B2 (en) Set / reset flip-flop circuit
JPS61165882A (en) Semiconductor memory circuit
JPH05314762A (en) Semiconductor device
JP2798989B2 (en) Programmable logic device
JP2644111B2 (en) I / O circuit
JPH02205354A (en) Semiconductor integrated circuit device
JPH0193916A (en) Synchronous state holding circuit
JPS59219014A (en) Logical circuit
JP2712411B2 (en) Test circuit
JPH0438798A (en) Write circuit for nonvolatile semidconductor memory
JPH03116485A (en) Sensing circuit
JPH10336002A (en) Semiconductor integrated circuit
JPH0352326A (en) Power-on reset circuit
JPS62125712A (en) Input and output circuit
JP2926852B2 (en) Semiconductor memory
JPH046699A (en) Semiconductor memory
JPH05291957A (en) One-chip comparator with comparison reference changeover switch
JPS625721A (en) Semiconductor integrated circuit
JPH03130837A (en) Microcomputer
JPH01185895A (en) Semiconductor memory
JPS6161295A (en) Semiconductor memory
JPS6118834B2 (en)