JPH02205354A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH02205354A
JPH02205354A JP1026353A JP2635389A JPH02205354A JP H02205354 A JPH02205354 A JP H02205354A JP 1026353 A JP1026353 A JP 1026353A JP 2635389 A JP2635389 A JP 2635389A JP H02205354 A JPH02205354 A JP H02205354A
Authority
JP
Japan
Prior art keywords
port
input
output
setting
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1026353A
Other languages
Japanese (ja)
Inventor
Shinichi Mori
森 真一
Osamu Ueda
修 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1026353A priority Critical patent/JPH02205354A/en
Publication of JPH02205354A publication Critical patent/JPH02205354A/en
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

PURPOSE:To set the port modes of input/output ports simply while stably operating a device by setting the storage content of a nonvolatile storage cell. CONSTITUTION:A circuit including a nonvolatile semiconductor storage cell such as an EPROM 11 is also used in addition to a conventional register as a circuit in which the directions of the input and output of input/output ports are set and stored. Consequently, when the input/output ports are employed only as either one of an input port or an output port, the port is set continuously as the input port or the output port at ail times during the effective period of the storage content of the EPROM 11 on setting at a time. Accordingly, the setting of port modes not influenced by the interruption of a power supply and the electrical noises of the inside of the circuit can be realized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特にその入出力
ポートのポートモードの設定機構の改良に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and particularly to an improvement in a port mode setting mechanism of an input/output port thereof.

〔従来の技術〕[Conventional technology]

従来の入出力ポート回路の構成を第2図に示す。 FIG. 2 shows the configuration of a conventional input/output port circuit.

図において、1はポート端子であり、2,3はそれぞれ
入力バッファと出カバソファである。各バッファは入力
ポート用又は出力ポート用として動作させる時に使用さ
れる。4がポートモードレジスタを示す回路ブロックで
あり、5がこの例では書込み信号WRとポートアクセス
時に出力されるデコーダ出力とからなる制御信号、6は
データバスである。
In the figure, 1 is a port terminal, and 2 and 3 are an input buffer and an output buffer sofa, respectively. Each buffer is used when operating as an input port or an output port. 4 is a circuit block indicating a port mode register, 5 is a control signal consisting of a write signal WR and a decoder output output at the time of port access in this example, and 6 is a data bus.

次に動作について説明する。この従来例では入カバソフ
ァ2あるいは出力バッファ3の1/\ずれか一方を動作
させておいて、他方をフローティング状態とさせること
で入力ポートか出力ポートのどちらか一方の機能のみが
正しく働くようにしである。上記のように、ポートの機
能を選択して設定することがポートモードの設定であり
、その設定内容を回路内に記憶しておいて必要とされる
期間にわたって保持するのがポートモードレジスタであ
る。
Next, the operation will be explained. In this conventional example, either the input buffer sofa 2 or the output buffer 3 is operated, and the other is left in a floating state, so that only the function of either the input port or the output port functions properly. It is. As mentioned above, the port mode setting is to select and set the port function, and the port mode register is to memorize the setting contents in the circuit and hold it for the required period. .

即ち、ポートモード設定に関する情報Low″又は”H
tgh”の信号をデータバス6上に設定した上で、書込
み制御信号5を発生させることによってポートモードレ
ジスタ4に書き込む、ポートモードレジスタ4内のデー
タによって入力バッファ2と出カバソファ3のいずれか
一方を動作させる0例えば前者を動作させれば入力ポー
トとして、後者を動作させれば出力ポートとして動作す
ることになる。
In other words, the information regarding the port mode setting is ``Low'' or ``H''.
tgh" signal on the data bus 6 and then generates the write control signal 5 to write to the port mode register 4. Depending on the data in the port mode register 4, either the input buffer 2 or the output buffer sofa 3 is written. For example, if the former is operated, it will operate as an input port, and if the latter is operated, it will operate as an output port.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、従来の設定方法によれば例えば電源が一旦遮
断されて再投入される場合にはポートモードレジスタ4
内に残ったデータ内容が不定であるから、再度設定する
必要がある。また電源の遮断以外にも半導体集積回路内
に発生した何らかの電気的雑音等の原因によりポートモ
ードレジスタ4のデータ内容が変更してしまう可能性も
ある。
However, according to the conventional setting method, for example, when the power is turned off and then turned on again, the port mode register 4
Since the remaining data contents are undefined, it is necessary to set them again. In addition to power interruption, there is also a possibility that the data contents of the port mode register 4 may be changed due to some electrical noise generated within the semiconductor integrated circuit.

このため、入出力ポートではあっても入力専用のポート
として使用する場合にも上記のような問題が必ず起こる
ためには使いにくさが残るという問題があった。
For this reason, even if the port is an input/output port, the above-mentioned problem always occurs even when the port is used as an input-only port, making it difficult to use.

本発明は上記のような従来のものの問題点を解消するた
めになされたもので、入出力ポートのポートモード設定
を簡単にするとともに安定して動作させることができる
半導体集積回路装置を得ることを目的とする。
The present invention has been made in order to solve the problems of the conventional devices as described above, and aims to provide a semiconductor integrated circuit device that can simplify the port mode setting of input/output ports and operate stably. purpose.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る半導体集積回路装置は、入出力ポートの入
力、出力の方向を設定し記憶させる回路として、従来の
レジスタに加えてEPROM等の不揮発性半導体記憶素
子を含んだ回路をも使用するようにしたものである。
The semiconductor integrated circuit device according to the present invention uses, in addition to conventional registers, a circuit including a non-volatile semiconductor memory element such as an EPROM as a circuit for setting and storing input and output directions of input/output ports. This is what I did.

〔作用〕[Effect]

本発明においては、装置を上述のように構成したので、
入出力ポートを入力ポートあるいは出力ポートのいずれ
か一方に限って使用する場合に、−度設定を行えば不揮
発性記憶素子の記憶内容が有効な期間にわたりそのポー
ト機能の設定を安定に保証し続けることができる。
In the present invention, since the apparatus is configured as described above,
When an input/output port is used only as either an input port or an output port, the - degree setting will ensure that the port function settings remain stable for as long as the memory contents of the nonvolatile memory element are valid. be able to.

〔実施例〕〔Example〕

以下、本発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による半導体集積回路装置を
示し、ここでは入出力ポートを、ポートモードレジスタ
と新たに付加した不揮発性記憶素子を含む入力ポート専
用モード設定回路との両方によってポートモードの設定
を可能にしたものを示している。
FIG. 1 shows a semiconductor integrated circuit device according to an embodiment of the present invention, in which input/output ports are connected to ports by both a port mode register and an input port exclusive mode setting circuit including a newly added nonvolatile memory element. This shows what allows the mode to be set.

図において、第1図と同一符号は同−又は相当部分を示
している。11が不揮発性記憶素子であり〜これはE 
P ROM (Electrically Progr
ammable ROM=紫外線消去可能な電気的に書
き込めるROM)である、12が書込みトランジスタ、
13が読出しトランジスタ、14.15がそれぞれ書込
み信号と読出し信号である。また、16は書込み用高圧
電源、17は読出し用電源、18はインバータ回路、1
9はNAND回路である。
In the figure, the same reference numerals as in FIG. 1 indicate the same or corresponding parts. 11 is a non-volatile memory element ~ this is E
P ROM (Electrically Progr.
12 is a write transistor;
13 is a read transistor, and 14 and 15 are a write signal and a read signal, respectively. Further, 16 is a high voltage power supply for writing, 17 is a power supply for reading, 18 is an inverter circuit, 1
9 is a NAND circuit.

次に、動作について説明する。まず、EFROMllを
使用しない場合には、ポート1にアクセスしてデコード
出力及び読出し信号15とでEPROMIIと読出しト
ランジスタ13をアクセスすると、EFROMI 1が
導通ずるのでインバータ18のゲート入力が’Low”
レベルとなり、従ってNAND回路19の一方の入力が
旧ghレベルとなるようにしておけば、その他の部分を
従来と同様にしておくことで従来のものと同様に使用で
きる。
Next, the operation will be explained. First, when EFROM 11 is not used, when port 1 is accessed and EPROM II and read transistor 13 are accessed with the decode output and read signal 15, EFROM 1 becomes conductive and the gate input of inverter 18 becomes 'Low'.
Therefore, by setting one input of the NAND circuit 19 to the old gh level, it can be used in the same manner as the conventional one by keeping the other parts the same as in the conventional one.

一方、本発明に係る動作を実現するために、まずEFR
OMI 1に書込みを実施するには、ポート1にアクセ
スしてデコード出力を/i(igh”レベル(但し、書
込みをコントロールするために書込み電圧に近い”Hi
gh“レベルにする必要がある)にし、書込み信号14
.書込み電源16を書込みのモードとしてEPROMI
 1への書込みを実施する。
On the other hand, in order to realize the operation according to the present invention, first, the EFR
To write to OMI 1, access port 1 and set the decode output to /i (high) level (however, to control writing, set the decode output to “High” level, which is close to the write voltage).
gh" level) and write signal 14
.. EPROMI with write power supply 16 as write mode
Write to 1.

この書込み実施後、ポートにアクセスしてデコード出力
及び読出し信号15を′)Iigh“レベルにして読出
しモードにすると、今回はEPROMIIが非導通なの
でインバータ18のゲート入力が′High”レベルと
なり、従ってNAND回路19の一方の入力が1o11
s レベルとなり、ポートモードレジスタ4の保持する
データに関わりなく、NAND回路19の出力が’1(
igh”レベルとなるため、この入出力ポートは入力ポ
ートとして設定されることになる。しかも、EPROM
I 1の記憶内容が有効な期間は常にこのポートは入力
ポートとして設定され続ける。これにより、電源の遮断
や回路内部の電気的雑音に影響されないポートモード設
定が実現可能である。
After performing this write, when the port is accessed and the decode output and read signal 15 are set to ')Ihigh' level to set the read mode, the gate input of the inverter 18 becomes 'High' level because EPROM II is non-conductive this time, and therefore the NAND One input of circuit 19 is 1o11
s level, and the output of the NAND circuit 19 becomes '1 (
This input/output port is set as an input port.
As long as the stored contents of I1 are valid, this port continues to be set as an input port. This makes it possible to set a port mode that is not affected by power interruption or electrical noise inside the circuit.

なお、上記実施例では不揮発性記憶素子としてEFRO
Mを用いて説明したが、他の不揮発性記憶素子であって
もよく、上記実施例と同様の効果を奏する。
Note that in the above embodiment, EFRO is used as the nonvolatile memory element.
Although the description has been made using M, other nonvolatile memory elements may be used and the same effects as in the above embodiments can be achieved.

さらに上記実施例では入力ポートに設定する場合につい
てのみ説明したが、出力ポートに設定する場合も同様に
実施できる。
Further, in the above embodiment, only the case where the input port is set has been described, but the case where the output port is set can be similarly implemented.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれば、不揮発性記憶素子の記
憶内容を設定することにより、入力、出力のいずれにも
使用可能なポートをそのいずれかに限って使用できるよ
うにしたので、ポートモードレジスタを一度設定して、
その後変更することがないような場合、非常に使いやす
い半導体集積回路装置を得ることができる。
As described above, according to the present invention, by setting the memory contents of the nonvolatile memory element, ports that can be used for either input or output can be used only for one of them. Set the mode register once,
If no changes are made thereafter, a semiconductor integrated circuit device that is extremely easy to use can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図、第2図は従来例を
示す図である。 図において、1はポート端子、2は入力用バッファ、3
は出力用バッファ、4はポートモードレジスタ、5はポ
ートモードレジスタ制御信号、6はデータバス、11は
EPROM、12は書込み用トランジスタ、13は読出
し用トランジスタ、14は書込み用信号、15は読出し
用信号、16は書込み用高圧電源、17は読出し用電源
、18はインバータ回路、19はNAND回路である。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing a conventional example. In the figure, 1 is a port terminal, 2 is an input buffer, and 3 is a port terminal.
is an output buffer, 4 is a port mode register, 5 is a port mode register control signal, 6 is a data bus, 11 is an EPROM, 12 is a writing transistor, 13 is a reading transistor, 14 is a writing signal, 15 is for reading 16 is a high-voltage power supply for writing, 17 is a power supply for reading, 18 is an inverter circuit, and 19 is a NAND circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)入力、出力のいずれにも使用可能な入出力ポート
を有する半導体集積回路装置において、その入力、出力
のモードを設定するためにデータを記憶するポートモー
ドレジスタと、 不揮発性記憶素子により上記ポートのモードを優先的に
設定するモード設定回路とを同一半導体チップ上に形成
したことを特徴とする半導体集積回路装置。
(1) In a semiconductor integrated circuit device having an input/output port that can be used for both input and output, the above is implemented using a port mode register that stores data to set the input and output modes, and a nonvolatile memory element. A semiconductor integrated circuit device characterized in that a mode setting circuit for preferentially setting a port mode is formed on the same semiconductor chip.
JP1026353A 1989-02-03 1989-02-03 Semiconductor integrated circuit device Pending JPH02205354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1026353A JPH02205354A (en) 1989-02-03 1989-02-03 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1026353A JPH02205354A (en) 1989-02-03 1989-02-03 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH02205354A true JPH02205354A (en) 1990-08-15

Family

ID=12191107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1026353A Pending JPH02205354A (en) 1989-02-03 1989-02-03 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH02205354A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125067A (en) * 1992-10-12 1994-05-06 Mitsubishi Electric Corp Semiconductor integrated circuit and designing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06125067A (en) * 1992-10-12 1994-05-06 Mitsubishi Electric Corp Semiconductor integrated circuit and designing method therefor

Similar Documents

Publication Publication Date Title
KR940002754B1 (en) Control method in a semiconductor integrated circuit device
KR100375217B1 (en) Microcontroller incorporating an electrically rewritable non-volatile memory
US6643725B1 (en) Memory card having a buffer memory for storing testing instruction
JP4383588B2 (en) Mode register
JPH07109864B2 (en) Static RAM
JPH08263996A (en) Method and circuit for control of operating mode of semiconductor memory device
JPH0514946B2 (en)
JPS63175300A (en) Semiconductor integrated circuit device
US7554845B2 (en) EEPROM cell and EEPROM block
JP3827540B2 (en) Nonvolatile semiconductor memory device and information equipment
JPH0766675B2 (en) Programmable ROM
JPH02205354A (en) Semiconductor integrated circuit device
JP2837970B2 (en) IC card
JP3762558B2 (en) Semiconductor memory device, output signal control method and output signal control circuit in semiconductor memory device
US6842371B2 (en) Permanent master block lock in a memory device
KR960003402B1 (en) Semiconductor memory device
JPH05166391A (en) Memory device
JPH11186527A (en) Latch control circuit, semiconductor memory device and data processing device
JP2847367B2 (en) E Top 2 PROM device
JPS6246892B2 (en)
JP2622051B2 (en) EEPROM
JPS63219054A (en) Microcomputer device
JPS62133558A (en) Microcomputer
JPH04267448A (en) Microcomputer
JPS6048771B2 (en) information processing equipment