JPS62133558A

JPS62133558A - Microcomputer

Info

Publication number: JPS62133558A
Application number: JP60274502A
Authority: JP
Inventors: Yoshiro Harada; 原田　佳郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-12-05
Filing date: 1985-12-05
Publication date: 1987-06-16

Abstract

PURPOSE:To execute a low voltage operation by using a random access program memory as a program memory. CONSTITUTION:All programs stored in an address indicated by the program counter 3 of an erasable program memory 5 are read out, and stored in the same address of a random access program memory 6 through an internal data bus 2. Thereafter, by using the random access program memory 6 as the program memory, a low voltage operation can be executed.

Description

【発明の詳細な説明】（産業上の（１１用分野−１本発明はマイクロコンピュータに関し、特に消去可能プ
ログラム・メモリを使用したマイクロコンピュータに関
する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field 11) The present invention relates to a microcomputer, and more particularly to a microcomputer using an erasable program memory.

［従来の技術〕従来、マイクロコンピュータには、マスク発注からサン
プル納入までの間開削減及び開発期間の縮小のため、更
に少量生産であるという理由で、フ゛ログラム・メモリ
が消去可能プログラム・メモリにより構成されたしのが
用いられることがある。[Prior Art] Conventionally, in microcomputers, program memory has been replaced by erasable program memory in order to reduce the time between mask ordering and sample delivery and to shorten the development period. A constructed version is sometimes used.

［発明が解決しようとする問題点゛１ト述した従来の消去可能プログラム・メモリを使用した
マイクロコンピュータは、プログラム・メモリが主とし
てＮチャネルＭＯ８型の消去可能プログラム・メモリに
よって構成されているため、消去可能プログラム・メモ
リの技術上、電源電圧は規格値５Ｖ±５％に定められて
おり、消費電力を抑えるために電源電圧を下げた場合、
動作させることが不可能であった。[Problems to be Solved by the Invention] In the microcomputer using the conventional erasable program memory mentioned above, the program memory is mainly composed of an N-channel MO8 type erasable program memory. Due to the technology of erasable program memory, the power supply voltage is set to the standard value of 5V ± 5%, and if the power supply voltage is lowered to reduce power consumption,
It was impossible to make it work.

本発明の目的は、消去可能なプログラム・メモリを用い
てら低電圧で動作させ、消費電力を低減することのでき
るマイクロコンピュータを提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a microcomputer that uses an erasable program memory, operates at low voltage, and reduces power consumption.

〔問題点を解決するための手段［１本発明のマイクロコンピュータは、プログラムをあらか
じめ書込んで非破壊読出しを可能とするプログラム・メ
モリ用の消去可能プログラム・メモリと、該消去可能プ
ログラム・メモリと同一構成を有し、前記消去可能プロ
グラム・メモリから読出されたプログラムを格納し利用
するための）。[Means for Solving the Problems [1] The microcomputer of the present invention includes an erasable program memory for a program memory in which a program is written in advance and can be read non-destructively, and the erasable program memory. (having the same configuration and for storing and utilizing a program read from the erasable program memory).

ログラム・メモリ用のランダム・アクセス・プログラム
・メモリと前記消去可能プログラム・メモリと前記ラン
ダム・アクセス・プログラム・メモリのどちらか一方を
使用することを示ず切換信号を発生ずるプログラム・メ
モリ・フラグ信号発生回路とを３んで構成される。a random access program memory for program memory; and a program memory flag signal for generating a switching signal indicating that one of the erasable program memory and the random access program memory is used. It consists of three generator circuits.

（実施例〕次に、本発明の実施例について図面を参照して説明する
。(Example) Next, an example of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。FIG. 1 is a block diagram of a microcomputer showing one embodiment of the present invention.

この実施例のマイクロコンピュータは、フ”ログラムを
あらかじめ潜込んで非破壊読出しをｉＩＴ能とするプロ
グラム・メモリ用の消去可能プログラム・メモリ５と、
消去可能プログラム・メモリ５と同一構成を有し、消去
可能プログラム・メモリ５から読出されたプログラムを
格納し利用するだめのプログラム・メモリ用のランダム
・アクセス・プログラム・メモリ６と、消去可能プログ
ラム・メモリ５とランダム・アクセス・プログラム・メ
モリ６のどちらか一方を使用することを示す切換信号を
発生ずるプログラム・メモリ・フラグ信号発生回路４と
を片んで構成される。The microcomputer of this embodiment includes an erasable program memory 5 for a program memory in which a program is embedded in advance to enable non-destructive reading.
A random access program memory 6 having the same configuration as the erasable program memory 5 and used for storing and using programs read from the erasable program memory 5; The program memory flag signal generation circuit 4 is configured to generate a switching signal indicating that either the memory 5 or the random access program memory 6 is to be used.

尚、データ転送用内部データバス２、消去可能プログラ
ム・メモリ５及びランダム・アクセス・プログラム・メ
モリ６のアドレスを示すプログラム・カウンタ３、上記
プログラム・メモリ５及び６に格納されているプログラ
ムの命令解読を行なう命令解読部７を有していることは
従来と同じである。Note that there is an internal data bus 2 for data transfer, a program counter 3 that indicates the addresses of the erasable program memory 5 and the random access program memory 6, and an instruction decoder for the programs stored in the program memories 5 and 6. The present invention is the same as the conventional one in that it has an instruction decoding section 7 that performs the following.

１１ツ去ｉ（能プログラム・メモリ５が、ＮチャネルＭ
Ｏ３をＩ・ランジスタに１入り構成されるという技術上
、マイクロコンピュータに電源電圧の規格値５±５′Ｊ
６が加えられると、リセッ１−信号８によりプログラム
・メモリ・フラグ信号発生回路４はリセットされ、消去
可能プログラム・メモリ５が７０グラム・メモリとして
選択される。11 days ago (function program memory 5 is N channel M
Due to the technology of configuring O3 in one I transistor, the standard power supply voltage of 5±5'J is applied to the microcomputer.
6 is applied, the reset 1-signal 8 resets the program memory flag signal generation circuit 4 and selects the erasable program memory 5 as a 70 gram memory.

次に、電池駆動等で電源電圧を下げて動作させ消費電力
を少なくする場合、次の操作を前もって行なう。Next, when operating the device by lowering the power supply voltage to reduce power consumption, such as when operating on a battery, the following operation is performed in advance.

消去可能プログラム・メモリ５のプログラム・カウンタ
３で示されるアドレスに格納されているプログラムを全
て読出し、内部データバス２を経由して、ランダム・ア
クセス・プログラム・メモリ６の同一アドレスに格納す
る。All programs stored at the address indicated by the program counter 3 of the erasable program memory 5 are read out and stored at the same address of the random access program memory 6 via the internal data bus 2.

以降はランダム・アクセス・プログラム・メモリ５をプ
ログラム・メモリとして使用することにより低電圧動作
が可能となる。Thereafter, by using the random access program memory 5 as a program memory, low voltage operation becomes possible.

〔発明の効果１以上説明したように、本発明は、プログラム・メモリを
消去可能プログラム・メモリの池に、同−ｉＡ成のラン
ダム・アクセス・プログラム・メモリを設け、消去可能
プログラム・メモリの内容を、ランダム・アクセス・プ
ログラム・メモリへ転送し書込み、その後プログラム・
メモリ・フラグ信号回路によりプログラム・メモリを選
択することにより、低電圧電源に対しても動作可能とす
る効果がある。[Effects of the Invention 1] As explained above, the present invention provides a program memory with a random access program memory of the same iA configuration in an erasable program memory pool, and the contents of the erasable program memory. is transferred to random access program memory, written, and then programmed.
By selecting the program memory using the memory flag signal circuit, it is possible to operate even with a low voltage power supply.

[Brief explanation of drawings]

第１図は本発明の実施例を示すマイクロコンピュータの
ブロック図である。１・・・マイクロコンピュータ、２・・・内部データバ
ス、３・・・プログラム・カウンタ、４・・プログラム
・メモリ・フラグ信号発生回路、５・・・消去可能プロ
グラム・メモリ、０・・・ランダム・アクセス・プログ
ラム・メモリ、７・・・命令解読部、８・・・リセ・ソ
ト信号。FIG. 1 is a block diagram of a microcomputer showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Microcomputer, 2...Internal data bus, 3...Program counter, 4...Program memory flag signal generation circuit, 5...Erasable program memory, 0...Random - Access program memory, 7... Instruction decoding section, 8... Reset/Soto signal.

Claims

[Claims]

an erasable program memory for a program memory in which a program is written in advance to enable non-destructive reading; generating a random access program memory for storing and utilizing program memory, and a switching signal indicating use of either the erasable program memory or the random access program memory; A microcomputer comprising a program memory flag signal generation circuit.