JPH03187639A - スペクトラム拡散通信用同期保持回路 - Google Patents
スペクトラム拡散通信用同期保持回路Info
- Publication number
- JPH03187639A JPH03187639A JP1327743A JP32774389A JPH03187639A JP H03187639 A JPH03187639 A JP H03187639A JP 1327743 A JP1327743 A JP 1327743A JP 32774389 A JP32774389 A JP 32774389A JP H03187639 A JPH03187639 A JP H03187639A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- timing
- synchronization
- pseudo
- correlator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 13
- 238000001228 spectrum Methods 0.000 title claims description 10
- 230000002596 correlated effect Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000411 transmission spectrum Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第４図、第５図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例（第２図、第３図）
発明の効果
〔概要〕
スペクトラム拡散通信用同期保持回路に関し、短時間に
同期が得られるようにすることを目的とし、 送信すべきデジタル信号を擬似ランダムパターンで変調
し、受信側では相関器を設け、また内蔵する擬似ランダ
ムパターン発生手段のパターンと受信信号の該パターン
との相関をとり、これにもとづき受信した信号の擬似ラ
ンダムパターンと受信側で内蔵する擬似ランダムパター
ン発生手段の発生する擬似ランダムパターンとの同期を
とるようにしたスペクトラム拡散通信用同期保持回路に
おいて、擬似ランダムパターンのタイミング指示を行う
タイミング指示手段を設け、前記同期がとれないとき、
内蔵する擬似ランダムパターン発生手段の発生する該パ
ターンを１桁ずつシフトさせることにより同期が得られ
るようにしたことを特徴とする。
同期が得られるようにすることを目的とし、 送信すべきデジタル信号を擬似ランダムパターンで変調
し、受信側では相関器を設け、また内蔵する擬似ランダ
ムパターン発生手段のパターンと受信信号の該パターン
との相関をとり、これにもとづき受信した信号の擬似ラ
ンダムパターンと受信側で内蔵する擬似ランダムパター
ン発生手段の発生する擬似ランダムパターンとの同期を
とるようにしたスペクトラム拡散通信用同期保持回路に
おいて、擬似ランダムパターンのタイミング指示を行う
タイミング指示手段を設け、前記同期がとれないとき、
内蔵する擬似ランダムパターン発生手段の発生する該パ
ターンを１桁ずつシフトさせることにより同期が得られ
るようにしたことを特徴とする。
本発明はスペクトラム拡散通信における同期保持回路に
係り、特に、内蔵するＰＮパターン（擬似ランダムパタ
ーン）の始まりのタイミングを指示する回路を用いるこ
とにより小さな回路規模で短時間に、同期保持できるよ
うにしたものである。
係り、特に、内蔵するＰＮパターン（擬似ランダムパタ
ーン）の始まりのタイミングを指示する回路を用いるこ
とにより小さな回路規模で短時間に、同期保持できるよ
うにしたものである。
デジタル衛星通信では、「１」かｒ□、かのデータを送
信するものであるが、第４図（Ａ）に示す如き、周ｇａ
の「１」、「Ｏ」を示すＨ，Ｌのレベルのデータを送信
する場合、このデータをそのまま送信するよりも、第４
図（Ｂ）に示す如き、周期、７）＜ｂのＰＮパターン（
Ｌレベルのビットよりも１ルベルのビットが１ビット多
い擬似ランダムパターン）で変調（データと、このＰＮ
パターンの排他的論理和をとる）すると、その送信スペ
クトル帯域は、第４図（Ｄ）に示す如く、１／ｂとなり
、ｒｌＪ、「Ｏ」をそのまま送信するときの送信スペク
トル帯域１／ａに比して大きくなるものの、ビークパワ
ーがはるかに小さくして送信することができるので、干
渉を与えにくくなり、正確な送信が行えるという利点が
ある。このような送信方式がスペクトラム拡散通信であ
る。
信するものであるが、第４図（Ａ）に示す如き、周ｇａ
の「１」、「Ｏ」を示すＨ，Ｌのレベルのデータを送信
する場合、このデータをそのまま送信するよりも、第４
図（Ｂ）に示す如き、周期、７）＜ｂのＰＮパターン（
Ｌレベルのビットよりも１ルベルのビットが１ビット多
い擬似ランダムパターン）で変調（データと、このＰＮ
パターンの排他的論理和をとる）すると、その送信スペ
クトル帯域は、第４図（Ｄ）に示す如く、１／ｂとなり
、ｒｌＪ、「Ｏ」をそのまま送信するときの送信スペク
トル帯域１／ａに比して大きくなるものの、ビークパワ
ーがはるかに小さくして送信することができるので、干
渉を与えにくくなり、正確な送信が行えるという利点が
ある。このような送信方式がスペクトラム拡散通信であ
る。
このスペクトラム拡散通信は、前記の如く、送信すると
きＰＮパターンでデータの「ＩＪ、「０」とＥＯＲをと
り、その出力を送信する。したかって、送信すべきｒｌ
、、「０」のデータが第４図（Ａ）の状態であり、ＰＮ
パターンが同（Ｂ）の場合、送信信号は同（Ｃ）となる
。勿論受信側では、送信側のＰＮパターンと同一のＰＮ
パターンを発生するＰＮパターン発生器を用意している
。
きＰＮパターンでデータの「ＩＪ、「０」とＥＯＲをと
り、その出力を送信する。したかって、送信すべきｒｌ
、、「０」のデータが第４図（Ａ）の状態であり、ＰＮ
パターンが同（Ｂ）の場合、送信信号は同（Ｃ）となる
。勿論受信側では、送信側のＰＮパターンと同一のＰＮ
パターンを発生するＰＮパターン発生器を用意している
。
ところで、スペクトラム拡散通信は、前記の如く、ＰＮ
パターンを使用してｒｌＪ、「０」のデータを送信する
ため、受信データのＰＮパターンと、受信側のＰＮパタ
ーン発生器の発生したＰＮパターンとの同期がとれない
と、データの判別ができないので、通信相手と接続され
たものとはならず、受信データは単なる雑音となる。即
ち前記のＰＮパターンの同期が保持されないと、「１」
、「０」の通信内容が伝達されない。そのため同期保持
回路が必要となる。
パターンを使用してｒｌＪ、「０」のデータを送信する
ため、受信データのＰＮパターンと、受信側のＰＮパタ
ーン発生器の発生したＰＮパターンとの同期がとれない
と、データの判別ができないので、通信相手と接続され
たものとはならず、受信データは単なる雑音となる。即
ち前記のＰＮパターンの同期が保持されないと、「１」
、「０」の通信内容が伝達されない。そのため同期保持
回路が必要となる。
ここで、同期保持とは、受信側で内蔵するＰＮパターン
を人力信号すなわち受信信号のＰＮバタンにできる限り
正確に整合し続けるように追尾することである。
を人力信号すなわち受信信号のＰＮバタンにできる限り
正確に整合し続けるように追尾することである。
このため、従来では、第４図（Ｅ）に示す如き、Ｄ Ｌ
Ｌ （Ｄｅｌａｙ Ｌｏｃｋ Ｌｏｏｐ）方式を使用
していた。
Ｌ （Ｄｅｌａｙ Ｌｏｃｋ Ｌｏｏｐ）方式を使用
していた。
以下これについて説明する。
第４図（Ｅ）において、■は第１相関器、２は第２相関
器、３は加算器、４はループフィルタ、５はＰＮパター
ン発生器であり０段シフトレジスタを有するもの、６′
は電圧制御クロックであり印加電圧によりその出力周波
数が制御され０段シフトレジスタを駆動するクロック信
号を発生するものである。
器、３は加算器、４はループフィルタ、５はＰＮパター
ン発生器であり０段シフトレジスタを有するもの、６′
は電圧制御クロックであり印加電圧によりその出力周波
数が制御され０段シフトレジスタを駆動するクロック信
号を発生するものである。
受信された入力信号は、第１相関器１と第２相関器２に
並列に入力される。第１相関器１にはＰＮパターン発生
器５を構成する０段シフトレジスタのｎ−１段目よりＰ
Ｎパターンが伝達され、第２相関器２にはｎ段目よりＰ
Ｎパターンが伝達される。従ってこれら第１相関器１に
伝達されるＰＮパターンと、第２相関器２に伝達される
ＰＮパターンとは１ビット位相がずれるものとなる。
並列に入力される。第１相関器１にはＰＮパターン発生
器５を構成する０段シフトレジスタのｎ−１段目よりＰ
Ｎパターンが伝達され、第２相関器２にはｎ段目よりＰ
Ｎパターンが伝達される。従ってこれら第１相関器１に
伝達されるＰＮパターンと、第２相関器２に伝達される
ＰＮパターンとは１ビット位相がずれるものとなる。
いま、第１相関器１において、入力信号のＰＮパターン
とＰＮパターン発生器５から伝達されるＰＮパターンと
が一致するとき、つまり相関がとれたとき、ＰＮパター
ンを構成するビット数がｋの場合、第１相関器１の出力
は、第５図（Ａ）に示す如く、ｋとなる。しかし相関が
とれないとき、■となる。即ち、ＰＮパターンは、前記
の如く、ｒｌＪの数と「０」の数が１つ異なるために−
１となる。それ故、第１相関器１で相関が得られ、第２
相関器２で相関が得られない場合、第１相関器１の出力
は第５図（Ａ）に示す如きものとなり、第２相関器２の
出力は第５図（Ｂ）に示す如きものとなるので、加算器
３よりこれらの各出力の差を得るとき、第５図（Ｃ）に
示すＳ字形の制御電圧が得られる。そしてこれをループ
フィルタ４を介して電圧制御クロック６′の電圧制御パ
ルス発振器を制御することにより、同期をとることがで
きる。
とＰＮパターン発生器５から伝達されるＰＮパターンと
が一致するとき、つまり相関がとれたとき、ＰＮパター
ンを構成するビット数がｋの場合、第１相関器１の出力
は、第５図（Ａ）に示す如く、ｋとなる。しかし相関が
とれないとき、■となる。即ち、ＰＮパターンは、前記
の如く、ｒｌＪの数と「０」の数が１つ異なるために−
１となる。それ故、第１相関器１で相関が得られ、第２
相関器２で相関が得られない場合、第１相関器１の出力
は第５図（Ａ）に示す如きものとなり、第２相関器２の
出力は第５図（Ｂ）に示す如きものとなるので、加算器
３よりこれらの各出力の差を得るとき、第５図（Ｃ）に
示すＳ字形の制御電圧が得られる。そしてこれをループ
フィルタ４を介して電圧制御クロック６′の電圧制御パ
ルス発振器を制御することにより、同期をとることがで
きる。
Ｓ字形の制御電圧が零の点ρよりも第１相関器１の相関
のとれた点はΔ／２（Δはビット周期）だけ遅れるので
、Δ／２遅延器７を経由して、ロックされＰＮパターン
が得られる。
のとれた点はΔ／２（Δはビット周期）だけ遅れるので
、Δ／２遅延器７を経由して、ロックされＰＮパターン
が得られる。
このような、第４図（Ｅ）で示すＤＬＬ方式では、これ
のみでは同期をとるために相当な時間がかかる、という
問題点があった。
のみでは同期をとるために相当な時間がかかる、という
問題点があった。
従って本発明の目的は、このような問題点を解決したス
ペクトラム拡散通信用同期保持回路を提供することであ
る。
ペクトラム拡散通信用同期保持回路を提供することであ
る。
前記目的を達成するため、本発明では、第１図（Ａ）に
示す如く、ＤＬＬ内に、例えば電圧制御クロック６内に
、内蔵ＰＮパターンの始まりのタイミングを指示するタ
イミング指示回路１０を設ける。ただし、このタイミン
グは正確に送信側ＰＮパターンのタイミングと同期がと
れたタイミングではなく、ＤＬＬがロックするまでに要
する時間をｌとすると（ｋｘｃ＋１）個のタイミングパ
ルスを出力する。（Ｃ≧１！、／ （ｋＸΔ）を満たす
整数） なお、第１図（Ａ）において、第１相関器１、第２相関
器２、加算器３、ループフィルタ４、ＰＮパターン発生
器５は、前記第４図のものと同一である。モしてＰＮパ
ターン発生器５はシフトレジスタとＥＯＲゲートを組み
合わせたものが使用される。
示す如く、ＤＬＬ内に、例えば電圧制御クロック６内に
、内蔵ＰＮパターンの始まりのタイミングを指示するタ
イミング指示回路１０を設ける。ただし、このタイミン
グは正確に送信側ＰＮパターンのタイミングと同期がと
れたタイミングではなく、ＤＬＬがロックするまでに要
する時間をｌとすると（ｋｘｃ＋１）個のタイミングパ
ルスを出力する。（Ｃ≧１！、／ （ｋＸΔ）を満たす
整数） なお、第１図（Ａ）において、第１相関器１、第２相関
器２、加算器３、ループフィルタ４、ＰＮパターン発生
器５は、前記第４図のものと同一である。モしてＰＮパ
ターン発生器５はシフトレジスタとＥＯＲゲートを組み
合わせたものが使用される。
受信における同期保持に際し、まず、タイミング指示回
路１０からのタイミングによりＰＮパターン発生器５か
らのＰＮパターンを出力させ、ＤＬＬがロックするかど
うか即ち同期保持が行われたかどうかを調べる。もしも
ロックすれば、第１相関器１の出力はあらかじめ定めら
れた闇値よりも大きくなり、判定できるが、ロックしな
ければ先程のタイミングからＰＮパターンの１クロック
分遅延させたタイミングで動作させ、ロックするかどう
かを調べる。
路１０からのタイミングによりＰＮパターン発生器５か
らのＰＮパターンを出力させ、ＤＬＬがロックするかど
うか即ち同期保持が行われたかどうかを調べる。もしも
ロックすれば、第１相関器１の出力はあらかじめ定めら
れた闇値よりも大きくなり、判定できるが、ロックしな
ければ先程のタイミングからＰＮパターンの１クロック
分遅延させたタイミングで動作させ、ロックするかどう
かを調べる。
即ち、第１図（Ｂ）に示す如く、内蔵するＰＮパターン
発生器５の発生するＰＮパターンの桁数をに桁とし、内
蔵ＰＮパターンの始まりのタイミングを指示されてから
ＤＬＬがロックするのに要するまでの時間をｌ（秒）と
するとき、初めの１秒でロックしなければ、ｌクロック
遅延させた■〜■、■のパターンでロックさせ、これで
もロックしなければ■〜■、■、■のパターンでロック
させる。このようにしてロックしないとき、内蔵ＰＮパ
ターンの始まりのタイミングを、第１図（Ｂ）に示す如
く、ｌクロック分遅延させる。このようにすることによ
りＤＬＬがロックするまでの時間は、最悪でもｋＸｆ
（秒）となる。
発生器５の発生するＰＮパターンの桁数をに桁とし、内
蔵ＰＮパターンの始まりのタイミングを指示されてから
ＤＬＬがロックするのに要するまでの時間をｌ（秒）と
するとき、初めの１秒でロックしなければ、ｌクロック
遅延させた■〜■、■のパターンでロックさせ、これで
もロックしなければ■〜■、■、■のパターンでロック
させる。このようにしてロックしないとき、内蔵ＰＮパ
ターンの始まりのタイミングを、第１図（Ｂ）に示す如
く、ｌクロック分遅延させる。このようにすることによ
りＤＬＬがロックするまでの時間は、最悪でもｋＸｆ
（秒）となる。
このようにすることにより、ＤＬＬのみでロックするま
でに要する時間に比較して、格段に速くロックさせるこ
とができる。
でに要する時間に比較して、格段に速くロックさせるこ
とができる。
本発明の一実施例を第２図にもとづき、地図を参照して
説明する。
説明する。
第２図において、第１図と同一記号は同一部分を示し、
７はΔ／２遅延回路である。
７はΔ／２遅延回路である。
電圧制御回路６は、タイミング指示回路１０、発振器１
１が設けられており、タイミング指示回路１０にはカウ
ンタ１Ｏ−１、アンド・ゲート１０−２が設けられてい
る。カウンタ１０−１はＤＬＩ、がロックするまでに要
する時間１以上待つためのものであり、（ｋＸｃ＋１）
進カウンタである。ここでｋはＰＮパターンの桁数であ
り、ＣはＣ≧ｆ／（ｋｘΔ）を満たす整数である。そし
てΔは拡散用ＰＮパターンのクロック周波数の逆数であ
る。なお前記（ｋｘｃ＋１）の数値「ｌ」は１ビツトシ
フトするためのものである。アンド・ゲート１０−２は
ロックしたとき、図示省略したロックインジケータより
ロックインジケータ出力ＲＯＣ’ＯＪが入力されてゲー
ト・オフとなり、ロックしないときＲＯＣ’ｌＪが人力
されてゲト・オンとなる。
１が設けられており、タイミング指示回路１０にはカウ
ンタ１Ｏ−１、アンド・ゲート１０−２が設けられてい
る。カウンタ１０−１はＤＬＩ、がロックするまでに要
する時間１以上待つためのものであり、（ｋＸｃ＋１）
進カウンタである。ここでｋはＰＮパターンの桁数であ
り、ＣはＣ≧ｆ／（ｋｘΔ）を満たす整数である。そし
てΔは拡散用ＰＮパターンのクロック周波数の逆数であ
る。なお前記（ｋｘｃ＋１）の数値「ｌ」は１ビツトシ
フトするためのものである。アンド・ゲート１０−２は
ロックしたとき、図示省略したロックインジケータより
ロックインジケータ出力ＲＯＣ’ＯＪが入力されてゲー
ト・オフとなり、ロックしないときＲＯＣ’ｌＪが人力
されてゲト・オンとなる。
また、発振器１１はクロック発振器であって、ロックし
ないときのループフィルタ４の出力電圧により制御され
、クロック周波数１／Δ’Ｈ２を出力する。ここでΔ′
は前記拡散用ＰＮパターンのクロック周波数の逆数Δに
ほぼ近い値を示す。
ないときのループフィルタ４の出力電圧により制御され
、クロック周波数１／Δ’Ｈ２を出力する。ここでΔ′
は前記拡散用ＰＮパターンのクロック周波数の逆数Δに
ほぼ近い値を示す。
Δ／２遅延回路７は、前記第４図のΔ／２遅延回路７と
同様のものであり、第５図について説明したように、Δ
／２だけ遅延させるものである。
同様のものであり、第５図について説明したように、Δ
／２だけ遅延させるものである。
第２図の動作について説明するのに先立ち、第１図（Ｂ
）について観点を変えて説明する。
）について観点を変えて説明する。
第１図（Ｂ）の実線の■のタイミングでパルスを出力し
続けるためには、拡散用ＰＮパターンのクロック周波数
ｌ／Δをクロック周波数として、拡散用ＰＮパターンの
段数にのに進カウンタのキャリイを出力すればよい。と
ころがこのパルスを前記１秒おきに出力するためには、
ＣをＣ≧ｊ！／（ΔＸｋ）を満たす整数として（ｋｘｃ
）進カウンタのキャリイを出力する必要がある。さらに
実際には、第１図（Ｂ）の実線■のタイミングでパルス
を出力する必要があるので、さらに（ｋＸｃ＋１）進カ
ウンタを使用すればよい。このようにして、第１図（Ｂ
）の実線の、■、■・−のタイミングを作ることができ
る。そしてＤＬＬが同期すなわちロックした場合には、
前記（ｋｘｃ＋１）進カウンタで作ったパルスは必要が
なくなるので、図示省略したロックインジケータからゲ
ートオフ用にＲＯＣｒＱＪを出力させ、ロックしないと
きゲートオン用にＲＯＣｒｌ、を出力させる。
続けるためには、拡散用ＰＮパターンのクロック周波数
ｌ／Δをクロック周波数として、拡散用ＰＮパターンの
段数にのに進カウンタのキャリイを出力すればよい。と
ころがこのパルスを前記１秒おきに出力するためには、
ＣをＣ≧ｊ！／（ΔＸｋ）を満たす整数として（ｋｘｃ
）進カウンタのキャリイを出力する必要がある。さらに
実際には、第１図（Ｂ）の実線■のタイミングでパルス
を出力する必要があるので、さらに（ｋＸｃ＋１）進カ
ウンタを使用すればよい。このようにして、第１図（Ｂ
）の実線の、■、■・−のタイミングを作ることができ
る。そしてＤＬＬが同期すなわちロックした場合には、
前記（ｋｘｃ＋１）進カウンタで作ったパルスは必要が
なくなるので、図示省略したロックインジケータからゲ
ートオフ用にＲＯＣｒＱＪを出力させ、ロックしないと
きゲートオン用にＲＯＣｒｌ、を出力させる。
即ち、第２図において、受信入力信号が第１相関器ｌ及
び第２相関器２に入力される。このときＰＮパターン発
生器５のシフトレジスタ５−１からＰＮパターンが第１
相関器１及び第２相関器２に伝達される。
び第２相関器２に入力される。このときＰＮパターン発
生器５のシフトレジスタ５−１からＰＮパターンが第１
相関器１及び第２相関器２に伝達される。
第１相関器ｌの出力と第２相関器２の出力は加算器３に
て差が得られ、従来の場合と同様に、第５図（Ｃ）に示
す如き出力がループフィルタ４に伝達される。ループフ
ィルタ４で高周波成分が除去され制御電圧Ｖｃが得られ
る。そしてこの制御電圧Ｖｃにより電圧制御回路６が制
御され、発振器１１の発振出力がカウンタ１０−■に印
加される。
て差が得られ、従来の場合と同様に、第５図（Ｃ）に示
す如き出力がループフィルタ４に伝達される。ループフ
ィルタ４で高周波成分が除去され制御電圧Ｖｃが得られ
る。そしてこの制御電圧Ｖｃにより電圧制御回路６が制
御され、発振器１１の発振出力がカウンタ１０−■に印
加される。
このとき、第１相関器１でＰＮパターン発生器５の出力
するＰＮパターンと相関が得られるとき、その出力は高
レベルであるので、あらかじめ設定された闇値以上にな
ったとき相関がとれたものと判断することができる。
するＰＮパターンと相関が得られるとき、その出力は高
レベルであるので、あらかじめ設定された闇値以上にな
ったとき相関がとれたものと判断することができる。
したがって、相関がとれたとき、つまりＤＬＬがロック
されたとき、ロックインジケータの出力ＲＯＣを「Ｏ」
にしてアンド・ゲート１０−２をオフにし、ＰＮパター
ン発生器５に印加されるクロックをストップする。
されたとき、ロックインジケータの出力ＲＯＣを「Ｏ」
にしてアンド・ゲート１０−２をオフにし、ＰＮパター
ン発生器５に印加されるクロックをストップする。
そしてシフトレジスタのｎ−１段目の出力をΔ／２遅延
回路７を経由してΔ／２遅延されたＰＮパターンを読出
すことにより、受信信号の「１」、「０」が再生できる
。
回路７を経由してΔ／２遅延されたＰＮパターンを読出
すことにより、受信信号の「１」、「０」が再生できる
。
ところで、前記第１相関器ｌでの相関が得られなければ
、ロックインジケータ出力ＲＯＣは「１」となりアンド
・ゲート１０−２はオンとなる。
、ロックインジケータ出力ＲＯＣは「１」となりアンド
・ゲート１０−２はオンとなる。
したがって、前記第１図（Ｂ）について説明したように
、ＰＮパターンの相関が得られたときにＤＬＬがロック
するのに要する時間ｌ毎にＰＮバタンが１個ずつシフト
することになる。したがってＰＮパターンの桁数をｋと
したとき、最大に回シフトさせれば必ず相関が得られる
ので、最大でもｆｆ１Ｘｋの時間で相関が得られ、ＤＬ
Ｌがロックするものとなる。
、ＰＮパターンの相関が得られたときにＤＬＬがロック
するのに要する時間ｌ毎にＰＮバタンが１個ずつシフト
することになる。したがってＰＮパターンの桁数をｋと
したとき、最大に回シフトさせれば必ず相関が得られる
ので、最大でもｆｆ１Ｘｋの時間で相関が得られ、ＤＬ
Ｌがロックするものとなる。
なお、第２図の実施例では、ＰＮパターン発生器５とし
て周知のシフトレジスタを使用した場合について説明し
たが、ＰＮパターン発生器５は勿論これのみに限定され
るものではない。例えば、第３図に示す如く、ＰＮパタ
ーンの記憶されたＲＯＭの如きメモリ１５と、このメモ
リ１５のアドレスを出力するカウンタ１６と、発振器１
７を使用するように構成してもよい。この場合には、カ
ウンタ１６と発振器１７を電圧制御回路に設けておく。
て周知のシフトレジスタを使用した場合について説明し
たが、ＰＮパターン発生器５は勿論これのみに限定され
るものではない。例えば、第３図に示す如く、ＰＮパタ
ーンの記憶されたＲＯＭの如きメモリ１５と、このメモ
リ１５のアドレスを出力するカウンタ１６と、発振器１
７を使用するように構成してもよい。この場合には、カ
ウンタ１６と発振器１７を電圧制御回路に設けておく。
そて発振器１７の発振クロック数を前記ｌ内に（ｋＸｃ
＋１）個出力するように構成することにより、２毎にＰ
Ｎパターンを１桁シフトすることができる。
＋１）個出力するように構成することにより、２毎にＰ
Ｎパターンを１桁シフトすることができる。
即ち、初めのｌのとき、カウンタ１６の出力を１．２−
ｋ、■とし、次のａのサイクルでカウンタ１６の出力を
２．３−ｋ、１．２と１桁シフトさせてアドレスを発生
することにより、同様にして相関を得ることができる。
ｋ、■とし、次のａのサイクルでカウンタ１６の出力を
２．３−ｋ、１．２と１桁シフトさせてアドレスを発生
することにより、同様にして相関を得ることができる。
なお、カウンタ１６はクリア信号ＣＣＲを入力すること
によりリセットされる。
によりリセットされる。
本発明では、前記の如く、内蔵ＰＮパターンの始まりの
タイミングを指示する回路を設け、このタイミングをＰ
Ｎパターンの１クロック分だけ順次シフトさせることに
より、ロックに要する時間がＤＬＬのみによるものに比
較して格段に速くすることができる。
タイミングを指示する回路を設け、このタイミングをＰ
Ｎパターンの１クロック分だけ順次シフトさせることに
より、ロックに要する時間がＤＬＬのみによるものに比
較して格段に速くすることができる。
第１図は本発明の原理構成及び動作説明図、第２図は本
発明の一実施例構成図、 第３図は本発明の第二実施例説明図、 第４図は従来例、 第５図は制御信号説明図である。 １−第１相関器 ２−第２相関器 ３−加算器 ４・−ループフィルタ ５・−ＰＮパターン発生器 ６−電圧制御回路 １０−タイミング指示回路
発明の一実施例構成図、 第３図は本発明の第二実施例説明図、 第４図は従来例、 第５図は制御信号説明図である。 １−第１相関器 ２−第２相関器 ３−加算器 ４・−ループフィルタ ５・−ＰＮパターン発生器 ６−電圧制御回路 １０−タイミング指示回路
Claims (1)
- 【特許請求の範囲】 送信すべきデジタル信号を擬似ランダムパターンで変調
し、受信側では相関器を設け、また内蔵する擬似ランダ
ムパターン発生手段のパターンと受信信号の該パターン
との相関をとり、これにもとづき受信した信号の擬似ラ
ンダムパターンと受信側で内蔵する擬似ランダムパター
ン発生手段の発生する擬似ランダムパターンとの同期を
とるようにしたスペクトラム拡散通信用同期保持回路に
おいて、 擬似ランダムパターンのタイミング指示を行うタイミン
グ指示手段（１０）を設け、 前記同期がとれないとき、内蔵する擬似ランダムパター
ン発生手段の発生する該パターンを１桁ずつシフトさせ
ることにより同期が得られるようにしたことを特徴とす
るスペクトラム拡散通信用同期保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327743A JPH03187639A (ja) | 1989-12-18 | 1989-12-18 | スペクトラム拡散通信用同期保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1327743A JPH03187639A (ja) | 1989-12-18 | 1989-12-18 | スペクトラム拡散通信用同期保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03187639A true JPH03187639A (ja) | 1991-08-15 |
Family
ID=18202484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1327743A Pending JPH03187639A (ja) | 1989-12-18 | 1989-12-18 | スペクトラム拡散通信用同期保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03187639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269682A (ja) * | 1990-11-28 | 1992-09-25 | Novatel Commun Ltd | 全地球位置発見システム用多重チャネルディジタル受信機 |
-
1989
- 1989-12-18 JP JP1327743A patent/JPH03187639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04269682A (ja) * | 1990-11-28 | 1992-09-25 | Novatel Commun Ltd | 全地球位置発見システム用多重チャネルディジタル受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759034A (en) | Multi-step spread spectrum communication apparatus | |
| JP2002290282A5 (ja) | ||
| JPH05509213A (ja) | Ｓａｗｃ位相検出方法及び装置 | |
| JP2008306718A (ja) | カオス系列を利用するスペクトル拡散通信システムおよび方法 | |
| JPS60229545A (ja) | 双方向デイジタル通信方式 | |
| EP1880479A1 (en) | A system for a fast frequency hopping radio | |
| JPH04229495A (ja) | 線形帰還シフト・レジスタの状態を模擬する方法および装置 | |
| US3566268A (en) | Rapid sync-acquisition system | |
| US5452327A (en) | Programmable randomly tunable digital demodulator | |
| JPH03187639A (ja) | スペクトラム拡散通信用同期保持回路 | |
| US6317457B1 (en) | Pulse density modulator | |
| US5303260A (en) | Method and circuit for compensating for oscillator drift in a spread-spectrum communication system | |
| JPH08330913A (ja) | Ｐｎ符号発生回路及び通信端末装置 | |
| US5157695A (en) | Variable pulse rate circuit | |
| EP1222751B1 (en) | Correlator | |
| JPH0556055B2 (ja) | ||
| JPH0888587A (ja) | スペクトラム拡散通信装置 | |
| GB1566442A (en) | Data transmission systems | |
| JP3287946B2 (ja) | Ｇｐｓ受信装置 | |
| KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
| JP2681664B2 (ja) | 拡散スペクトル受信機 | |
| JPH1079687A (ja) | 遅延ロックループ | |
| Holejko et al. | Multichannel CDMA infrared link for indoor application | |
| RU2022123171A (ru) | Система передачи данных с кодовым уплотнением и стеганографической защитой сообщений | |
| JPH08102659A (ja) | 可変周波数発生器 |