JPH03187255A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH03187255A JPH03187255A JP32665589A JP32665589A JPH03187255A JP H03187255 A JPH03187255 A JP H03187255A JP 32665589 A JP32665589 A JP 32665589A JP 32665589 A JP32665589 A JP 32665589A JP H03187255 A JPH03187255 A JP H03187255A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- heat treatment
- resistor
- poly
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 60
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 229910052697 platinum Inorganic materials 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ポリシリコンを抵抗として利用するバイポー
ラデバイス、 MO8型デバイス等の半導体の製造方法
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing semiconductors such as bipolar devices and MO8 type devices that utilize polysilicon as a resistor.
一般に、半導体装置の製造プロセスにおいてポリシリコ
ンは、バイポーラトランジスタのベースやエミッタ引出
し電極、あるいはMOS トランジスタのゲート電極に
用いられる他に、集積回路の抵抗素子として用いられて
訃り、その−例を第2図を参照して説明する。In general, in the manufacturing process of semiconductor devices, polysilicon is used not only for the base and emitter extraction electrodes of bipolar transistors or the gate electrodes of MOS transistors, but also as resistive elements in integrated circuits. This will be explained with reference to FIG.
第2図(、)〜(d)はこの従来のバイポーラデバイス
の製造プロセスを概略的に示した工程断面図であシ、こ
こでは、ベース電極をポリシリコンによって引出したバ
イポーラトランジスタにかいてペース引出し電極用に用
いた同じポリシリコンを抵抗として用いた場合を示す。Figures 2 (,) to (d) are process cross-sectional views schematically showing the manufacturing process of this conventional bipolar device. A case is shown in which the same polysilicon used for the electrode is used as a resistor.
第2図において、1はp型S1基板、2はn+埋込み拡
散層、3はnエピタキシャル層、4はコレクタウオール
、5゜5!および5!は酸化膜、6はpベース領域、7
はn+エミッタ領域、8はポリシリコン、9はシリサイ
ド化領域、10はアルミ(At)配線であυ、そのプロ
セスの概l!を以下に述べる。In FIG. 2, 1 is a p-type S1 substrate, 2 is an n+ buried diffusion layer, 3 is an n epitaxial layer, 4 is a collector all, and 5°5! and 5! is an oxide film, 6 is a p base region, 7 is an oxide film,
is an n+ emitter region, 8 is polysilicon, 9 is a silicided region, and 10 is an aluminum (At) wiring υ, and the process is roughly l! is described below.
すなわち、ペース引出し電極用のポリシリコンを抵抗と
して用いたバイポーラデバイスを製造する場合、92図
(&)に示すように、バイポーラトランジスタ21のコ
レクタおよびベース接合の形成管で完了した後に、活性
領域上の酸化膜を除去後、ポリシリコン膜8を形成する
。そして、この全面にボロンを注入した後に写真製版に
よシ所定パターンのレジスト11を形成する。次いで、
第2図(b)に示すように、このレジスト11をマスク
としてポリシリコン膜8を選択的にエツチングし、その
パターニングしたベース引出し電極用ポリシリコン膜8
1&よびポリシリコン抵抗8bを形成した後、CVD酸
化膜5!を堆積する。次に、第2図(C)に示すように
、エミッタ7の拡散後、バイポーラトランジスタ21の
コンタクト形成部訃よびポリシリコン抵抗部8bのコン
タクト部分の酸化膜を除去し、続いて白金をスパッタ法
によう堆積して、これを、600℃で20分N雪中で熱
処理してシリサイド化した後、未反応の白金を王水によ
シ除去する。次いで、第2図(d)に示すように、CV
D酸化膜52を堆積後、アルミ配線10とのコンタクト
部分に開孔してアルミ配線10のバターニングを完了す
ることによυ、同図(d)に示す構造のバイポーラデバ
イスが作成される。That is, when manufacturing a bipolar device using polysilicon for a pace extraction electrode as a resistor, as shown in FIG. After removing the oxide film, a polysilicon film 8 is formed. After boron is injected into the entire surface, a resist 11 having a predetermined pattern is formed by photolithography. Then,
As shown in FIG. 2(b), the polysilicon film 8 is selectively etched using the resist 11 as a mask, and the polysilicon film 8 for the base extraction electrode is patterned.
1& and polysilicon resistor 8b, a CVD oxide film 5! Deposit. Next, as shown in FIG. 2C, after the emitter 7 is diffused, the oxide film on the contact forming part of the bipolar transistor 21 and the contact part of the polysilicon resistor part 8b is removed, and then platinum is deposited by sputtering. After the platinum is deposited as silicide by heat treatment at 600° C. for 20 minutes in N snow, unreacted platinum is removed by aqua regia. Then, as shown in FIG. 2(d), CV
After depositing the D oxide film 52, a hole is opened at the contact portion with the aluminum wiring 10 and the patterning of the aluminum wiring 10 is completed, thereby producing a bipolar device having the structure shown in FIG. 4(d).
すなわち、第2図に釦いてポリシリコン膜8は、バイポ
ーラトランジスタ部21ではベース引出し電極8aとし
て、また厚い酸化膜5の上に形成されたポリシリコン抵
抗8bとして作用するように構成されている。この場合
、ポリシリコン抵抗8bはベース電極と同じp型であっ
ても、また同じp型でもベース電極とボロン注大量が異
っていても、マスクを一枚必要とするか否かで区別でき
る。同様に、ポリシリコン抵抗8bがn型不純物の場合
でもマスクを一枚用いることによう可能である。That is, as shown in FIG. 2, the polysilicon film 8 is configured to function as a base lead electrode 8a in the bipolar transistor section 21 and as a polysilicon resistor 8b formed on the thick oxide film 5. In this case, even if the polysilicon resistor 8b is of the same p-type as the base electrode, or even if the polysilicon resistor 8b is of the same p-type but has a different amount of boron injection than the base electrode, it can be distinguished by whether one mask is required or not. . Similarly, even if the polysilicon resistor 8b is an n-type impurity, it is possible to use one mask.
ここで特徴的なことは、ポリシリコンの膜形成がベース
引出し電極と同じ膜であることである。従って、この例
では、ポリシリコン抵抗となる部分8bは、この後に少
なくとも800℃以上のエミッタの不純物拡散シよび活
性化の熱処理を一度は受けることになるので、ポリシリ
コン膜の結晶粒成長を起こすことになる。一般に、粒成
長によシ粒界での電子の散乱が少なくなるために、抵抗
が低くなる。What is characteristic here is that the polysilicon film is formed in the same film as the base extraction electrode. Therefore, in this example, the portion 8b that becomes the polysilicon resistor will be subjected to emitter impurity diffusion and activation heat treatment at least once at 800°C or higher, which will cause crystal grain growth of the polysilicon film. It turns out. Generally, grain growth reduces scattering of electrons at grain boundaries, resulting in lower resistance.
なお、ポリシリコンのエミッタ引出し電極を持つトラン
ジスタあるいはポリシリコンゲート構造のMO8fi)
ランジスタにかいても、上述と同様に、エミッタ引出し
電極あるいはゲート電極を形成するポリシリコンを抵抗
に共用した場合にも、上記同様の活性化熱処理を受けて
、結晶粒成長ひいては抵抗値の変動が起こる。In addition, a transistor with a polysilicon emitter extraction electrode or MO8fi with a polysilicon gate structure)
Similarly to the above, in transistors, when polysilicon forming the emitter lead electrode or gate electrode is also used as a resistor, the same activation heat treatment as above is applied to prevent crystal grain growth and eventually fluctuations in resistance value. happen.
このように従来の方法では、バイポーラデバイスにかい
てはベース電極用ポリシリコンあるいはエミッタ電極用
ポリシリコン、筐たポリシリコンゲート電極にかいては
p型、n型ポリシリコンを問わずに、同じポリシリコン
で形成された抵抗に釦いては、後に受ける高温活性化熱
処理によって、ポリシリコンの結晶粒成長が生じて抵抗
値の変動が起こる。そのため、温度変化および熱処理の
受ける回数等で、その変化の様子が複雑に変化するとい
う問題点があった。In this way, in the conventional method, polysilicon for the base electrode or polysilicon for the emitter electrode is used for bipolar devices, and polysilicon for the gate electrode of the casing is made of the same polysilicon, regardless of whether it is p-type or n-type polysilicon. When resistors made of silicon are subjected to high-temperature activation heat treatment later, crystal grains of polysilicon grow, causing fluctuations in resistance. Therefore, there is a problem in that the manner of change changes in a complicated manner depending on temperature changes, the number of times of heat treatment, etc.
本発明は上記のような問題点を解消するため□なされた
もので、ポリシリコン抵抗を再現性良く形成することの
できる半導体装置の製造方法を提供することを目的とす
る。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can form a polysilicon resistor with good reproducibility.
本発明に係る半導体装置の製造方法は、ポリシリコン抵
抗の形成を、トランジスタ部の形成を完了後に行うとと
もに、該ポリシリコン抵抗の活性化をランプアニールに
よυ高温・短時間に行うか、あるいは拡散炉によ、i5
900℃以上の最終の高温熱処理を行うようにしたもの
である。In the method for manufacturing a semiconductor device according to the present invention, the polysilicon resistor is formed after the formation of the transistor part is completed, and the polysilicon resistor is activated by lamp annealing at high temperature and in a short time, or By diffusion furnace, i5
A final high temperature heat treatment of 900° C. or higher is performed.
本発明においては、ポリシリコン抵抗の不純物活性化の
熱処理を最終の高温熱処理とすることによシ、ポリシリ
コン抵抗の変化やバラツキを抑えることができる。In the present invention, by performing the heat treatment for activating impurities in the polysilicon resistance as the final high-temperature heat treatment, changes and variations in the polysilicon resistance can be suppressed.
以下、本発明の実施例を図について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明による半導体装置の製造方法の一実施例
を示す概略の工程断面図であう、同図において第2図と
同一または相当部分は同一符号を付しである。FIG. 1 is a schematic process cross-sectional view showing an embodiment of the method for manufacturing a semiconductor device according to the present invention. In this figure, the same or corresponding parts as in FIG. 2 are given the same reference numerals.
まず、第1図(1)に示すように、従来例と同様にバイ
ポーラトランジスタ21のコレクタおよびベース接合の
形成まで完了した後に、活性領域上の酸化膜を除去後、
ポリシリコン膜を堆積し、その全面にボロン注入をした
後に所定の領域、すなわちベース電極の引出し部にのみ
ポリシリコン膜8aを残した後、CVD酸化膜5Iを堆
積する。First, as shown in FIG. 1 (1), after completing the formation of the collector and base junctions of the bipolar transistor 21 as in the conventional example, after removing the oxide film on the active region,
After depositing a polysilicon film and implanting boron into its entire surface, the polysilicon film 8a is left only in a predetermined region, that is, in the lead-out portion of the base electrode, and then a CVD oxide film 5I is deposited.
次に、第1図(b)に示すように、エミッタ、ベースお
よびコレクタの各電極となる部分の酸化膜を除去後、ベ
ース領域のみをレジストでかくして砒素を注入し、エミ
ッタおよびコレクタ電極を形成する。そして、スパッタ
法によシ白金を堆積し、N2中600℃、20分のシリ
サイド化熱処理を施して、王水によシ未反応の白金を除
去した後、CVD酸化膜52を堆積するとともに、ポリ
シリコン膜81を堆積し、続いてその全面KP型あるい
はn型のイオン注入12を行う。この後、ランプアニー
ルによシ、N2中1000℃、30秒のアニール、ある
いは900℃、30分の拡散炉によるアニールを行うこ
とにより、最終の不純物活性化の高温熱処理を行う。Next, as shown in FIG. 1(b), after removing the oxide film on the parts that will become the emitter, base, and collector electrodes, arsenic is implanted while only the base region is covered with resist to form the emitter and collector electrodes. do. Then, platinum is deposited by sputtering, heat treatment is performed for silicidation at 600° C. for 20 minutes in N2, and unreacted platinum is removed by aqua regia, and then a CVD oxide film 52 is deposited. A polysilicon film 81 is deposited, and then KP type or n type ion implantation 12 is performed on the entire surface. Thereafter, final high-temperature heat treatment for impurity activation is performed by lamp annealing, annealing in N2 at 1000° C. for 30 seconds, or annealing at 900° C. for 30 minutes in a diffusion furnace.
次いで、第2図(c)に示すように、写真製版によって
所定の寸法にレジスト11!を形成する。Next, as shown in FIG. 2(c), the resist 11 is formed into a predetermined dimension by photolithography! form.
次に、第2図(d)に示すように、パターニングしたレ
ジスト11tをマスクとしてポリシリコンlN8sをエ
ツチングした後、CVD酸化膜53を堆積するとともに
、レジスト1hを形成して、トランジスタ21およびポ
リシリコン抵抗部8bのコンタクト部分の写真製版を行
う。Next, as shown in FIG. 2(d), after etching the polysilicon lN8s using the patterned resist 11t as a mask, a CVD oxide film 53 is deposited, a resist 1h is formed, and the transistor 21 and polysilicon 1N8s are etched. Photolithography is performed on the contact portion of the resistor portion 8b.
次いで、第2図(・)に示すように、コンタクトホール
を開孔後、アルミ配線10のパターニングを完了するこ
とによう、ベース引出し電極用ポリシリコン膜8aの形
成後に新らたにポリシリコン抵抗8bを形成したバイポ
ーラデバイスが作成される。Next, as shown in FIG. 2(), after forming the polysilicon film 8a for the base extraction electrode, a new polysilicon resistor is formed to complete the patterning of the aluminum wiring 10 after forming the contact hole. A bipolar device formed with 8b is created.
このように、上記実施例の方法によると、通常は拡散炉
で900℃以上、30分程度の熱処理を要するエミッタ
の拡散の後に、抵抗となるポリシリコン膜1bの堆積と
不純物活性化を行い、パターニングすることによシ、結
晶粒の変化を来たす余分な熱処理を極力省くことができ
るので、ポリシリコン抵抗の再現性を飛躍的に改善する
ことができる。As described above, according to the method of the above embodiment, after the emitter diffusion, which normally requires heat treatment at 900° C. or higher for about 30 minutes in a diffusion furnace, the polysilicon film 1b serving as a resistor is deposited and the impurities are activated. By patterning, extra heat treatment that causes changes in crystal grains can be avoided as much as possible, so the reproducibility of polysilicon resistance can be dramatically improved.
なか、上記実施例ではベース引出し電極用ボリンリコン
Ha轟の形成の後に、ポリシリコン抵抗8bのポリシリ
コン膜を形成したバイポーラトランジスタの場合につい
て述べたが、バイポーラデバイスやBICMOSデバイ
スにおいて、ポリシリコン抵抗のポリシリコン膜を、エ
ミッタ電極用ポリシリコンの形成と同一のポリシリコン
膜、もしくはエミッタ電極用ポリシリコンの形成後に、
新らたに形成したポリシリコン膜で形成しても、上記実
施例と同様の効果を奏する。!た、ポリシリコン抵抗)
MOS )ランジスタについても、同様にソース、ド
レインの活性化熱処理後の工程で、ゲート電極用ポリシ
リコンとは異なり、新らたにポリシリコン膜を形成し、
抵抗とすることについても同様の理由で、本発明を適用
できることは勿論である。In the above embodiment, the case of a bipolar transistor was described in which the polysilicon film of the polysilicon resistor 8b was formed after the formation of the polysilicon resistor 8b for the base extraction electrode. The silicon film is the same polysilicon film as the polysilicon film for the emitter electrode, or after the polysilicon film for the emitter electrode is formed.
Even if a newly formed polysilicon film is used, the same effect as in the above embodiment can be obtained. ! (Polysilicon resistor)
Similarly, for MOS) transistors, a new polysilicon film is formed in the process after the source and drain activation heat treatment, unlike the polysilicon for the gate electrode.
Of course, the present invention can also be applied to resistors for the same reason.
以上のように本発明によれば、抵抗形成用のポリシリコ
ン膜の活性化熱処理を、製造工程での900℃以上の熱
処理の最終のものとしたことおよび、それに続く、80
0℃程度のCVDによる付加的な熱処理を最少限にする
ことによシ、ポリシリコンの結晶粒の増大化を抑制でき
る。これによって、ポリシリコン抵抗の変化およびバラ
ツキを抑え、再現性の良いポリシリコン抵抗を作成する
ことが可能になる。As described above, according to the present invention, the activation heat treatment of the polysilicon film for resistor formation is the final heat treatment at 900° C. or higher in the manufacturing process, and the subsequent 800° C.
By minimizing the additional heat treatment by CVD at about 0° C., it is possible to suppress the growth of polysilicon crystal grains. This makes it possible to suppress changes and variations in polysilicon resistance and to create polysilicon resistors with good reproducibility.
第1図(1)〜(、)は本発明の一実施例によるバイポ
ーラデバイスの製造工程を示す断面図、第2図体)〜(
d)は従来方法によるバイポーラデバイスの製造工程を
示す断面図である。
1・・・・p型Si基板、2・・・・n 埋込み拡散層
、3・・・・n″″″エピタキシヤル層・・・・コレク
タウオール、5 、5+ 、 5z 、 5s・・・酸
化膜、6・・・・ベース領域、7・・・・エミッタ領域
、8.8+ ・・・・ポリシリコン膜、8a・・・・
ベース引出し電極用ポリシリコニ4.8b ・・・・ポ
リシリコン抵抗、9・・・・シリサイド化領域、10・
・・・アルミ配線、11 、111. I Is・・・
・レジスト、12・・・・イオン注入、21・・・・バ
イポーラトランジスタ。
第
1
図(a)
1
第
図(d)Figures 1 (1) to (,) are cross-sectional views showing the manufacturing process of a bipolar device according to an embodiment of the present invention;
d) is a cross-sectional view showing the manufacturing process of a bipolar device by a conventional method. 1...p-type Si substrate, 2...n buried diffusion layer, 3...n'''' epitaxial layer...collector all, 5, 5+, 5z, 5s...oxidation Film, 6...Base region, 7...Emitter region, 8.8+...Polysilicon film, 8a...
Polysilicon for base extraction electrode 4.8b... Polysilicon resistor, 9... Silicided region, 10...
...Aluminum wiring, 11, 111. I Is...
-Resist, 12...Ion implantation, 21...Bipolar transistor. Figure 1 (a) 1 Figure (d)
Claims (1)
造工程の最終熱処理は、ポリシリコン抵抗の活性化熱処
理であることを特徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device, the semiconductor device having polysilicon as a resistor, wherein the final heat treatment in the manufacturing process is heat treatment for activating the polysilicon resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32665589A JPH03187255A (en) | 1989-12-15 | 1989-12-15 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32665589A JPH03187255A (en) | 1989-12-15 | 1989-12-15 | Fabrication of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187255A true JPH03187255A (en) | 1991-08-15 |
Family
ID=18190197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32665589A Pending JPH03187255A (en) | 1989-12-15 | 1989-12-15 | Fabrication of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187255A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094411A (en) * | 2007-10-11 | 2009-04-30 | Fujitsu Microelectronics Ltd | Manufacturing method for semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5725981A (en) * | 1980-07-24 | 1982-02-10 | Canon Inc | Electronic appliance with printer |
JPS57122560A (en) * | 1981-12-18 | 1982-07-30 | Hitachi Ltd | Semiconductor device |
-
1989
- 1989-12-15 JP JP32665589A patent/JPH03187255A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5725981A (en) * | 1980-07-24 | 1982-02-10 | Canon Inc | Electronic appliance with printer |
JPS57122560A (en) * | 1981-12-18 | 1982-07-30 | Hitachi Ltd | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094411A (en) * | 2007-10-11 | 2009-04-30 | Fujitsu Microelectronics Ltd | Manufacturing method for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2860103B2 (en) | Semiconductor device manufacturing method | |
JP3688734B2 (en) | Method of manufacturing part of integrated circuit and structure thereof | |
JPH0564456B2 (en) | ||
US5316960A (en) | C-MOS thin film transistor device manufacturing method | |
US4946798A (en) | Semiconductor integrated circuit fabrication method | |
US4772567A (en) | Method of producing a semiconductor integrated circuit BI-MOS device | |
JPS6269555A (en) | Manufacturing transistor | |
JPH03187255A (en) | Fabrication of semiconductor device | |
JP2850251B2 (en) | C-MOS thin film transistor device and method of manufacturing the same | |
JPS6226573B2 (en) | ||
JP2000307060A (en) | Manufacture of resistor element | |
US6274416B1 (en) | Method for fabricating a semiconductor device including a latch-up preventing conductive layer | |
JP3196241B2 (en) | Method for manufacturing semiconductor device | |
JPH04287929A (en) | Manufacture of semiconductor device | |
JP2797200B2 (en) | Polycrystalline silicon electrode and method of manufacturing the same | |
JP3173093B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2874885B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2777153B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2995231B2 (en) | Method for manufacturing analog polysilicon capacitor | |
JPS59105366A (en) | Manufacture of metal oxide semiconductor type transistor | |
JP2715448B2 (en) | Method for manufacturing semiconductor device | |
JPH0770543B2 (en) | Transistor manufacturing method | |
JPH03165523A (en) | Manufacture of semiconductor device | |
JPH0774169A (en) | Semiconductor device and manufacture thereof | |
JPS6376470A (en) | Manufacture of semiconductor device |