JPH03187243A - セルレイアウト方法 - Google Patents
セルレイアウト方法Info
- Publication number
- JPH03187243A JPH03187243A JP32597189A JP32597189A JPH03187243A JP H03187243 A JPH03187243 A JP H03187243A JP 32597189 A JP32597189 A JP 32597189A JP 32597189 A JP32597189 A JP 32597189A JP H03187243 A JPH03187243 A JP H03187243A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- unplaced
- layout
- gravity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 44
- 230000005484 gravity Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、半導体集積回路を構成するセルのレイアウト
方法、さらには当該セルの配置位置を効率的に決定する
手法に関し、例えばスタンダードセル方式を採用する半
導体集積回路のセルレイアウトに適用して有効な技術に
関するものである。
方法、さらには当該セルの配置位置を効率的に決定する
手法に関し、例えばスタンダードセル方式を採用する半
導体集積回路のセルレイアウトに適用して有効な技術に
関するものである。
所望の論理機能を満足するLSIを実現する設計手法と
してスタンダードセル方式がある。この方式は、予め人
手若しくは計算機によって設計され、検証されたスタン
ダードセルのライブラリを用いることによって行われる
もので、開発工期、開発費用の点でゲートアレ一方式に
劣るものの、優れた機能、高集積密度を生かした応用が
可能とされる。
してスタンダードセル方式がある。この方式は、予め人
手若しくは計算機によって設計され、検証されたスタン
ダードセルのライブラリを用いることによって行われる
もので、開発工期、開発費用の点でゲートアレ一方式に
劣るものの、優れた機能、高集積密度を生かした応用が
可能とされる。
このようなスタンダードセル方式を採用するI。
SIのセルレイアウト手法としてペアリンキング法が挙
げられる。これによれば、全ての未配置セルに関し、既
配置セルとの結線数が調べられ1次に既配置セルとの結
線数が最大となる未配置セルが選択され、更に当該未配
置セルとの配線長が最小になる位置が決定され、そこが
当該未配置セルの配置箇所とされる。
げられる。これによれば、全ての未配置セルに関し、既
配置セルとの結線数が調べられ1次に既配置セルとの結
線数が最大となる未配置セルが選択され、更に当該未配
置セルとの配線長が最小になる位置が決定され、そこが
当該未配置セルの配置箇所とされる。
尚、セルのレイアウトについて記載された文献の例とし
ては、特開昭59〜184969号公報がある。
ては、特開昭59〜184969号公報がある。
本発明者は、セルのレイアウトを対話型の自動配置シス
テムによって実現するために上記ペアリンキング法の採
用を検討した。それによれば、ペアリンキング法におけ
る上記一連の処理によって一つの未配置セルの配置箇所
しか決定できないから、全ての未配置セルのレイアウト
を完了するには上記一連の処理を未配置セルの数だけ繰
返さなければならず、このためにセルレイアウトに長時
間を要し、対話型の自動配置システムとしては応答性の
悪いものになってしまうことが見い出された。
テムによって実現するために上記ペアリンキング法の採
用を検討した。それによれば、ペアリンキング法におけ
る上記一連の処理によって一つの未配置セルの配置箇所
しか決定できないから、全ての未配置セルのレイアウト
を完了するには上記一連の処理を未配置セルの数だけ繰
返さなければならず、このためにセルレイアウトに長時
間を要し、対話型の自動配置システムとしては応答性の
悪いものになってしまうことが見い出された。
本発明の目的は、全ての未配置セルのレイアウトを効率
的に行うことができるセルレイアウト方法を提供するこ
とにある。
的に行うことができるセルレイアウト方法を提供するこ
とにある。
本願の前記ならびにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、未配置セルの接続先とされる既配置セルの接
続端子同士を結ぶことで形成される領域の重心位置を未
配置セル毎に求め、求められた重心位置に基づいて未配
置セルの相対配置位置を決定する、というものである。
続端子同士を結ぶことで形成される領域の重心位置を未
配置セル毎に求め、求められた重心位置に基づいて未配
置セルの相対配置位置を決定する、というものである。
ここで、上記未配置セルの相対配置位置の決定は、上記
重心位置に基づいて該当する未配置セルを、スタンダー
ドセル方式によって決定される領域に割当るようにする
ことで容易に行うことができる。
重心位置に基づいて該当する未配置セルを、スタンダー
ドセル方式によって決定される領域に割当るようにする
ことで容易に行うことができる。
上記した手段によれば、未配置セルの接続先とされる既
配置セルの接続端子同士を結ぶことで形成される領域の
重心位置に基づいて未配置セルブロックの相対配置位置
を決定する、という簡単なアルゴリズムにより全ての未
配置セルのレイアウトが行われ、このことが、未配置セ
ルのレイアウトの高速化を達成する。
配置セルの接続端子同士を結ぶことで形成される領域の
重心位置に基づいて未配置セルブロックの相対配置位置
を決定する、という簡単なアルゴリズムにより全ての未
配置セルのレイアウトが行われ、このことが、未配置セ
ルのレイアウトの高速化を達成する。
第3図には1本発明の一実施例方法を適用した自動配置
システムが示される。この自動配置システム10は、特
に制限されないが、グラフィックやキャラクタなどを表
示するためのデイスプレィ1、マウス2やキーボード3
などを含む入力装置4、プリンタ6やプロッタ7などを
含む出力装置8、そして磁気ディスク9や磁気テープ1
1を記憶媒体とする記憶装置12などがそれぞれ主制御
装置5に結合されて構成される。入力装置4はセルのレ
イアウト処理における各種処理条件等を主制御装置5に
認識させるための処理条件入力用として、更には当該レ
イアウト処理において本実施例システムとの対話を可能
とするのに利用される。
システムが示される。この自動配置システム10は、特
に制限されないが、グラフィックやキャラクタなどを表
示するためのデイスプレィ1、マウス2やキーボード3
などを含む入力装置4、プリンタ6やプロッタ7などを
含む出力装置8、そして磁気ディスク9や磁気テープ1
1を記憶媒体とする記憶装置12などがそれぞれ主制御
装置5に結合されて構成される。入力装置4はセルのレ
イアウト処理における各種処理条件等を主制御装置5に
認識させるための処理条件入力用として、更には当該レ
イアウト処理において本実施例システムとの対話を可能
とするのに利用される。
デイスプレィ上は、入力装置4からの入力に応じて各種
処理条件を表示したり、レイアウトブロックを表示する
のに用いられる。特にこのデイスプレィ1は、グラフィ
ック表示画面とキャラクタ表示画面とを重ね合わせて表
示するマルチウィンドウ機能を有する。記憶装置12に
は、スタンダードセル方式を採用するLSIの論理設計
情報や既配置セルのレイアウト情報など、当該LSIに
関する各種設計情報がスタンダードライブラリとして格
納されている。出力装置8は、セルのレイアウト情報な
ど、必要な設計情報を必要に応じてハードコピーするの
に用いられる。主制御装置5は、自動配置システム各部
の動作制御及びレイアウト処理などに関する所定の演算
処理を予め定められたプログラムに従って実行する。
処理条件を表示したり、レイアウトブロックを表示する
のに用いられる。特にこのデイスプレィ1は、グラフィ
ック表示画面とキャラクタ表示画面とを重ね合わせて表
示するマルチウィンドウ機能を有する。記憶装置12に
は、スタンダードセル方式を採用するLSIの論理設計
情報や既配置セルのレイアウト情報など、当該LSIに
関する各種設計情報がスタンダードライブラリとして格
納されている。出力装置8は、セルのレイアウト情報な
ど、必要な設計情報を必要に応じてハードコピーするの
に用いられる。主制御装置5は、自動配置システム各部
の動作制御及びレイアウト処理などに関する所定の演算
処理を予め定められたプログラムに従って実行する。
次に、上記のように構成された自動配置システムを用い
て、スタンダードセル方式を採用するLSIの未配置セ
ルのレイアウトを行う場合について第1A図乃至第1D
図及び第2図をも参照に加えて説明する6 第1A図乃至第1D図には未配置セルがレイアウトされ
ていく様子が示され、第2図には本自動配置システムに
おけるセルレイアウト処理の流れが示される。
て、スタンダードセル方式を採用するLSIの未配置セ
ルのレイアウトを行う場合について第1A図乃至第1D
図及び第2図をも参照に加えて説明する6 第1A図乃至第1D図には未配置セルがレイアウトされ
ていく様子が示され、第2図には本自動配置システムに
おけるセルレイアウト処理の流れが示される。
先ず、オペレータは入力装置4を操作して、しイアウド
処理の対象となるLSI及びそのレイアウト領域を特定
する。すると主制御装置5の制御により、該当するレイ
アウト領域及びこのレイアウト領域の既配置セルがデイ
スプレイエに表示される。
処理の対象となるLSI及びそのレイアウト領域を特定
する。すると主制御装置5の制御により、該当するレイ
アウト領域及びこのレイアウト領域の既配置セルがデイ
スプレイエに表示される。
第1A図において、20はレイアウト領域、21乃至2
8は既配置セルである。スタンダードセルは、既配置セ
ル及び未配置セルをも含めて通常は単純な論理ゲートや
フリップフロップなどの論理機能を有し、幾何学的には
高さ一定、幅が可変の形状をもっていることが多い。本
実施例において既配置セル21乃至28のうち22及び
28で示されるセルには、幅が比較的狭く形成されたも
のが適用されている。
8は既配置セルである。スタンダードセルは、既配置セ
ル及び未配置セルをも含めて通常は単純な論理ゲートや
フリップフロップなどの論理機能を有し、幾何学的には
高さ一定、幅が可変の形状をもっていることが多い。本
実施例において既配置セル21乃至28のうち22及び
28で示されるセルには、幅が比較的狭く形成されたも
のが適用されている。
次に、未配置セルと既配置セルとの関係で特定される領
域の重心位置が主制御装置5によって求められる(ステ
ップ5TI)。すなわち、未配置セルの接続先とされる
既配置セルの接続端子同士を結ぶことで形成される領域
の重心位置が未配置セル毎に求められる。
域の重心位置が主制御装置5によって求められる(ステ
ップ5TI)。すなわち、未配置セルの接続先とされる
既配置セルの接続端子同士を結ぶことで形成される領域
の重心位置が未配置セル毎に求められる。
ここで、特に制限されないが、未配置セルの数を8個と
し、それらをA乃至Hの符号を付して区別するものとす
る。また、未配置セルA乃至Hを既記ぼセル21乃至2
4と既配置セル25乃至28との間に2列に配置するも
のとする6第1A図において、例えば未配置セルAの接
続先を既配置セル21.24.25とすると、この既配
置セル21,24.25の接続端子3工、32.33を
結ぶことによって形成される領域35は三角形状となり
、この三角形領域35の重心位置aの座標は、接続端子
31,32,33の座標情報(X工r ’/x、> *
(Xzt yz) F (xay y3)を用い
て次のように示される。
し、それらをA乃至Hの符号を付して区別するものとす
る。また、未配置セルA乃至Hを既記ぼセル21乃至2
4と既配置セル25乃至28との間に2列に配置するも
のとする6第1A図において、例えば未配置セルAの接
続先を既配置セル21.24.25とすると、この既配
置セル21,24.25の接続端子3工、32.33を
結ぶことによって形成される領域35は三角形状となり
、この三角形領域35の重心位置aの座標は、接続端子
31,32,33の座標情報(X工r ’/x、> *
(Xzt yz) F (xay y3)を用い
て次のように示される。
このようにして他の未配置セルB乃至Hについてもそれ
ぞれ接続関係によって特定される領域の重心位置by
C,d、e、f、g、hの座標を求める。第1B図には
このようにして求められた重心位@a乃至りが示される
。
ぞれ接続関係によって特定される領域の重心位置by
C,d、e、f、g、hの座標を求める。第1B図には
このようにして求められた重心位@a乃至りが示される
。
ここで、未配置セルA乃至Hそれぞれの接続先となる既
配置セル21乃至28は、記憶装置112内に格納され
ている設計情報、具体的には論理設計段階で決定された
結線関係情報(通常は信号名で記述されている)により
容易に特定される。また、全ての既配置セル21乃至2
8の接続端子の座標情報も記憶装置11内に格納されて
おり、主制御装置5においてはこの記憶装置11内の該
当情報を参照することにより、上記重心位置a乃至りの
各座標を簡単に算出することができる。
配置セル21乃至28は、記憶装置112内に格納され
ている設計情報、具体的には論理設計段階で決定された
結線関係情報(通常は信号名で記述されている)により
容易に特定される。また、全ての既配置セル21乃至2
8の接続端子の座標情報も記憶装置11内に格納されて
おり、主制御装置5においてはこの記憶装置11内の該
当情報を参照することにより、上記重心位置a乃至りの
各座標を簡単に算出することができる。
尚、未配置セルの接続先となる既配置セルが2個の場合
は、当該既配置セルの接続端子同士を結ぶと直線にしか
ならないが、この場合には、当該直線の中心位置が求め
られる。本発明における領域にはこの場合の直線が含ま
れ、また当該領域の重心位置にはその場合の中心位置が
含まれるものと解されたい。
は、当該既配置セルの接続端子同士を結ぶと直線にしか
ならないが、この場合には、当該直線の中心位置が求め
られる。本発明における領域にはこの場合の直線が含ま
れ、また当該領域の重心位置にはその場合の中心位置が
含まれるものと解されたい。
次に、再び入力装置4を介して第1のソート処理の指示
がなされると、主制御装置5は、上記重心位置情報に基
づいて先ず、スタンダードセル方式によって決定される
セル列に直交する方向(Y方向)へのソート処理を行う
(ステップ5T2)。
がなされると、主制御装置5は、上記重心位置情報に基
づいて先ず、スタンダードセル方式によって決定される
セル列に直交する方向(Y方向)へのソート処理を行う
(ステップ5T2)。
このソート処理においてはスタンダードセル方式によっ
て決定されるセル配置領域、すなわち所定の配線チャネ
ルを確保して予め設定されている配置領域が考慮され、
当該配置領域に沿うように行われる。尚、このY方向の
ソート処理は未配置セルのセル列が1列の場合には不要
となる。
て決定されるセル配置領域、すなわち所定の配線チャネ
ルを確保して予め設定されている配置領域が考慮され、
当該配置領域に沿うように行われる。尚、このY方向の
ソート処理は未配置セルのセル列が1列の場合には不要
となる。
上記のソート処理の結果は、第1C図に示されるように
、上段のセル列に属する重心位置群41と下段のセル列
に属する重心位置群42とに分けられる。
、上段のセル列に属する重心位置群41と下段のセル列
に属する重心位置群42とに分けられる。
次に、再び入力装置4を介して第2のソート処理の指示
がなされると、主制御装置5は、上記重心位置情報に基
づいて今度はセル列方向(X方向)へのソート処理を行
う(ステップ5T3)。このソート処理においては未配
置セルA乃至Hの個別的な幅が考慮される。
がなされると、主制御装置5は、上記重心位置情報に基
づいて今度はセル列方向(X方向)へのソート処理を行
う(ステップ5T3)。このソート処理においては未配
置セルA乃至Hの個別的な幅が考慮される。
上記のソート処理の結果、未配置セルA乃至工(のレイ
アウトは、第1D図に示されるようになり。
アウトは、第1D図に示されるようになり。
未配置セル配列領域の上段には、未配置セルA。
B、C,Dが割当てられ、当該領域の下段には未配置セ
ルE、F、G、Hが割当てられる。
ルE、F、G、Hが割当てられる。
尚、セル列とセル列との間はアルミニウム層による配線
チャネルとされる。
チャネルとされる。
以上のようにして得られた未配置セルレイアウト情報は
、−旦記憶装置12に格納され、必要に応じて出力装置
8によりハードコピーされる。
、−旦記憶装置12に格納され、必要に応じて出力装置
8によりハードコピーされる。
本実施例によれば以下の作用効果を得ることができ名゛
。
。
(1)未配置セルの接続先とされる既配置セルの接続端
子同士を結ぶことで形成される領域の重心位置求め、こ
の重心位置に基づいて、セル列方向と直交する方向への
ソート処理と、セル列方向へのソート処理とを行うこと
で未配置セルのレイアウトを行うようにしており、この
方法によれば、簡単なアルゴリズムにより全ての未配置
セルのレイアウトを行うことができ、レイアウトの高速
化を図ることができる。
子同士を結ぶことで形成される領域の重心位置求め、こ
の重心位置に基づいて、セル列方向と直交する方向への
ソート処理と、セル列方向へのソート処理とを行うこと
で未配置セルのレイアウトを行うようにしており、この
方法によれば、簡単なアルゴリズムにより全ての未配置
セルのレイアウトを行うことができ、レイアウトの高速
化を図ることができる。
(2)上記(1)の効果より、本レイアウト方法を対話
型の自動配置システムに適用した場合に応答性に優れ、
極めて有効となる。
型の自動配置システムに適用した場合に応答性に優れ、
極めて有効となる。
(3)また本実施例では上記領域の重心位置を未配置セ
ルの接続先とされる複数の既配置セルの接続端子の座標
情報に基づいて求めるようにしているため、上記領域の
重心位置を容易に求めることができる。
ルの接続先とされる複数の既配置セルの接続端子の座標
情報に基づいて求めるようにしているため、上記領域の
重心位置を容易に求めることができる。
(4)更に、上記重心位置に基づいて該当する未配置セ
ルを、スタンダードセル方式によって決定されるセル配
置領域に割当てるようにしたことにより未配置セルの相
対位置を簡単に求めることができる。すなわちスタンダ
ードセル方式においてはセルが列状に配置されるように
セル配置領域が予め決められているから、本セルレイア
ウト方式が特に効果的となる。
ルを、スタンダードセル方式によって決定されるセル配
置領域に割当てるようにしたことにより未配置セルの相
対位置を簡単に求めることができる。すなわちスタンダ
ードセル方式においてはセルが列状に配置されるように
セル配置領域が予め決められているから、本セルレイア
ウト方式が特に効果的となる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。
例えば、上記実施例では重心位置情報に基づいてセル列
方向と直交する方向へのソート処理を行った後に、セル
列方向へのソート処理を行うようにしたが、これとは逆
に、セル列方向へのソート処理を行った後にこの方向と
直交する方向へのソート処理を行うようにしてもよい。
方向と直交する方向へのソート処理を行った後に、セル
列方向へのソート処理を行うようにしたが、これとは逆
に、セル列方向へのソート処理を行った後にこの方向と
直交する方向へのソート処理を行うようにしてもよい。
また眼−の未配置セルにおいて複数の接続端子が存在す
る場合には、各端子について上記実施例の如く重心位置
を求め、それらを結ぶ領域の重心を求めるようにすると
よい。
る場合には、各端子について上記実施例の如く重心位置
を求め、それらを結ぶ領域の重心を求めるようにすると
よい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるスタンダードセル方
式LSIのレイアウトに適用した場合について説明した
が、本発明はそれに限定されるものではなく、各種セミ
カスタムLSIなどのセルレイアウトにも広く適用する
ことができる。
をその背景となった利用分野であるスタンダードセル方
式LSIのレイアウトに適用した場合について説明した
が、本発明はそれに限定されるものではなく、各種セミ
カスタムLSIなどのセルレイアウトにも広く適用する
ことができる。
本発明は少なくとも半導体集積回路を構成するセルのレ
イアウト方法において既配置セルが存在する条件のもの
に適用することができる。
イアウト方法において既配置セルが存在する条件のもの
に適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、未配置セルの接続先とされる既配置セルの接
続端子同士を結ぶことで形成される領域の重心位置に基
づいて未配置セルブロックの相対配置位置を決定する、
といった簡単なアルゴリズムにより全ての未配置セルの
レイアウトを行うことができ、これによって未配置セル
のレイアウトの効率化を図ることができる。
続端子同士を結ぶことで形成される領域の重心位置に基
づいて未配置セルブロックの相対配置位置を決定する、
といった簡単なアルゴリズムにより全ての未配置セルの
レイアウトを行うことができ、これによって未配置セル
のレイアウトの効率化を図ることができる。
第1A図乃至第1D図は本発明の一実施例であるセルレ
イアウト方法の説明図、 第2図はセルレイアウト処理の流れ図、第3図は上記セ
ルレイアウト方法が適用される自動配置システムのブロ
ック図である。 1・・・デイスプレィ、4・・・入力装置、5・・・主
制御装置、8・・・出力装置、12・・・記憶装置、2
1乃至28・・・既配置セル、A乃至H・・・未配置セ
ル、a乃第 1 図 第 図 第 8 図 第 図 第 図 −一8ボn侵置
イアウト方法の説明図、 第2図はセルレイアウト処理の流れ図、第3図は上記セ
ルレイアウト方法が適用される自動配置システムのブロ
ック図である。 1・・・デイスプレィ、4・・・入力装置、5・・・主
制御装置、8・・・出力装置、12・・・記憶装置、2
1乃至28・・・既配置セル、A乃至H・・・未配置セ
ル、a乃第 1 図 第 図 第 8 図 第 図 第 図 −一8ボn侵置
Claims (1)
- 【特許請求の範囲】 1、半導体集積回路を構成するセルレイアウト方法にお
いて、未配置セルの接続先とされる既配置セルの接続端
子同士を結ぶことで形成される領域の重心位置を未配置
セル毎に求めるステップと、求められた重心位置に基づ
いて未配置セルの相対配置位置を決定するステップとを
含むことを特徴とするセルレイアウト方法。 2、上記重心位置に基づいて該当する未配置セルを、ス
タンダードセル方式によって決定されるセル配置領域に
割当てるようにした、請求項1記載のセルレイアウト方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32597189A JPH03187243A (ja) | 1989-12-18 | 1989-12-18 | セルレイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32597189A JPH03187243A (ja) | 1989-12-18 | 1989-12-18 | セルレイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03187243A true JPH03187243A (ja) | 1991-08-15 |
Family
ID=18182641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32597189A Pending JPH03187243A (ja) | 1989-12-18 | 1989-12-18 | セルレイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03187243A (ja) |
-
1989
- 1989-12-18 JP JP32597189A patent/JPH03187243A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5801959A (en) | Integrated circuit layout | |
US7593012B2 (en) | Graphics image generation method, program and statistical data drawing apparatus | |
JPH0679319B2 (ja) | 配置更新方法 | |
JP2001522111A (ja) | Icレイアウトにおけるポリゴン表現 | |
EP0612023B1 (en) | Net diagram routing method | |
US8510702B2 (en) | Interactive routing editor with symbolic and geometric views for integrated circuit layout | |
US6615399B2 (en) | Semiconductor device having dummy pattern | |
JPH04124855A (ja) | 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置 | |
US6401233B1 (en) | Semiconductor integrated circuit wiring condition processing method | |
US6907594B2 (en) | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium | |
JPH03187243A (ja) | セルレイアウト方法 | |
JPH0677324A (ja) | 導体部分のレイアウトデータの変換方法及びその装置 | |
JPH01232475A (ja) | 平行線結線方法 | |
US6189129B1 (en) | Figure operation of layout for high speed processing | |
JPH02140952A (ja) | 集積回路の電源配線方法 | |
JP2921454B2 (ja) | 集積回路の配線方法 | |
JP3166847B2 (ja) | プリント基板設計における配線収容性評価プログラムを記録した記録媒体および装置 | |
US7346884B1 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
JPH10134092A (ja) | 半導体回路の回路入力方法 | |
JP2002151595A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計支援装置及び半導体集積回路 | |
JPH03211675A (ja) | Cad図面表示方式 | |
JP2002203001A (ja) | 電源配線設計装置 | |
JPS61120279A (ja) | 半導体集積回路のレイアウト方式 | |
JPH096826A (ja) | 半導体集積回路の設計方法 | |
JPS6058642A (ja) | プリント板の線巾拡大方式 |