JPH03184080A - 液晶表示パネルのパターン回路試験方法 - Google Patents

液晶表示パネルのパターン回路試験方法

Info

Publication number
JPH03184080A
JPH03184080A JP32266689A JP32266689A JPH03184080A JP H03184080 A JPH03184080 A JP H03184080A JP 32266689 A JP32266689 A JP 32266689A JP 32266689 A JP32266689 A JP 32266689A JP H03184080 A JPH03184080 A JP H03184080A
Authority
JP
Japan
Prior art keywords
measurement
lines
series circuit
terminals
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32266689A
Other languages
English (en)
Inventor
Shinobu Sumi
忍 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP32266689A priority Critical patent/JPH03184080A/ja
Publication of JPH03184080A publication Critical patent/JPH03184080A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、製造した液晶表示パネルのパターン回路が電
気的に適正な接続状態にあるか否かを判定する液晶表示
パネルのパターン回路試験方法に関する。
[従来の技術] TPTアクティブマトリックス型の液晶表示パネルにお
いては、透明基板の上に第5図に示すように列方向に沿
う複数本のドレインライン1、および行方向に沿う複数
本のゲートライン2をそれぞれバターニングにより配列
形成し、これらドレインライン1およびゲートライン2
への通電によりTFT3を介して所要の画素電極4を駆
動して所要の画像を表示するようになっている。
そしてこのような液晶表示パネル用の透明基板を製遺し
た際には、各ドレインライン1および各ゲートライン2
の途中に欠陥などによる電気的なオープンが生じていな
いかどうか、或いはドレインライン1とゲートライン2
との間で電気的なショートが生じていないかどうかを判
定するためのパターン回路試験が行われている。
従来、このようなパターン回路試験は次のようにして行
われている。まず第5図に示すように、ドレインライン
1の一方の端子1aに電源5および電流計6が直列に接
続された測定線7を、他方の端子1bにアース線8をそ
れぞれ接続して前記端子1a、lb間に電圧をかけ、ド
レインライン1に電流が流れるか否かを電流計6により
読取ってドレインライン1におけるオープンの有無を判
定し、このような操作を順次各ドレインライン1に対し
て行なう。次に同様に順次各ゲートライン2の端子2a
、2b間に電圧をかけてゲートライン2におけるオープ
ンの有無を判定する。さらに−本のゲートライン2にア
ース線8を接続した状態で順次各ドレインライン1に測
定線7を接続してそれぞれその両者間に71S Jfを
かけ、続いてアース線8を次に並ぶ他のゲートライン2
に接続し、この状態で再び各ドレインライン1に順次測
定線7を接続してその両者間に電圧をかけ、このような
操作を繰り返してドレインライン1とゲートライン2と
の層間で電気的なショートが生じていないかどうか判定
する。
[発明が解決しようとする課題] しかしながらこのような試験方法においては、測定線お
よびアース線を接続する回数が極めて多く、このため作
業が煩雑で能率性が低下する難点がある。
本発明はこのような点に着目してなされたもので、その
目的とするところは、測定線およびアース線を接続する
回数を大幅に減少させて作業能率を確実に向上させるこ
とができる液晶表示パネルのパターン回路試験方法を提
供することにある。
[課題を解決するための手段] 本発明はこのような目的を遠戚するために、透明基板に
配列形成された複数のドレインラインおよび複数のゲー
トラインの配線の良否を試験する方法であって、前記ド
レインラインの一方側の端子同士、および他方側の端子
同士を交互にそれぞれ外部接続線により結線し、これら
外部接続線により各ドレインラインが直列に接続する第
1のflFI定用直列用直列回路し、前記ゲートライン
の一方側の端子l1FI±、および他方側の端子同士を
交互にそれぞれ外部接続線により結線し、これら外部接
続線により各ゲートラインが直列に接続する第2の測定
用直列回路を構成し、前記第1の測定用直列回路の両端
子間に電圧をかけて該第1の測定用直列回路に対する導
通の白“無によりドレインラインの電気的なオープンの
有無を判定し、前記第2の測定用直列回路の両端子間に
電圧をかけてゲートラインの電気的なオープンの有無を
判定し、さらに前記第1および第2の測定用直列回路間
に電圧をかけてドレインラインとゲートラインとのショ
ートの有無を判定するようにしたものである。
[作 m] このような試験方法においては、第1の測定用直列回路
の両端の端子に測定線およびアース線を接続する操作、
第2の測定用直列回路の両端の端子に測定線およびアー
ス線を接続する操作、および第1の測定用直列回路の一
方の端子と第2の測定用直列回路の一方の端子に測定線
およびアース線を接続する操作との三回の操作でドレイ
ンラインおよびゲートラインのそれぞれにおける電気的
なオープンの有無およびショートの有無を能早よく判定
することが可能となる。
[実施例] 以下、本発明の一実施例について第1図および第2図を
参照して説明する。
ドレインライン1が配列形成された透明基板に予めその
隣り合うドレインライン1の一方側の端子1a同士、お
よび他方側の端子1b同士を交互にそれぞれ外部接続線
10により結線し、これら外部接続線10により各ドレ
インライン1が直列状態に接続する第1の測定用直列回
路Aを構成しておく。また同様に、ゲートライン2にお
いても、予めその隣り合うゲートライン2の一方側の端
子2a同士、および他方側の端子2b同士を交互にそれ
ぞれ外部接続線11により結線し、これら外部接続線1
1により各ゲートライン2が直列状態に接続する第2の
#j定用直列四路Bを構成しておく。
このような状態において、第1の測定用直列回路Aの一
端の端子A、に、電源5および電流計6を備える測定線
7を、他端の端子A2にアース線8をそれぞれ接続して
前記端子A1A2間に電圧をかける。そしてこのとき、
電流計6の針が振れ、第1のハ1定用直列回路Aに電流
が流れたとすれば、各ドレインライン1にオープンが生
じていないと判定でき、逆に電流:16の針が振れず、
第1の測定用直列回路Aに電流が流れなかった場合には
、少なくともいずれか一本のドレインライン1にオープ
ンが土じていると判定することができる。
この場合、多数配列するドレインライン1のうちのどの
ドレインライン1にオープンが生じているかは分からな
いが、一般に透明基板の製造に当っては、多数配列する
ドレインライン1のうちのいずれか一本にでもオープン
が生じていればその透明基板の全体を不良品として取り
扱うのが普通であるから特に問題はない。ただ、どの列
のドレインライン1にオープンが生じたかを特に知りた
い場合には、第1の測定用直列回路Aの他方の端子A2
にアース線8を接触させた状態で、第1の測定用直列回
路Aの一方の端子A、側から各ドレインライン1の端子
1a。
1bに順次Mj定線7を接続していくようにすれば知る
ことができる。
次に、ゲートライン2のオープンを判定する試験につい
て述べる。まず第2の測定用直列回路Bの一端の端子B
1に測定線7を、他端の端子B2にアース線8をそれぞ
れ接続して前記端子B、  B、間に電圧をかける。そ
してこのとき、電流計6の針が振れ、第2の測定用直列
回路Bに電流が流れたとすれば、各ゲートライン2にオ
ープンが生じていないと判定でき、逆に電流:1:6の
針が振れず、第2の測定用直列回路Bに電流が流れなか
った場合には、少なくともいずれか一本のゲートライン
2にオープンが生じていると判定することができる。そ
してこの場合にも、どの列のゲートライン2にオープン
が生したかを特に知りたい場合には、簗2の測定用直列
回路Bの他方の端子B2にアース線8を接続した状態で
、第2の測定用直列回路Bの一方の端子B、側から各ゲ
ートライン2の端子2a、2bに順次測定線7を接続し
ていくようにすればよい。
さらに、ドレインライン1とゲートライン2との層間で
のショートの有無を試験する場合には、ドレインライン
1で構成される第1の測定用直列回路Aとゲートライン
2て構成される第2の測定用直列回路Bとの間に電圧を
かける。
すなわち例えば第2図に示すように、第1の測定用直列
回路Aの一方の端子A1に測定線7を接続し、第2の測
定用直列回路Bの他方の端子B2にアース線7を接続す
る。このような状態て測定線7の電流:16の針が振れ
、第1のiPJ定用直列回路Aから第2の測定用直列回
路Bに電流が流れれば、ドレインライン1とゲートライ
ン2との層間のいずれかの部分でショートが発生してい
ると判定することができる。
このように、ドレインライン1およびゲートライン2で
のオープンの有無、ならびにドレインライン1とゲート
ライン2との層間でのショートの有無の試験を行なった
のちには、各ドレインライン1および各ゲートライン2
とを結線した外部接続線xo、1iを破断して各ドレイ
ンライン1および各ゲートライン2をそれぞれ電気的に
独立させる。外部接続線10.11を破断する際には、
予め各外部接続線10.11が第1図に示すように透明
基板のスクライブラインSを跨ぐように配線形成してお
き、透明基板を前記スクライプラインSに沿って切断す
る遷にその工程で同時に各外部接続線10.11を破断
するようにしてもよく、このような手段を採用すればよ
り一層、作業効率が向上する。
ドレインラインおよびゲートラインのオープンの有無を
判定する他の例として第3図に示すような配線構造をと
ることも可能である。この配線構造の場合のドレインラ
インの測定用回路を第4図に拡大して示し、この測定用
回路において、端子Iにアース線を接続し、この状態で
端子al+  2+  a3・・・に順次測定線7を接
続することによりドレインライン1 a 1r  1 
a211a3・・・のオープンの有無を判定でき、端子
Hにアース線を接続し、この状態で端子す。
b2・・・に順次71111定線を接続することにより
ドレインライン1b+、lb2・・・のオープンの有無
を判定でき、さらに端子■にアース線を接続し、端子■
に測定線を接続することによりドレインラインI C+
 +  I C211C] l  I C4+lcs・
・・のオープンのh°無を判定することができる。
[発明の効果] 以上説明したように本発明によれば、ドレインラインや
ゲートラインの各端子に対する測定線やアース線の接続
回数を大幅に減少させてドレインラインやゲートライン
の配線の良否判定を容易に能率よく行なうことができる
という効果を奏する。
【図面の簡単な説明】
′2S1図はドレインラインおよびゲートラインの電気
的なオープンの有無を判定する本発明の試験方法の概念
図、第2図はドレインラインとインラインおよびゲート
ラインの電気的なオープンの有無を判定する場合の配線
構造の他の例を示す配線図、第4図はその配線図中のド
レインラインの配線状態を拡大して示す配線図、第5図
はドレインラインおよびゲートラインの電気的なオープ
ンの有無およびショートの有無を判定する従来の試験方
法の概念図である。 1・・・ドレインライン、2・・・ゲートライン、11
.12・・・外部接続線、A・・・第1の測定用直列回
路、B・・・第2の測定用直列回路。

Claims (1)

    【特許請求の範囲】
  1. 透明基板に配列形成された複数のドレインラインおよび
    複数のゲートラインの配線の良否を試験する方法であっ
    て、前記ドレインラインの一方側の端子同士、および他
    方側の端子同士を交互にそれぞれ外部接続線により結線
    し、これら外部接続線により各ドレインラインが直列に
    接続する第1の測定用直列回路を構成し、前記ゲートラ
    インの一方側の端子同士、および他方側の端子同士を交
    互にそれぞれ外部接続線により結線し、これら外部接続
    線により各ゲートラインが直列に接続する第2の測定用
    直列回路を構成し、前記第1の測定用直列回路の両端子
    間に電圧をかけて該第1の測定用直列回路に対する導通
    の有無によりドレインラインの電気的なオープンの有無
    を判定し、前記第2の測定用直列回路の両端子間に電圧
    をかけてゲートラインの電気的なオープンの有無を判定
    し、さらに前記第1および第2の測定用直列回路間に電
    圧をかけてドレインラインとゲートラインとのショート
    の有無を判定することを特徴とする液晶表示パネルのパ
    ターン回路試験方法。
JP32266689A 1989-12-14 1989-12-14 液晶表示パネルのパターン回路試験方法 Pending JPH03184080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32266689A JPH03184080A (ja) 1989-12-14 1989-12-14 液晶表示パネルのパターン回路試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32266689A JPH03184080A (ja) 1989-12-14 1989-12-14 液晶表示パネルのパターン回路試験方法

Publications (1)

Publication Number Publication Date
JPH03184080A true JPH03184080A (ja) 1991-08-12

Family

ID=18146249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32266689A Pending JPH03184080A (ja) 1989-12-14 1989-12-14 液晶表示パネルのパターン回路試験方法

Country Status (1)

Country Link
JP (1) JPH03184080A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101708766B1 (ko) * 2016-08-11 2017-02-21 백정기 휴대용 램프 겸용 비상등

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101708766B1 (ko) * 2016-08-11 2017-02-21 백정기 휴대용 램프 겸용 비상등

Similar Documents

Publication Publication Date Title
EP0321073B1 (en) Liquid crystal display device
KR940006156B1 (ko) 액정표시소자 제조방법
KR102454188B1 (ko) 표시 장치 및 표시 장치의 검사 방법
JP2006053555A (ja) アレイ基板、これを有する母基板、及び液晶表示装置
JPH08101397A (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
KR910006306B1 (ko) 능동매트릭스 기판에 대한 전기적 시험방법
JP3381681B2 (ja) 液晶表示装置およびその断線補修方法
KR100576629B1 (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
JP3316929B2 (ja) マトリックス配線基板
JPH03184080A (ja) 液晶表示パネルのパターン回路試験方法
JP2003322874A (ja) 液晶表示素子
KR100930429B1 (ko) 액정표시장치의 패드 구조
JP3192236B2 (ja) 電子映像装置
JPH05333370A (ja) アクティブマトリクス型液晶表示素子
JP3273905B2 (ja) 液晶表示装置のアクティブマトリクス基板及びその検査方法
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置
JP3014915B2 (ja) 多面取り薄膜トランジスタアレイ基板及びその検査方法
JP2684273B2 (ja) 配線装置の検査方法、製造方法および検査装置
JPH02251931A (ja) アクティブマトリックスアレイ
JPH0259727A (ja) アクティブマトリックス基板
JPH1073516A (ja) 液晶表示装置の検査方法および液晶表示装置
KR20000032794A (ko) 액정 표시 장치의 불량 검사 방법
JPH0268522A (ja) アクティブマトリックス基板
JPH1138375A (ja) 液晶表示装置の検査方法および液晶表示装置
JPH02157896A (ja) マトリクス形表示装置用基板および検査修正方法