JPH03182792A - プラズマディスプレイパネルの駆動装置 - Google Patents
プラズマディスプレイパネルの駆動装置Info
- Publication number
- JPH03182792A JPH03182792A JP1322957A JP32295789A JPH03182792A JP H03182792 A JPH03182792 A JP H03182792A JP 1322957 A JP1322957 A JP 1322957A JP 32295789 A JP32295789 A JP 32295789A JP H03182792 A JPH03182792 A JP H03182792A
- Authority
- JP
- Japan
- Prior art keywords
- screen mode
- display rate
- display
- line
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 101000823271 Homo sapiens Tyrosine-protein kinase ABL2 Proteins 0.000 description 2
- 102100022651 Tyrosine-protein kinase ABL2 Human genes 0.000 description 2
- APKFDSVGJQXUKY-INPOYWNPSA-N amphotericin B Chemical compound O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 APKFDSVGJQXUKY-INPOYWNPSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 101150091203 Acot1 gene Proteins 0.000 description 1
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 1
- 102100025594 Guided entry of tail-anchored proteins factor CAMLG Human genes 0.000 description 1
- 101000932902 Homo sapiens Guided entry of tail-anchored proteins factor CAMLG Proteins 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
プラズマディスプレイパネルの駆動装置に関し、表示率
に応じて高輝度画面モードと低輝度画面モードとの割合
配分を自律的に可変できるようにし、高表示率時の電力
消費量を抑制することを目的とし、 Ｎ×Ｍ （Ｎはｌライン当りのセル数、Ｍは総ライン数
）個の画素で１画面を形成するプラズマディスプレイパ
ネルにおいて、前記Ｍよりも少ない数のラインに対する
表示データを計数する計数手段と、該計数結果に従って
画面の表示率を判定する判定手段と、を備え、該判定手
段の判定結果に基づいて高輝度画面モードと低輝度画面
モードとの割合配分を設定するように構成する。
に応じて高輝度画面モードと低輝度画面モードとの割合
配分を自律的に可変できるようにし、高表示率時の電力
消費量を抑制することを目的とし、 Ｎ×Ｍ （Ｎはｌライン当りのセル数、Ｍは総ライン数
）個の画素で１画面を形成するプラズマディスプレイパ
ネルにおいて、前記Ｍよりも少ない数のラインに対する
表示データを計数する計数手段と、該計数結果に従って
画面の表示率を判定する判定手段と、を備え、該判定手
段の判定結果に基づいて高輝度画面モードと低輝度画面
モードとの割合配分を設定するように構成する。
本発明は、プラズマディスプレイパネル（以下、ＦＤＰ
）の駆動装置に関する。
）の駆動装置に関する。
一般に、可搬型コンピュータの表示装置では薄型軽量の
フラ・ントタイプディスプレイを使用することが多い。
フラ・ントタイプディスプレイを使用することが多い。
この種のデイスプレィとしては、液晶（ＬＣＤ）やエレ
クトロクロミック（ＥＣＤ）等の受動素子を用いるもの
、あるいはエレクトロルミネッセンス（ＥＬ）や発光ダ
イオード（ＬＥＤ）、ＦＤＰ等の能動素子を用いるもの
など各種あり、なかでも、ＦＤＰは視野角が広く表示速
度も高速である特長から今後の発展が期待されている。
クトロクロミック（ＥＣＤ）等の受動素子を用いるもの
、あるいはエレクトロルミネッセンス（ＥＬ）や発光ダ
イオード（ＬＥＤ）、ＦＤＰ等の能動素子を用いるもの
など各種あり、なかでも、ＦＤＰは視野角が広く表示速
度も高速である特長から今後の発展が期待されている。
ＦＤＰは多数のＹ側電極およびＸ側電極を交差配列し、
各交差点に放電セルを構成するもので、選択されたＹ側
電極に書き込みパルスＶＷを印加し、このＹ側電極とＸ
側電極の交差点の放電セル全部に書き込みをしたのち、
このＹ側電極からの細幅の消去パルスＶＥを無効にする
キャンセルパルスＶＣをＸ側電極群により印加すること
により、印加された放電セルのみの書き込みを有効とす
るものである。
各交差点に放電セルを構成するもので、選択されたＹ側
電極に書き込みパルスＶＷを印加し、このＹ側電極とＸ
側電極の交差点の放電セル全部に書き込みをしたのち、
このＹ側電極からの細幅の消去パルスＶＥを無効にする
キャンセルパルスＶＣをＸ側電極群により印加すること
により、印加された放電セルのみの書き込みを有効とす
るものである。
書き込んだ表示データの保持は放電維持パルス■Ｓを印
加することにより行う。放電維持パルスｖＳの印加方法
として、■すべての放電セルに印加する方法、■選択し
た放電セルのみに印加する方法、のふたつの方法がある
が、■の方法では高輝度表示に適する反面、電力消電が
大きくなる欠点があり、一方、■の方法では低電力化を
図れるが、表示輝度が低下する欠点がある。
加することにより行う。放電維持パルスｖＳの印加方法
として、■すべての放電セルに印加する方法、■選択し
た放電セルのみに印加する方法、のふたつの方法がある
が、■の方法では高輝度表示に適する反面、電力消電が
大きくなる欠点があり、一方、■の方法では低電力化を
図れるが、表示輝度が低下する欠点がある。
そこで、上記■■の方法を適当な割合に配分して併用す
ることが行われている。
ることが行われている。
この種の方法を採用する従来のＰＤＰの駆動装置として
は、例えば表示装置に輝度調節用の可変抵抗器やデイツ
プスイッチ等を設けておき、これらの輝度調節器を高輝
度側に操作すると上記■の割合配分をを大きくし、ある
いは、低輝度側に操作すると上記■の割合配分をを大き
くする。これにより、ふたつの方法の欠点を克服するこ
とができる。
は、例えば表示装置に輝度調節用の可変抵抗器やデイツ
プスイッチ等を設けておき、これらの輝度調節器を高輝
度側に操作すると上記■の割合配分をを大きくし、ある
いは、低輝度側に操作すると上記■の割合配分をを大き
くする。これにより、ふたつの方法の欠点を克服するこ
とができる。
しかしながら、かかる従来のＰＤＰの駆動装置にあって
は、可変抵抗器やデイツプスイッチ等の輝度調節器の設
定値に応じて、■■の割を配分を固定的に設定する構成
となっていたため、例えば画面の総セル数に対して発光
セルの割合（以下、表示率）が高い場合（−例としてグ
ラフィック表示の塗りつぶしのような場合）、■におけ
る放電維持パルスの印加対象セルの数がきわめて多くな
り、それだけ電力消費量が増大するといった問題点があ
った。
は、可変抵抗器やデイツプスイッチ等の輝度調節器の設
定値に応じて、■■の割を配分を固定的に設定する構成
となっていたため、例えば画面の総セル数に対して発光
セルの割合（以下、表示率）が高い場合（−例としてグ
ラフィック表示の塗りつぶしのような場合）、■におけ
る放電維持パルスの印加対象セルの数がきわめて多くな
り、それだけ電力消費量が増大するといった問題点があ
った。
［発明の目的］
本発明は、このような問題点に鑑みてなされたもので、
表示率に応じて前記■■の割合配分を自律的に可変でき
るようにし、高表示率時の電力消費量を抑制することを
目的としている。
表示率に応じて前記■■の割合配分を自律的に可変でき
るようにし、高表示率時の電力消費量を抑制することを
目的としている。
本発明は、上記目的を遠戚するために、Ｎ×Ｍ（Ｎは１
ライン当りのセル数、Ｍは総ライン数）個の画素で１画
面を形成するプラズマディスプレイパネルにおいて、前
記Ｍよりも少ない数のラインに対する表示データを計数
する計数手段と、該計数結果に従って画面の表示率を判
定する判定手段と、を備え、該判定手段の判定結果に基
づいて高輝度画面モードと低輝度画面モードとの割合配
分を設定するように構成している。
ライン当りのセル数、Ｍは総ライン数）個の画素で１画
面を形成するプラズマディスプレイパネルにおいて、前
記Ｍよりも少ない数のラインに対する表示データを計数
する計数手段と、該計数結果に従って画面の表示率を判
定する判定手段と、を備え、該判定手段の判定結果に基
づいて高輝度画面モードと低輝度画面モードとの割合配
分を設定するように構成している。
本発明では、画面の表示率に従って高輝度画面モード（
前記のに相当）と低輝度画面モード（前記■に相当）と
の割合配分が自律的に設定され、特に、高表示率時には
低輝度画面モードの割合が増大するように設定される。
前記のに相当）と低輝度画面モード（前記■に相当）と
の割合配分が自律的に設定され、特に、高表示率時には
低輝度画面モードの割合が増大するように設定される。
従って、高表示率時の放電維持パルスの印加対象セル数
が減少して電力消費量の抑制が図られる。
が減少して電力消費量の抑制が図られる。
以下、本発明を図面に基づいて説明する。
第１〜９図は本発明に係るプラズマディスプレイパネル
の駆動装置の一実施例を示す図である。
の駆動装置の一実施例を示す図である。
第１図において、プラズマディスプレイパネルの駆動装
置１００は、各種の制御信号に従って駆動装置の各部を
制御するコントローラｌＯ１と、表示データを直−並列
変換する変換回路１０２と、多数のＸ側電極およびＹ側
電極の各交差点に放電セルを接続して構威し、ＮｘＭ
（Ｎは１ライン当りのセル数、Ｍは総ライン数）個の画
素で１画面を形成するプラズマディスプレイパネル（Ｆ
ＤＰ）１０３と、Ｘ側およびＹ側電極を介して放電セル
への表示データの書き込みや書き込んだ表示データの保
持さらに表示データの消去を行うＸ側ドライバ１０４お
よびＹ側ドライバ１０５と、上記表示データを書き込む
ための書き込みパルスＶＷ、上記表示データを保持する
ための放電パルスＶＳ、上記表示データを消去するため
の消去パルスＶＥおよび消去パルスＶＥをキャンセルす
るためのキャンセルパルスＶＣを発生するタイミングジ
ェネレータ１０６と、各種クロック信号を発生するクロ
ックジェネレータ１０７と、を備えるとともに、変換回
路１０２からの表示データを計数する計数手段および該
計数手段の計数結果に従って画面の表示率を判定する判
定手段としての表示データカウンタ２００を備える。
置１００は、各種の制御信号に従って駆動装置の各部を
制御するコントローラｌＯ１と、表示データを直−並列
変換する変換回路１０２と、多数のＸ側電極およびＹ側
電極の各交差点に放電セルを接続して構威し、ＮｘＭ
（Ｎは１ライン当りのセル数、Ｍは総ライン数）個の画
素で１画面を形成するプラズマディスプレイパネル（Ｆ
ＤＰ）１０３と、Ｘ側およびＹ側電極を介して放電セル
への表示データの書き込みや書き込んだ表示データの保
持さらに表示データの消去を行うＸ側ドライバ１０４お
よびＹ側ドライバ１０５と、上記表示データを書き込む
ための書き込みパルスＶＷ、上記表示データを保持する
ための放電パルスＶＳ、上記表示データを消去するため
の消去パルスＶＥおよび消去パルスＶＥをキャンセルす
るためのキャンセルパルスＶＣを発生するタイミングジ
ェネレータ１０６と、各種クロック信号を発生するクロ
ックジェネレータ１０７と、を備えるとともに、変換回
路１０２からの表示データを計数する計数手段および該
計数手段の計数結果に従って画面の表示率を判定する判
定手段としての表示データカウンタ２００を備える。
上記のタイミングジェネレータ１０６は、表示データカ
ウンタ２００からの判定結果信号に従って高輝度画面モ
ードと低輝度画面モードのいずれかのモードに切り替え
ることができる。ここで、高輝度画面モードとは全ての
放電セルに対して放電維持パルスｖＳを出力するモード
であり、前記のに対応する。また、低輝度画面モードと
は選択放電セルに対してのみ放電維持パルスＶＳを出力
するモードであり、前記■に対応する。すなわち、第２
図のタイミングチャートにおいて、周Ｍ１は全ての放電
セルを対象として放電維持パルス■Ｓを出力する高輝度
画面モードであり、周期２は選択放電セルに対してのみ
放電維持パルス■Ｓを出力する低輝度画面モードである
。なお、図中の斜線は「選択」を表し、ＶＷは書き込み
パルス、ＶＥは消去パルスである。
ウンタ２００からの判定結果信号に従って高輝度画面モ
ードと低輝度画面モードのいずれかのモードに切り替え
ることができる。ここで、高輝度画面モードとは全ての
放電セルに対して放電維持パルスｖＳを出力するモード
であり、前記のに対応する。また、低輝度画面モードと
は選択放電セルに対してのみ放電維持パルスＶＳを出力
するモードであり、前記■に対応する。すなわち、第２
図のタイミングチャートにおいて、周Ｍ１は全ての放電
セルを対象として放電維持パルス■Ｓを出力する高輝度
画面モードであり、周期２は選択放電セルに対してのみ
放電維持パルス■Ｓを出力する低輝度画面モードである
。なお、図中の斜線は「選択」を表し、ＶＷは書き込み
パルス、ＶＥは消去パルスである。
第３図は表示データカウンタ２００のブロック構成図で
あり、表示データカウンタ２００はアダー回路２００Ａ
、ライン表示率カウンタ２００Ｂ、高表示率ラインカウ
ンタ２００Ｃ１輝度制御信号発生回路２００Ｄおよび表
示率判定ラインブロック発生回路２００Ｅを備える。
あり、表示データカウンタ２００はアダー回路２００Ａ
、ライン表示率カウンタ２００Ｂ、高表示率ラインカウ
ンタ２００Ｃ１輝度制御信号発生回路２００Ｄおよび表
示率判定ラインブロック発生回路２００Ｅを備える。
アダー回路２００Ａは変換回路１０２からの表示データ
に基づいてブロック単位に表示率を判定するもので、例
えば表示データの１データブロツクが８ビツトであれば
８ビツト中の８割程度以上（例えば６ビツト以上）のビ
ットが発光指示の論理レベル（例えばハイ論理レベル）
にある場合に、そのブロックの高表示率状態を判定して
データブロック高表示率判定信号ＣＴＥ１を出力する。
に基づいてブロック単位に表示率を判定するもので、例
えば表示データの１データブロツクが８ビツトであれば
８ビツト中の８割程度以上（例えば６ビツト以上）のビ
ットが発光指示の論理レベル（例えばハイ論理レベル）
にある場合に、そのブロックの高表示率状態を判定して
データブロック高表示率判定信号ＣＴＥ１を出力する。
ライン表示率カウンタ２００Ｂはアダー回路２００Ａか
らのＣＴＥｌを１水平開期信号の期間計数して１ライン
毎の表示率を判定するもので、例えば１ライン中に高表
示率状態のブロックが８割程度以上ある場合に、そのラ
インの高表示率状態を判定してライン高表示率判定信号
ＣＴＥ２を出力する。高表示率ラインカウンタ２００Ｃ
は１画面を形成する総ライン数よりも少ない数の複数ラ
イン（以下、ラインブロック）毎の表示率を判定するも
ので、例えば総ライン数がＭライン場合ではＭよりも少
ないライン数（例えば１６ライン、但し、Ｍ＞１６）を
１ラインブロツクとし、各ラインブロック毎にアダー回
路２００ＡからのＧＥＴ２を計数する。１ラインブロツ
ク中の８割程度以上のラインが高表示率状［！（ＣＴＥ
２の出力あり）であれば、そのラインブロックの高表示
率状態を判定してラインブロック高表示率判定信号ＡＢ
ＬＴを出力する。輝度制御信号発生回路２００Ｄは高輝
度画面モードあるいは低輝度画面モードのいずれか一方
のモードを指示する輝度制御信号ＡＢＬを出力するもの
で、通常は高輝度画面モードを指示するが、高表示率ラ
インカウンタ２００ＣからＡＢＬＴが出力されると低輝
度画面モードを指示する。なお、表示率判定ラインブロ
ック発生回路２００Ｅは１ラインブロツクのライン数（
例えば１６）を設定する回路である。
らのＣＴＥｌを１水平開期信号の期間計数して１ライン
毎の表示率を判定するもので、例えば１ライン中に高表
示率状態のブロックが８割程度以上ある場合に、そのラ
インの高表示率状態を判定してライン高表示率判定信号
ＣＴＥ２を出力する。高表示率ラインカウンタ２００Ｃ
は１画面を形成する総ライン数よりも少ない数の複数ラ
イン（以下、ラインブロック）毎の表示率を判定するも
ので、例えば総ライン数がＭライン場合ではＭよりも少
ないライン数（例えば１６ライン、但し、Ｍ＞１６）を
１ラインブロツクとし、各ラインブロック毎にアダー回
路２００ＡからのＧＥＴ２を計数する。１ラインブロツ
ク中の８割程度以上のラインが高表示率状［！（ＣＴＥ
２の出力あり）であれば、そのラインブロックの高表示
率状態を判定してラインブロック高表示率判定信号ＡＢ
ＬＴを出力する。輝度制御信号発生回路２００Ｄは高輝
度画面モードあるいは低輝度画面モードのいずれか一方
のモードを指示する輝度制御信号ＡＢＬを出力するもの
で、通常は高輝度画面モードを指示するが、高表示率ラ
インカウンタ２００ＣからＡＢＬＴが出力されると低輝
度画面モードを指示する。なお、表示率判定ラインブロ
ック発生回路２００Ｅは１ラインブロツクのライン数（
例えば１６）を設定する回路である。
第４図は前記コントローラ１０１の要部構成図であり、
コントローラ１０１はＤフリップフロップＦｉｌ〜Ｆ１
３、ナントゲート０１１、Ｇ１２およびインバータゲー
トＧ１３を備え、水平同期信号ＸＨｓｙｎｃとクロック
信号ＣＬＫｏとに基づいてふたつのクリア信号ＨＣ，Ｘ
ＨＣおよびロード信号ＬＯＡＤを生成する。
コントローラ１０１はＤフリップフロップＦｉｌ〜Ｆ１
３、ナントゲート０１１、Ｇ１２およびインバータゲー
トＧ１３を備え、水平同期信号ＸＨｓｙｎｃとクロック
信号ＣＬＫｏとに基づいてふたつのクリア信号ＨＣ，Ｘ
ＨＣおよびロード信号ＬＯＡＤを生成する。
第５図は前記アダー回路２００Ａの構成図であり、アダ
ー回路２０ＯＡは加算器Ａ２１−Ａ２３、オアゲート０
２１〜Ｇ２３およびナントゲートＧ２４〜Ｇ２Ｂを備え
、８ビツトの表示データＸＤＯ−ＸＤ７の中で８割以上
のビット（例えば６ビツト以上）がハイ（Ｈｉ）論理レ
ベルの場合に、ＣＴＥ １をハイ論理レベルにして出力
する。
ー回路２０ＯＡは加算器Ａ２１−Ａ２３、オアゲート０
２１〜Ｇ２３およびナントゲートＧ２４〜Ｇ２Ｂを備え
、８ビツトの表示データＸＤＯ−ＸＤ７の中で８割以上
のビット（例えば６ビツト以上）がハイ（Ｈｉ）論理レ
ベルの場合に、ＣＴＥ １をハイ論理レベルにして出力
する。
第６図は前記ライン表示率カウンタ２００Ｂの構成図で
あり、ライン表示率カウンタ２００ＢはＤフリップフロ
ップＦ３１〜Ｆ３４、オアゲートＧ３１、Ｇ３２、ナン
トゲートＧ３３、Ｇ３４、インバータゲートＧ３５〜Ｇ
３７、アンドゲートＧ３８およびカウンタＣ３１、Ｃ３
２を備え、Ｘ側ドライバ用のシフトクロック信号ＸＣＫ
によりカウンタＣ３１、Ｃ３２を動作させ、１水平開期
信号の期間で発光するブロック数を計数して計数結果が
所定値（例えば総ブロック数の８割に相当する値）以上
であれば、その１水平期間におけるｌラインが高表示率
であることを判定し、ＣＴＥ２をハイ論理レベルにして
出力する。
あり、ライン表示率カウンタ２００ＢはＤフリップフロ
ップＦ３１〜Ｆ３４、オアゲートＧ３１、Ｇ３２、ナン
トゲートＧ３３、Ｇ３４、インバータゲートＧ３５〜Ｇ
３７、アンドゲートＧ３８およびカウンタＣ３１、Ｃ３
２を備え、Ｘ側ドライバ用のシフトクロック信号ＸＣＫ
によりカウンタＣ３１、Ｃ３２を動作させ、１水平開期
信号の期間で発光するブロック数を計数して計数結果が
所定値（例えば総ブロック数の８割に相当する値）以上
であれば、その１水平期間におけるｌラインが高表示率
であることを判定し、ＣＴＥ２をハイ論理レベルにして
出力する。
第７図は前記表示率判定ラインブロック発生回路２００
Ｅの構成図であり、表示率判定ラインブロック発生回路
２００ＥはカウンタＣ４１、インバータゲートＧ４１、
ＤフリップフロップＦ４１〜Ｆ４３およびナントゲート
Ｇ４３、Ｇ４４を備え、１画面の総ライン数（Ｍ）より
も少ない例えば１６ラインをｌラインブロックとしてカ
ウントし、１ラインブロツクのサイズを示すブロックサ
イズ信号ＡＢＬＣ，ＡＢＬＬを出力する。
Ｅの構成図であり、表示率判定ラインブロック発生回路
２００ＥはカウンタＣ４１、インバータゲートＧ４１、
ＤフリップフロップＦ４１〜Ｆ４３およびナントゲート
Ｇ４３、Ｇ４４を備え、１画面の総ライン数（Ｍ）より
も少ない例えば１６ラインをｌラインブロックとしてカ
ウントし、１ラインブロツクのサイズを示すブロックサ
イズ信号ＡＢＬＣ，ＡＢＬＬを出力する。
第８図は前記高表示率ラインカウンタ２００Ｃの構成図
であり、高表示率ラインカウンタ２００ＣはカウンタＣ
５１、インバータゲート０５１、ＤフリップフロップＦ
５１、Ｆ５２およびナントゲートＧ５２を備え、表示率
判定ラインブロック発生回路２００Ｅからのブロックサ
イズ信号ＡＢＬＣ，ＡＢＬＬで示されたｌラインブロッ
クの期間においてライン表示率カウンタ２０ＯＢからの
ＣＴＥ２を計数し、計数結果が所定値（１ラインブロツ
ク中に含まれるライン数の８割に相当する値）以上であ
れば、そのｌラインブロックが高表示率であることを判
定し、輝度制御信号ＡＢＬＴをハイ論理レベルにして出
力する。
であり、高表示率ラインカウンタ２００ＣはカウンタＣ
５１、インバータゲート０５１、ＤフリップフロップＦ
５１、Ｆ５２およびナントゲートＧ５２を備え、表示率
判定ラインブロック発生回路２００Ｅからのブロックサ
イズ信号ＡＢＬＣ，ＡＢＬＬで示されたｌラインブロッ
クの期間においてライン表示率カウンタ２０ＯＢからの
ＣＴＥ２を計数し、計数結果が所定値（１ラインブロツ
ク中に含まれるライン数の８割に相当する値）以上であ
れば、そのｌラインブロックが高表示率であることを判
定し、輝度制御信号ＡＢＬＴをハイ論理レベルにして出
力する。
第９図は前記輝度制御信号発生回路２００Ｄの構成図で
あり、輝度制御信号発生回路２００ＤはＪＫフリップフ
ロップＦ６１−Ｆ１ａ、アントゲ−）Ｇ６１、Ｇ６２お
よびインバータゲートＧ６３を備え、通常は輝度制御信
号ＡＢＬをロー（Ｌｏｗ）論理レベルにして出力する一
方、高表示率ラインカウンタ２００ＣからのＡＢＬＴが
ハイ論理レベルで入力すると、輝度制御信号ＡＢＬをハ
イ論理レベルにして出力する。
あり、輝度制御信号発生回路２００ＤはＪＫフリップフ
ロップＦ６１−Ｆ１ａ、アントゲ−）Ｇ６１、Ｇ６２お
よびインバータゲートＧ６３を備え、通常は輝度制御信
号ＡＢＬをロー（Ｌｏｗ）論理レベルにして出力する一
方、高表示率ラインカウンタ２００ＣからのＡＢＬＴが
ハイ論理レベルで入力すると、輝度制御信号ＡＢＬをハ
イ論理レベルにして出力する。
以上のような構成において、変換回路１０２からの表示
データ（８ピント／ブロツク）中の８割以上のビットが
発光指示の論理レベルにある場合に、アダー回路２００
Ａによってそのブロックの高表示率状態が判定され、こ
のアダー回路２００Ａからハイ論理レベルのＣＴＥｌが
出力される。
データ（８ピント／ブロツク）中の８割以上のビットが
発光指示の論理レベルにある場合に、アダー回路２００
Ａによってそのブロックの高表示率状態が判定され、こ
のアダー回路２００Ａからハイ論理レベルのＣＴＥｌが
出力される。
次に、このＣＴＥＩ（ハイ論理レベル）が１水平開期信
号の期間ライン表示率カウンタ２００Ｂにより計数され
、１ライン中に高表示率状態のブロックが８割程度以上
ある場合にそのラインの高表示率状態が判定が判定され
てハイ論理レベルのＣＴＥ２が出力される。そして、高
表示率ラインカウンタ２００Ｃによりｌラインブロック
期間中のＣＴＥ２が計数され、計数結果が所定値（ｌラ
インブロック中に含まれるライン数の８割に相当する値
）以上であれば、その１ラインブロツクが高表示率であ
ることが判定される。その結果、輝度制御信号発生回路
２００Ｄからハイ論理レベルの輝度制御信号ＡＢＬがタ
イミングジェネレータ１０６に出力され、画面モードが
低輝度画面モードへと自律的に切り替えられる。
号の期間ライン表示率カウンタ２００Ｂにより計数され
、１ライン中に高表示率状態のブロックが８割程度以上
ある場合にそのラインの高表示率状態が判定が判定され
てハイ論理レベルのＣＴＥ２が出力される。そして、高
表示率ラインカウンタ２００Ｃによりｌラインブロック
期間中のＣＴＥ２が計数され、計数結果が所定値（ｌラ
インブロック中に含まれるライン数の８割に相当する値
）以上であれば、その１ラインブロツクが高表示率であ
ることが判定される。その結果、輝度制御信号発生回路
２００Ｄからハイ論理レベルの輝度制御信号ＡＢＬがタ
イミングジェネレータ１０６に出力され、画面モードが
低輝度画面モードへと自律的に切り替えられる。
すなわち、１ラインブロツクの表示率が例えばグラフィ
ックの塗りつぶしのような高表示率の場合には、選択放
電セルに対してのみ放電維持パルス■Ｓを出力する低輝
度画面モードを自律的に選択することができ、放電維持
パルスＶＳの印加セル数を減少して電力消費量の抑制を
図ることができる。
ックの塗りつぶしのような高表示率の場合には、選択放
電セルに対してのみ放電維持パルス■Ｓを出力する低輝
度画面モードを自律的に選択することができ、放電維持
パルスＶＳの印加セル数を減少して電力消費量の抑制を
図ることができる。
（発明の効果〕
本発明によれば、上記のように構成したので、表示率に
応じて高輝度画面モード（前記のに対応）と低輝度画面
モード（前記■に対応）との割合配分を自律的に可変で
き、高表示率時の電力消費量を抑制することができる。
応じて高輝度画面モード（前記のに対応）と低輝度画面
モード（前記■に対応）との割合配分を自律的に可変で
き、高表示率時の電力消費量を抑制することができる。
第１〜９図は本発明に係るプラズマディスプレイパネル
の駆動装置の一実施例を示す図であり、第１図はそのブ
ロック構成図、 第２図はその高輝度画面モードと低輝度画面モードとを
対比して示すタイミングチャート、第３図はその要部の
構成図、 第４図はそのコントローラの要部の構成図、第５図はそ
のアダー回路の要部の構成図、第６図はそのライン表示
率カウンタの要部の構成図、 第７図はその表示率判定ラインブロック発生回路の要部
の構成図、 第８図はその高表示率ラインカウンタの要部の構成図、 第９図はその輝度制御信号発生回路の要部の構成図であ
る。 １０３・・・・・・ＰＤＰ （プラズマディスプレイパ
ネル）、 ２００・・・・・・表示データカウンタ（計数手段、判
定手段）。 尽口ｐ Ｋ！！ 罐 煽
の駆動装置の一実施例を示す図であり、第１図はそのブ
ロック構成図、 第２図はその高輝度画面モードと低輝度画面モードとを
対比して示すタイミングチャート、第３図はその要部の
構成図、 第４図はそのコントローラの要部の構成図、第５図はそ
のアダー回路の要部の構成図、第６図はそのライン表示
率カウンタの要部の構成図、 第７図はその表示率判定ラインブロック発生回路の要部
の構成図、 第８図はその高表示率ラインカウンタの要部の構成図、 第９図はその輝度制御信号発生回路の要部の構成図であ
る。 １０３・・・・・・ＰＤＰ （プラズマディスプレイパ
ネル）、 ２００・・・・・・表示データカウンタ（計数手段、判
定手段）。 尽口ｐ Ｋ！！ 罐 煽
Claims (1)
- Ｎ×Ｍ（Ｎは１ライン当りのセル数、Ｍは総ライン数
）個の画素で１画面を形成するプラズマディスプレイパ
ネルにおいて、前記Ｍよりも少ない数のラインに対する
表示データを計数する計数手段と、該計数結果に従って
画面の表示率を判定する判定手段と、を備え、該判定手
段の判定結果に基づいて高輝度画面モードと低輝度画面
モードとの割合配分を設定するように構成したことを特
徴とするプラズマディスプレイパネルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322957A JPH03182792A (ja) | 1989-12-12 | 1989-12-12 | プラズマディスプレイパネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322957A JPH03182792A (ja) | 1989-12-12 | 1989-12-12 | プラズマディスプレイパネルの駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03182792A true JPH03182792A (ja) | 1991-08-08 |
Family
ID=18149532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322957A Pending JPH03182792A (ja) | 1989-12-12 | 1989-12-12 | プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03182792A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583527A (en) * | 1993-11-26 | 1996-12-10 | Fujitsu Limited | Flat display |
| US5745085A (en) * | 1993-12-06 | 1998-04-28 | Fujitsu Limited | Display panel and driving method for display panel |
| JP2007516471A (ja) * | 2003-12-17 | 2007-06-21 | トムソン ライセンシング | 行負荷効果を軽減するための方法および装置 |
| JP2009151345A (ja) * | 2009-04-10 | 2009-07-09 | Hitachi Ltd | プラズマディスプレイの駆動方法及び装置 |
| JP2010092075A (ja) * | 2010-01-25 | 2010-04-22 | Hitachi Ltd | プラズマディスプレイの駆動方法及び装置 |
-
1989
- 1989-12-12 JP JP1322957A patent/JPH03182792A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583527A (en) * | 1993-11-26 | 1996-12-10 | Fujitsu Limited | Flat display |
| US5973655A (en) * | 1993-11-26 | 1999-10-26 | Fujitsu Limited | Flat display |
| US5745085A (en) * | 1993-12-06 | 1998-04-28 | Fujitsu Limited | Display panel and driving method for display panel |
| JP2007516471A (ja) * | 2003-12-17 | 2007-06-21 | トムソン ライセンシング | 行負荷効果を軽減するための方法および装置 |
| US8441415B2 (en) | 2003-12-17 | 2013-05-14 | Thomson Licensing | Method and device for reducing line load effect |
| JP2009151345A (ja) * | 2009-04-10 | 2009-07-09 | Hitachi Ltd | プラズマディスプレイの駆動方法及び装置 |
| JP2010092075A (ja) * | 2010-01-25 | 2010-04-22 | Hitachi Ltd | プラズマディスプレイの駆動方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100859A (en) | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data | |
| KR100547979B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 방법 | |
| JPWO2008126338A1 (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
| JP2006301555A (ja) | 表示装置 | |
| JPH09185343A (ja) | 表示パネルの駆動方法及びパネル表示装置 | |
| US20080122746A1 (en) | Plasma display panel and driving method thereof | |
| JPH03182792A (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100607253B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| KR100531488B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| KR20050118852A (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 그의 화상 처리방법 | |
| KR100822213B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 및 그 장치 | |
| KR20050011848A (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| JP2003173161A (ja) | プラズマディスプレイ装置 | |
| US7425935B2 (en) | Method and apparatus of driving a plasma display panel | |
| JP2002304152A (ja) | 表示装置およびその駆動方法 | |
| JP4407167B2 (ja) | プラズマディスプレイ装置 | |
| JP2004118084A (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法およびａｃ型プラズマディスプレイパネル | |
| KR100493620B1 (ko) | 플라즈마 디스플레이 패널의 서스테인전류 분산방법 및 장치 | |
| KR100489877B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| KR100590105B1 (ko) | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 | |
| US20080150840A1 (en) | Plasma display panel and driving method thereof | |
| JP4526357B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100627356B1 (ko) | 플라즈마 표시 패널 및 그의 자동전력 제어 방법 | |
| KR20040057795A (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| KR100670359B1 (ko) | 디스플레이 패널의 구동장치 |