KR100670359B1 - 디스플레이 패널의 구동장치 - Google Patents

디스플레이 패널의 구동장치 Download PDF

Info

Publication number
KR100670359B1
KR100670359B1 KR1020050111988A KR20050111988A KR100670359B1 KR 100670359 B1 KR100670359 B1 KR 100670359B1 KR 1020050111988 A KR1020050111988 A KR 1020050111988A KR 20050111988 A KR20050111988 A KR 20050111988A KR 100670359 B1 KR100670359 B1 KR 100670359B1
Authority
KR
South Korea
Prior art keywords
driving
signal
input
address
electrode lines
Prior art date
Application number
KR1020050111988A
Other languages
English (en)
Inventor
남현석
정제석
송영규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050111988A priority Critical patent/KR100670359B1/ko
Application granted granted Critical
Publication of KR100670359B1 publication Critical patent/KR100670359B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 일정 개수의 전극 라인들 단위로 구동 데이터가 입력되고, 그에 따라 각각의 전극 라인들에 전원이 인가되어 디스플레이 패널을 구동하는 디스플레이 패널의 구동 장치에 관한 것이다. 본 발명에 의한 디스플레이 패널 구동장치는, 복수개의 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로, 일정 개수의 전극 라인 블록 단위로 구동 데이터가 입력되는 것으로, 복수개의 블록 단위로 하나의 전송선을 통하여 구동 데이터가 입력된다. 본 발명에 따르면, 일정 개수의 전극 라인 블록(TCP) 단위로 구동 데이터가 입력되고, 복수개의 블록(TCP) 단위로 하나의 전송선을 통하여 구동 데이터가 입력되어, 전송선 개수를 줄일 수 있다.

Description

디스플레이 패널의 구동장치{Apparatus of driving plasma display panel}
도 1은 본 발명에 따른 디스플레이 패널의 구동장치가 적용되는 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동장치를 보여주는 블록도이다.
도 3은 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치에 의한 구동방법으로서, 서브필드에 대하여 각각의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도 5는 본 발명에 따른 바람직한 실시예로서, 도 2의 어드레스 구동부가 복수개의 블록으로 이루어진 것을 개략적으로 도시한 블록도이다.
도 6은 도 5의 어드레스 구동 IC를 개략적으로 도시한 블록도이다.
도 7은 도 5의 각각의 블록에서의 구동 데이터 전송을 개략적으로 도시한 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 플라즈마 디스플레이 패널,
20: 프라즈마 디스플레이 패널의 구동장치,
22: 논리 제어부, 23: 어드레스 구동부,
24: X 구동부, 25: Y 구동부,
41: 쉬프트 레지스터, 42: 래치,
43: 게이트 어레이.
본 발명은 디스플레이 패널의 구동장치에 관한 것으로서, 보다 상세하게는 일정 개수의 전극 라인들 단위로 구동 데이터가 입력되고, 그에 따라 각각의 전극 라인들에 전원이 인가되어 디스플레이 패널을 구동하는 디스플레이 패널의 구동 장치에 관한 것이다.
평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치인데, 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디스플레이 패널의 개발이 많이 이루어지고 있다.
교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반 적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다.
플라즈마 디스플레이 패널은 유지 전극과 어드레스 전극이 교차되는 영역에 형성되는 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전 셀들로 구성되며, 상기 방전 셀들의 방전 상태를 조절함에 따라 화상의 계조를 표현한다.
플라즈마 디스플레이 패널의 계조를 표현하기 위하여 플라즈마 디스플레이 패널에 인가되는 하나의 프레임을 발광 횟수가 다른 8개의 서브필드들로 구성하여 256 계조를 표현할 수가 있다. 즉, 256 계조로 화상을 표시하고자하는 경우에 1/60초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어진다. 상기 각각의 서브-필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하여 플라즈마 디스플레이 패널이 구동된다.
상기 리셋 주기에는 전체 방전셀을 초기화한다. 다음 어드레스 주기에는 각각의 Y 전극에 순차적으로 스캔 펄스가 인가되고, 각각의 방전셀들 중에서 표시하고자 하는 방전셀에 해당하는 어드레스 전극에 상기 스캔 펄스와 동기되는 데이터 펄스가 인가되어, 표시하고자 하는 방전셀을 선택한다. 이어지는 유지방전 주기에 X 전극 및 Y 전극에 유지펄스를 인가하여 표시하고자 하는 방전셀에서만 유지방전이 일어날 수 있도록 하여 화상을 표현한다.
상기 어드레스 주기에, 각각의 유지전극 라인에 순차적으로 스캔 펄스가 인 가되고, 상기 유지전극 라인에 대하여 표시 방전을 위하여 선택하고자 하는 방전셀을 형성하는 어드레스 전극 라인에 상기 스캔 펄스에 동기되는 데이터 펄스가 인가된다.
통상의 플라즈마 디스플레이 패널의 구동장치에서는, TCP(Tape Carrier Package)를 통하여 각각의 상기 어드레스 전극 라인에 데이터 펄스를 인가한다. 즉, 각각의 TCP 단위로 각각의 전송선을 통하여 데이터가 전송되고, 각각의 TCP는 6비트의 입력을 일정 기간동안 쉬프트 레지스터(shift register)에 누적하였다가, STB(strobe) 신호가 LOW로 되면 일시에 각각의 어드레스 전극 라인들로 데이터를 출력한다.
따라서, 각각의 TCP마다 전송선이 필요하므로 많은 수의 전송선이 필요하고, 특히 최근의 고해상도화되는 패널의 특성에 따라 많은 전송선을 필요로 하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 일정 개수의 전극 라인 블록(TCP) 단위로 구동 데이터가 입력되고, 복수개의 블록(TCP) 단위로 하나의 전송선을 통하여 구동 데이터가 입력되어, 전송선 개수를 줄일 수 있는 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 디스플레이 패널 구동장치는, 복수개의 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로, 일정 개수의 전극 라인 블록 단위로 구동 데이터가 입력되는 것으로, 복수개의 블록 단위로 하나의 전송선을 통하여 구동 데이터가 입력된다.
하나의 전송선을 통하여 적어도 하나 이상의 비트수를 갖는 상기 구동 데이터가 입력되고, 상기 각각의 블록이, 상기 전송선을 통하여 상기 구동 데이터를 입력받아 상기 전극 라인들에 구동 신호를 출력하는 제1 구동 IC, 및 상기 전송선을 통하여 상기 제1 구동 IC와 시분할로 구동 데이터를 입력받아 상기 전극 라인들에 구동 신호를 출력하는 제2 구동 IC 인 것이 바람직하다.
상기 제1 및 제2 구동 IC가, 상기 구동 데이터를 일정기간 동안 누적하였다가, 외부로부터 입력되는 제어신호에 의하여 일시에 상기 전극 라인들에 일시에 구동신호를 출력하는 것이 바람직하다.
상기 제1 및 제2 구동 IC가, 상기 구동 데이터를 클록에 따라 쉬프트 시켜 출력하는 쉬프트 레지스터, 외부로부터 입력되는 제1신호에 따라, 상기 쉬프트 레지스터로부터 출력되는 데이터를 유지 또는 통과시키는 래치, 및 외부로부터 입력되는 제2신호에 따라, 상기 구동신호를 출력하는 게이트 어레이를 구비하는 것이 바람직하다.
외부로부터 입력되는 제3신호가 상기 제1 구동 IC에 입력되면, 상기 구동 데이터가 상기 제1 구동 IC에 입력되고, 상기 제3신호가 상기 제2 구동 IC에 입력되면, 상기 구동 데이터가 상기 제2 구동 IC에 입력되는 것이 바람직하다.
상기 제1신호가 스트로브 신호(STB)이고, 상기 제2신호가 블랭크 신호(BLK) 이고, 상기 제3신호가 칩 인에이블(chip enable, CE)인 것이 바람직하다.
상기 구동 데이터가 RSDS 전송방식에 의하여 전송되는 것이 바람직하다.
본 발명의 다른 측면에 의한 디스플레이 패널 구동장치는, X 전극 라인 및 Y 전극 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로; 외부로부터 입력되는 영상신호에 따라 X 구동 제어신호, Y 구동 제어신호, 어드레스 구동 제어신호를 생성하는 논리 제어부, 상기 X 구동 제어신호를 입력받아 상기 X 전극 라인들에 구동 신호를 출력하는 X 구동부, 상기 Y 구동 제어신호를 입력받아 상기 Y 전극 라인들에 구동 신호를 출력하는 Y 구동부, 및 상기 어드레스 구동 제어신호를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 어드레스 구동부를 구비하고; 일정 개수의 어드레스 전극 라인 블록 단위로 어드레스 구동 데이터가 입력되는 것으로, 복수개의 블록 단위로 하나의 전송선을 통하여 구동 데이터가 입력된다.
하나의 전송선을 통하여 적어도 하나 이상의 비트수를 갖는 상기 구동 데이터가 입력되고, 상기 각각의 블록이, 상기 전송선을 통하여 상기 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 제1 구동 IC, 및 상기 전송선을 통하여 상기 제1 구동 IC와 시분할로 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 제2 구동 IC 인 것이 바람직하다.
상기 제1 및 제2 구동 IC가, 상기 어드레스 구동 데이터를 클록에 따라 쉬프트 시켜 출력하는 쉬프트 레지스터, 상기 논리 제어부로부터 입력되는 제1신호에 따라, 상기 쉬프트 레지스터로부터 출력되는 데이터를 유지 또는 통과시키는 래치, 및 상기 논리 제어부로부터 입력되는 제2신호에 따라, 상기 구동신호를 출력하는 게이트 어레이를 구비하는 것이 바람직하다.
본 발명에 따르면, 일정 개수의 전극 라인 블록(TCP) 단위로 구동 데이터가 입력되고, 복수개의 블록(TCP) 단위로 하나의 전송선을 통하여 구동 데이터가 입력되어, 전송선 개수를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도면을 참조하면, 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1∼ABm), 유전층(11, 15), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1∼ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1∼ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1∼ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀(14)의 방 전 영역을 구획하고 각 방전셀(14) 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 뒤쪽 글라스 기판(13)위에 형성되는 아래쪽 유전층(15)과 격벽(17)들 사이에 형성되는 공간의 내면에 형성된다.
X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(AR1 ∼ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀(14)을 설정한다. 각 X 전극 라인(X1∼Xn)과 각 Y 전극 라인(Y1 ∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 여기서, X 전극 라인들(X1∼Xn)은 각각의 방전셀(14)에서 유지 전극이 되고, Y 전극 라인들(Y1∼Yn)은 각각의 방전셀(14)에서 주사 전극이 되고, 어드레스 전극 라인들(AR1 ∼ABm) 각각의 방전셀(14)에서 어드레스 전극이 된다.
도 2는 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.
도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(20)는 영상 처리부(21), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시 킨다.
이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.
즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도면을 참조하면, 단위 프레임(FR)은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1∼SF8)로 분할된다. 또한, 각 서브필드(SF1∼SF8)는 리셋 주기(R1∼R8), 어드레스 주기(A1∼A8), 및 유지방전 주기(S1∼S8)로 분할된다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1∼S8) 의 길이는 255T(T는 단위 시간)이다. 이때, 제n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도 4는 본 발명에 따른 디스플레이 패널의 구동장치에 의한 구동방법으로서, 서브필드에 대하여 각각의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도 4에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1~ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1~Xn)에 인가되는 구동 신호를, 그리고 SY1 ~ SYn은 각 Y 전극 라인(도 1의 Y1~Yn)에 인가되는 구동 신호를 가리킨다.
도면을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1~Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(VS) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1~Yn)과 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1~Xn)과 Y 전극 라인들(Y1~Yn) 사이, 및 X 전극 라인들(X1~Xn)과 어드레스 전극 라인들(A1~Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1~Xn) 주위에 부극성의 벽전하들이 형성된다.
다음에, Y 전극 라인들(Y1~Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1~Xn)과 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1~Yn)과 X 전극 라인들(X1~Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1~Yn)과 어드레스 전극 라인들(AR1~ABm) 사이에 더욱 약한 방전이 일어난다.
다음에, X 전극 라인들(X1~Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1~Yn)에 인가되는 전압이 제2 전압(VS)으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1~ABm)에는 접지 전압(VG)이 인가된다.
이어지는 어드레스 주기(PA)에서, 어드레스 전극 라인들에 어드레스 펄스의 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1~Yn)에 접지 전압(VG)의 스캔 펄스의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다.
이때, 각 어드레스 전극 라인(AR1~ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압 (VG)이 인가된다. 이에 따라 접지 전압(VG)의 스캔 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 또한, 보다 정확하고 효율적인 어드레스 방전을 위하여 X 전극 라인들(X1~Xn)에 제2 전압(VS)이 인가된다.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1~Yn)과 X 전극 라인들(X1~Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.
도 5는 본 발명에 따른 바람직한 실시예로서, 도 2의 어드레스 구동부가 복수개의 블록으로 이루어진 것을 개략적으로 도시한 블록도이다. 도 7은 도 5의 각각의 블록에서의 구동 데이터 전송을 개략적으로 도시한 타이밍도이다.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치는, X 전극 라인 및 Y 전극 라인들과 어드레스 전극 라인들(AR1~ABm)이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로, 일정 개수의 어드레스 전극 라인 블록 단위로 어드레스 구동 데이터가 입력되는 것으로, 복수개의 블록(A TCP, B TCP) 단위로 하나의 전송선(Lj)을 통하여 구동 데이터가 입력된다.
본 실시예에서는, 하나의 전송선(Lj)을 통하여 적어도 하나 이상의 비트수를 갖는 상기 구동 데이터가 입력된다. 이때, 6개 비트(A1~A6)의 입력을 일정기간 동안 쉬프트 레지스터(shift register)에 누적하였다가, 논리 제어부(도 2의 22)로부터 입력되는 STB(strobe) 신호가 LOW가 되면, 일시에 데이터가 출력되어, 어드레스 전극 라인들에 어드레스 구동 신호가 인가될 수 있도록 하는 것이 바람직하다.
상기 각각의 블록이, 제1 구동 IC(A TCP), 및 제2 구동 IC(B TCP)이 될 수 있다. 상기 제1 구동 IC(A TCP)은 상기 전송선(Lj)을 통하여 상기 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력한다. 상기 제2 구동 IC(B TCP)는 제1 구동 IC(A TCP)와 동일한 전송선(Lj)을 통하여 상기 제1 구동 IC(A TCP)와 시분할로 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력한다.
도 7에 도시된 바와 같이, 상기 논리 제어부로부터 입력되는 칩 인에이블 신호(chip enable, CEA)가 제1 구동 IC(A TCP)에 입력되면, 전송선(Lj)을 통하여 전송되는 구동 데이터가 제1 구동 IC(A TCP)에 입력되고, 칩 인에이블 신호(chip enable, CEB)가 제2 구동 IC(B TCP)에 입력되면, 상기 구동 데이터가 제2 구동 IC(B TCP)에 입력된다. 즉, 2 개의 구동 IC(A TCP, B TCP)의 입력을 하나로 연결하고, 칩 인에이블 신호(chip enable, CE)를 각각의 구동 IC에 번갈아 가면서 인가하여 동일 전송선을 사용하여, 2개의 구동 IC에 구동 데이터를 전송할 수 있어, 전송선의 수를 감소시킬 수 있다.
이때, 6개 비트(A1~A6)의 입력을 일정기간 동안 쉬프트 레지스터(shift register)에 누적하였다가, 논리 제어부(도 2의 22)로부터 입력되는 STB 신호가 LOW가 되면, 일시에 데이터가 출력되어, 어드레스 전극 라인들에 어드레스 구동 신호가 인가될 수 있도록 한다.
하지만, 이 경우에 있어서, 종래의 각각의 구동 IC에 각각의 전송선을 사용하는 경우에 비하여 2배의 전송속도가 필요하므로, RSDS(Reduced Swing Differential Signalling) 전송 방식에 의하여, 구동 데이터를 전송하는 것이 바람직하다.
도 6은 도 5의 어드레스 구동 IC를 개략적으로 도시한 블록도이다.
도면을 참조하면, 어드레스 구동 IC(41)는 쉬프트 펄스(F/R)의 상태에 따라 데이터를 오른쪽 또는 왼쪽으로 쉬프트하는 쉬프트 레지스터(41)와, 스트로브 신호(STB)의 상태에 따라 데이터를 유지하거나 통과시키는 래치(42)와, 블랭크 신호(BLK)의 상태에 따라 단일 서브 필드에 있어서의 표시 데이터 신호를 출력하는 게이트 어레이(43)를 포함한다. 그리고, 게이트 어레이(43)는 어드레스 전원 전압(Va)의 출력 여부를 결정한다.
일례로, 어드레스 구동부(23)가 논리 제어부(22)로부터 입력받는 어드레스 구동 제어 신호(도 2의 SA)에는 데이터 제어 신호(A1, A2, A3, A4, A5, A6) 및 쉬프트 방향 신호(F/R), 3x32 비트 쉬프트와 6x16 비트 쉬프트를 스위칭하여 선택할 수 있는 신호(BS), 래치(42) 레지스터의 데이터 유지 및 통과를 선택하게 하는 스트로브 신호(STB), 게이트 어레이(33)에서 출력 여부를 선택하게 하는 블랭크 신호 (BLK) 등이 포함된다.
단일 서브 필드에 대하여 블랭크 신호(BLK)가 1회 인가될 때, 주사 라인의 수가 n개일 경우, 스트로브 신호(STB)는 n번 인가된다. 이때, 단일 서브 필드에 대하여 블랭크 신호(BLK)가 1회 온 되는 동안에 스트로브 신호(STB)가 n회 오프되도록 구성될 수 있다. 이 경우는 스트로브 신호(STB)가 0일 때, 래치(42)에서 데이터를 통과시키는 것을 전제로 한 것이고, 반대로 스트로브 신호(STB)가 1일 때 데이터를 통과시키는 래치에 대해서는 스트로브 신호(STB)가 반전된 것과 동일하다.
상기 논리 제어부(22)로부터 입력되는 칩 인에이블 신호(chip enable, CE)가 제1 구동 IC(A TCP)에 입력되면, 전송선(Lj)을 통하여 전송되는 구동 데이터가 제1 구동 IC(A TCP)에 입력되고, 칩 인에이블 신호(chip enable, CE)가 제2 구동 IC(B TCP)에 입력되면, 상기 구동 데이터가 제2 구동 IC(B TCP)에 입력된다. 즉, 2 개의 구동 IC(A TCP, B TCP)의 입력을 하나로 연결하고, 칩 인에이블 신호(chip enable, CE)를 각각의 구동 IC에 번갈아 가면서 인가하여 동일 전송선을 사용하여, 2개의 구동 IC에 구동 데이터를 전송할 수 있어, 전송선의 수를 감소시킬 수 있다.
도 1 내지 도 4에 도시된 플라즈마 디스플레이 패널, 그 구동장치, 구동방법은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 하나의 실시예에 불과하고, 그 외의 다양한 플라즈마 디스플레이 패널, 그 구동장치, 구동방법에도 적용 가능하다.
본 발명에 따른 디스플레이 패널 구동장치에 의하면, 일정 개수의 전극 라인 블록(TCP) 단위로 구동 데이터가 입력되고, 복수개의 블록(TCP) 단위로 하나의 전송선을 통하여 구동 데이터가 입력되어, 전송선 개수를 줄일 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (15)

  1. 복수개의 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로,
    일정 개수의 전극 라인 블록 단위로 구동 데이터가 입력되는 것으로, 복수개의 블록 단위로 하나의 전송선을 통하여 구동 데이터가 입력되는 디스플레이 패널의 구동장치.
  2. 제1항에 있어서,
    하나의 전송선을 통하여 적어도 하나 이상의 비트수를 갖는 상기 구동 데이터가 입력되고,
    상기 각각의 블록이, 상기 전송선을 통하여 상기 구동 데이터를 입력받아 상기 전극 라인들에 구동 신호를 출력하는 제1 구동 IC, 및 상기 전송선을 통하여 상기 제1 구동 IC와 시분할로 구동 데이터를 입력받아 상기 전극 라인들에 구동 신호를 출력하는 제2 구동 IC 인 디스플레이 패널의 구동장치.
  3. 제2항에 있어서,
    상기 제1 및 제2 구동 IC가, 상기 구동 데이터를 일정기간 동안 누적하였다가, 외부로부터 입력되는 제어신호에 의하여 일시에 상기 전극 라인들에 일시에 구동신호를 출력하는 디스플레이 패널의 구동장치.
  4. 제2항에 있어서,
    상기 제1 및 제2 구동 IC가,
    상기 구동 데이터를 클록에 따라 쉬프트 시켜 출력하는 쉬프트 레지스터,
    외부로부터 입력되는 제1신호에 따라, 상기 쉬프트 레지스터로부터 출력되는 데이터를 유지 또는 통과시키는 래치, 및
    외부로부터 입력되는 제2신호에 따라, 상기 구동신호를 출력하는 게이트 어레이를 구비하는 디스플레이 패널의 구동장치.
  5. 제4항에 있어서,
    외부로부터 입력되는 제3신호가 상기 제1 구동 IC에 입력되면, 상기 구동 데이터가 상기 제1 구동 IC에 입력되고, 상기 제3신호가 상기 제2 구동 IC에 입력되면, 상기 구동 데이터가 상기 제2 구동 IC에 입력되는 디스플레이 패널의 구동장치.
  6. 제5항에 있어서,
    상기 제1신호가 스트로브 신호(STB)이고, 상기 제2신호가 블랭크 신호(BLK)이고, 상기 제3신호가 칩 인에이블(chip enable, CE)인 디스플레이 패널의 구동장치.
  7. 제1항에 있어서,
    상기 복수개의 전극 라인들이, 어드레스 전극 라인들, 상기 어드레스 전극 라인들과의 사이에 어드레스 방전을 일으키는 Y 전극 라인들, 및 상기 Y 전극과의 사이에 유지방전을 일으키는 X 전극 라인들을 구비하여 이루어지고,
    외부로부터 입력되는 영상신호에 따라 구동 제어신호를 생성하는 논리 제어부, 상기 논리 제어부로부터 각각의 구동 제어신호를 입력받아 각각의 구동신호를 생성하여, 각각의 전극 라인들에 각각의 구동신호를 인가하는 어드레스 구동부, X 구동부, 및 Y 구동부를 구비하는 디스플레이 패널의 구동장치.
  8. 제7항에 있어서,
    상기 복수개의 블록이 상기 어드레스 구동부를 형성하는 디스플레이 패널의 구동장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 구동 데이터가 RSDS 전송방식에 의하여 전송되는 디스플레이 패널의 구동장치.
  10. X 전극 라인 및 Y 전극 라인들과 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 디스플레이 패널을 구동하는 것으로;
    외부로부터 입력되는 영상신호에 따라 X 구동 제어신호, Y 구동 제어신호, 어드레스 구동 제어신호를 생성하는 논리 제어부, 상기 X 구동 제어신호를 입력받아 상기 X 전극 라인들에 구동 신호를 출력하는 X 구동부, 상기 Y 구동 제어신호를 입력받아 상기 Y 전극 라인들에 구동 신호를 출력하는 Y 구동부, 및 상기 어드레스 구동 제어신호를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 어드레스 구동부를 구비하고;
    일정 개수의 어드레스 전극 라인 블록 단위로 어드레스 구동 데이터가 입력되는 것으로, 복수개의 블록 단위로 하나의 전송선을 통하여 구동 데이터가 입력되는 디스플레이 패널의 구동장치.
  11. 제10항에 있어서,
    하나의 전송선을 통하여 적어도 하나 이상의 비트수를 갖는 상기 구동 데이터가 입력되고,
    상기 각각의 블록이, 상기 전송선을 통하여 상기 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 제1 구동 IC, 및 상기 전송선을 통하여 상기 제1 구동 IC와 시분할로 어드레스 구동 데이터를 입력받아 상기 어드레스 전극 라인들에 구동 신호를 출력하는 제2 구동 IC 인 디스플레이 패널의 구동장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 구동 IC가,
    상기 어드레스 구동 데이터를 클록에 따라 쉬프트 시켜 출력하는 쉬프트 레지스터,
    상기 논리 제어부로부터 입력되는 제1신호에 따라, 상기 쉬프트 레지스터로부터 출력되는 데이터를 유지 또는 통과시키는 래치, 및
    상기 논리 제어부로부터 입력되는 제2신호에 따라, 상기 구동신호를 출력하는 게이트 어레이를 구비하는 디스플레이 패널의 구동장치.
  13. 제12항에 있어서,
    상기 논리 제어부로부터 입력되는 제3신호가 상기 제1 구동 IC에 입력되면, 상기 구동 데이터가 상기 제1 구동 IC에 입력되고, 상기 제3신호가 상기 제2 구동 IC에 입력되면, 상기 구동 데이터가 상기 제2 구동 IC에 입력되는 디스플레이 패널의 구동장치.
  14. 제13항에 있어서,
    상기 제1신호가 스트로브 신호(STB)이고, 상기 제2신호가 블랭크 신호(BLK)이고, 상기 제3신호가 칩 인에이블(chip enable, CE)인 디스플레이 패널의 구동장치.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 구동 데이터가 RSDS 전송방식에 의하여 전송되는 디스플레이 패널의 구 동장치.
KR1020050111988A 2005-11-22 2005-11-22 디스플레이 패널의 구동장치 KR100670359B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111988A KR100670359B1 (ko) 2005-11-22 2005-11-22 디스플레이 패널의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111988A KR100670359B1 (ko) 2005-11-22 2005-11-22 디스플레이 패널의 구동장치

Publications (1)

Publication Number Publication Date
KR100670359B1 true KR100670359B1 (ko) 2007-01-16

Family

ID=38013985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111988A KR100670359B1 (ko) 2005-11-22 2005-11-22 디스플레이 패널의 구동장치

Country Status (1)

Country Link
KR (1) KR100670359B1 (ko)

Similar Documents

Publication Publication Date Title
JP4068089B2 (ja) アドレス−ディスプレイ混合による放電ディスプレイパネルの駆動方法
KR100659128B1 (ko) 디스플레이 패널의 구동장치 및 그 방법
KR100822215B1 (ko) 디스플레이 패널의 구동장치
KR100670359B1 (ko) 디스플레이 패널의 구동장치
KR100647706B1 (ko) 디스플레이 패널의 구동장치
KR100647678B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100581964B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100647689B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100719575B1 (ko) 디스플레이 패널의 구동방법 및 그 구동장치
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR20070097199A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR100637247B1 (ko) 디스플레이 패널의 구동방법
KR100626084B1 (ko) 디스플레이 패널의 구동방법 및 그 장치
KR100626085B1 (ko) 디스플레이 패널의 구동방법 및 그 장치
KR100449764B1 (ko) 디스플레이-유지 전압이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100615312B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100719581B1 (ko) 디스플레이 패널의 구동방법
KR20070041901A (ko) 디스플레이 패널의 구동장치
KR100751335B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100615311B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100768204B1 (ko) 디스플레이 패널의 구동장치
KR20070015322A (ko) 플라즈마 디스플레이 패널 구동장치
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee