KR100615311B1 - 플라즈마 디스플레이 패널 구동방법 - Google Patents

플라즈마 디스플레이 패널 구동방법 Download PDF

Info

Publication number
KR100615311B1
KR100615311B1 KR1020050014073A KR20050014073A KR100615311B1 KR 100615311 B1 KR100615311 B1 KR 100615311B1 KR 1020050014073 A KR1020050014073 A KR 1020050014073A KR 20050014073 A KR20050014073 A KR 20050014073A KR 100615311 B1 KR100615311 B1 KR 100615311B1
Authority
KR
South Korea
Prior art keywords
level
reset period
period
gray scale
address
Prior art date
Application number
KR1020050014073A
Other languages
English (en)
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050014073A priority Critical patent/KR100615311B1/ko
Application granted granted Critical
Publication of KR100615311B1 publication Critical patent/KR100615311B1/ko

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 주기로서의 프레임마다 복수의 서브필드들을 포함하여 시분할 계조 디스플레이하는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다. 본 발명에 의한 플라즈마 디스플레이 패널 구동방법은, 교대로 나란히 배열되는 X 전극 및 Y 전극과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드들을 포함하여 시분할 계조 디스플레이를 수행한다. 최소 계조 가중치를 갖는 서브필드는, 리셋 주기; 어드레스 주기; 및 선택적 리셋 주기를 구비한다. 상기 리셋 주기에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 선택적 리셋 주기에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화시킨다. 본 발명에 따르면, 선택적 리셋 주기를 포함하는 최소 계조 가중치 서브필드를 적용하여 계조 표현력을 강화시키고, 최소 계조 가중치 서브필드에 이어지는 서브필드에서의 안정적인 어드레스 구동이 가능하다.

Description

플라즈마 디스플레이 패널 구동방법{Method of driving plasma display panel}
도 1은 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 구동장치를 보여주는 블록도이다.
도 3은 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도 4는 본 발명에 따른 바람직한 일 실시예로서, 단위 서브-필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도 5a 내지 도 5c는 각각 제1 리셋주기 종료후, 제2 리셋주기 종료후, 어드레스 주기 종료후의 벽전하 상태를 개략적으로 도시한 도면이다.
도 6은 본 발명에 따른 바람직한 다른 실시예로서, 단위 서브-필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도 7은 본 발명에 따른 바람직한 다른 실시예로서, 단위 서브-필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍 도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 플라즈마 디스플레이 패널, 10: 앞쪽 글라스 기판,
11, 15: 유전층, 12: 보호층,
13: 뒤쪽 글라스 기판, 14: 방전 공간,
16: 형광층, 17: 격벽,
X1∼Xn: X 전극 라인, Y1∼Yn: Y 전극 라인,
A1∼Am: 어드레스 전극 라인, SF1∼SF8: 서브-필드.
본 발명은 플라즈마 디스플레이 패널 구동방법에 관한 것으로서, 보다 상세하게는 디스플레이 주기로서의 프레임마다 시분할 계조 디스플레이를 위한 복수의 서브필드들이 존재하고, 상기 각각의 서브필드마다 리셋 주기, 어드레스 주기, 및 유지방전 주기들이 존재하는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
평판 디스플레이 장치로서 대형 패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)이 주목받고 있다. 플라즈마 디스플레이 패널은 방전현상을 이용하여 화상을 표현하는 디스플레이 장치인데, 일반적으로 플라즈마 디스플레이 패널은 구동 전압의 형태에 따라서 직류형과 교류형으로 나눌 수 있으며, 직류형의 경우 방전시간의 지연시간이 긴 단점으로 인하여 교류형 플라즈마 디스플레이 패널의 개발이 많이 이루어지고 있다.
교류형 플라즈마 디스플레이 패널로는 3전극을 구비하고 교류 전압에 의하여 구동되는 3전극 교류 면방전 방식의 플라즈마 디스플레이 패널이 대표적이다. 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널은 다층의 판으로 이루어져 있으며, 종래의 화면표시장치인 음극선관(CRT)에 비하여 두께가 얇고 가벼우면서도 넓은 화면을 제공할 수 있기에 공간적으로 유리하다.
플라즈마 디스플레이 패널은 다수개의 디스플레이 셀들을 구비하며, 하나의 디스플레이 셀은 세 개(적색, 녹색, 청색)의 방전 셀들로 구성되며, 상기 방전 셀들의 방전 상태를 조절함에 따라 화상의 계조를 표현한다.
플라즈마 디스플레이 패널의 계조를 표현하기 위하여 플라즈마 디스플레이 패널에 인가되는 하나의 프레임을 발광 횟수가 다른 8개의 서브필드들로 구성하여 256 계조를 표현할 수가 있다. 즉, 256 계조로 화상을 표시하고자하는 경우에 1/60초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어진다.
서브필드들은 각각 방전을 균일하게 일으키기 위한 리셋 주기, 디스플레이 셀을 선택하기 위한 어드레스 주기, 및 방전 횟수에 따라 계조를 표현하는 유지방전 주기로 구분된다. 리셋 주기와 어드레스 주기를 합친 기간의 길이는 서브필드들에서 모두 동일하며, 유지방전 주기는 서브필드들마다 기간의 길이가 다르다. 서브필드들의 유지방전 주기에서 발생하는 방전 펄스 수는 1,2,4,8,16,32,128개의 순으 로 증가한다. 상기 방전 펄스들의 수에 따라 방전 셀들의 방전 횟수가 결정된다. 이와 같이, 서브필드들에서 유지방전 주기에서의 방전 횟수를 조절함으로써 256 단계의 계조를 표현할 수가 있게 된다.
하지만, 종래의 구동방법에 따르면, 1의 방전 펄스에 의해 표현되는 계조보다 낮은 계조는 표현할 수 없어, 더 세밀한 계조를 표현할 수 없는 계조 표현력의 한계를 갖는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 선택적 리셋 주기를 포함하는 최소 계조 가중치 서브필드를 적용하여 계조 표현력을 강화시키고, 최소 계조 가중치 서브필드에 이어지는 서브필드에서의 안정적인 어드레스 구동이 가능한 플라즈마 디스플레이 패널 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 플라즈마 디스플레이 패널 구동방법은, 교대로 나란히 배열되는 X 전극 및 Y 전극과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드들을 포함하여 시분할 계조 디스플레이를 수행한다.
최소 계조 가중치를 갖는 서브필드는, 리셋 주기; 어드레스 주기; 및 선택적 리셋 주기를 구비한다. 상기 리셋 주기에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 선택적 리셋 주기에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화시킨다.
상기 리셋 주기는 Y 전극에 제1레벨의 전압이 인가되는 제1 리셋주기와, Y 전극에 제1레벨로부터 소정의 기울기를 가지며 제2레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 리셋주기를 포함하는 것이 바람직하다.
상기 선택적 리셋 주기는 Y 전극에 제3레벨의 전압이 인가되는 제1 선택적 리셋주기와, Y 전극에 제3레벨로부터 소정의 기울기를 가지며 제4레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 선택적 리셋주기를 포함하는 것이 바람직하다.
본 발명의 다른 측면에 따른 플라즈마 디스플레이 패널 구동방법은, 교대로 나란히 배열되는 X 전극 및 Y 전극과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드들을 포함하여 시분할 계조 디스플레이를 수행한다.
최소 계조 가중치를 갖는 서브필드는, 리셋 주기, 어드레스 주기, 및 선택적 리셋 주기를 구비한다. 상기 리셋 주기에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 선택적 리셋 주기에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화시킨다.
두 번째 최소 계조 가중치를 갖는 서브필드는, 리셋 주기, 어드레스 주기, 및 유지방전 주기를 구비한다. 상기 리셋 주기에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 유지 방전 주기는 어드레스 주기에서 선택된 방전셀들에 계조 표시를 위한 유지방전을 시킨다.
두 번째 최소 계조 가중치를 갖는 서브필드에서의 리셋 주기가, 최소 계조 가중치를 갖는 서브필드에서의 선택적 리셋 주기와 동일한 파형을 갖는 것이 바람직하다.
상기 선택적 리셋 주기가 제1 선택적 리셋주기와 제2 선택적 리셋주기를 구비하고, 제1 선택적 리셋주기에는 Y 전극에 제3레벨의 전압이 인가되고, 제2 선택적 리셋 주기 및 두 번째 최소 계조 가중치를 갖는 서브필드에서의 리셋 주기에, 제3레벨로부터 소정의 기울기를 가지며 제2레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 것이 바람직하다.
최소 계조 가중치를 갖는 서브필드에서의 선택적 리셋 주기 및 두 번째 최소 계조 가중치를 갖는 서브필드에서의 리셋 주기에 소요되는 시간이, 2회의 상기 리셋주기에 소요되는 시간보다 적은 것이 바람직하다.
본 발명에 따르면, 선택적 리셋 주기를 포함하는 최소 계조 가중치 서브필드를 적용하여 계조 표현력을 강화시키고, 최소 계조 가중치 서브필드에 이어지는 서브필드에서의 안정적인 어드레스 구동이 가능하다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 1은 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도면을 참조하면, 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1∼ABm), 유전층(11, 15), Y 전극 라인들(Y1∼Yn), X 전극 라인들(X1∼Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1∼ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1∼ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1∼ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀(14)의 방전 영역을 구획하고 각 방전셀(14) 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 뒤쪽 글라스 기판(13)위에 형성되는 아래쪽 유전층(15)과 격벽(17)들 사이에 형성되는 공간의 내면에 형성된다.
X 전극 라인들(X1∼Xn)과 Y 전극 라인들(Y1∼Yn)은 어드레스 전극 라인들(AR1 ∼ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀(14)을 설정한다. 각 X 전극 라인(X1∼Xn)과 각 Y 전극 라인(Y1 ∼Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 여기서, X 전극 라인들(X1∼Xn)은 각각의 방전셀(14)에서 유지 전극이 되고, Y 전극 라인들(Y1∼ Yn)은 각각의 방전셀(14)에서 주사 전극이 되고, 어드레스 전극 라인들(AR1 ∼ABm) 각각의 방전셀(14)에서 어드레스 전극이 된다.
도 2는 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.
도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(2)는 영상 처리부(26), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(26)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(22)는 영상 처리부(26)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.
이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.
즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구 동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 단위 프레임을 복수개의 서브필드들로 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.
도면을 참조하면, 단위 프레임(FR)은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1∼SF8)로 분할된다. 또한, 각 서브필드(SF1∼SF8)는 리셋 주기(R1∼R8), 어드레스 주기(A1∼A8), 및 유지방전 주기(S1∼S8)로 분할된다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.
도 4는 본 발명에 따른 바람직한 일 실시예로서, 단위 서브필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다. 도 5a 내지 도 5c는 각각 제1 리셋주기 종료후, 제2 리셋주기 종료후, 어드레스 주기 종료후의 벽전하 상태를 개략적으로 도시한 도면이다.
도면을 참조하면, 플라즈마 디스플레이 패널에서 교대로 나란히 배열되는 X 전극(Xi) 및 Y 전극(Yi)과 어드레스 전극(Aj)이 교차되는 영역에 방전셀이 형성된 다. 참조부호 SAj, SAj+1은 어드레스 전극 라인(도 1의 AR1∼ABm) 중에서 연속하는 특정 어드레스 전극 라인(Aj, Aj+1)에 인가되는 구동 신호를, SXi는 X 전극 라인들(도 1의 X1∼Xn) 중에서 하나의 X 전극 라인(Xi)에 인가되는 구동 신호를, 그리고 SYi는 각 Y 전극 라인(도 1의 Y1∼Yn) 중에서 하나의 Y 전극 라인(Yi)에 인가되는 구동 신호를 가리킨다. 이때, Xi, Yi, Aj 전극 라인이 교차하는 영역에 하나의 방전셀이 형성되고, 그 이웃하는 방전셀이 Xi, Yi, Aj+1 전극 라인이 교차하는 영역에 형성된다.
본 발명에 따른 플라즈마 디스플레이 패널 구동방법은, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드(SF)들을 포함하여 시분할 계조 디스플레이를 수행한다.
최소 계조 가중치를 갖는 서브필드(LSB SF)는, 리셋 주기(PR1), 어드레스 주기(PA), 및 선택적 리셋 주기(SPR)를 구비한다. 상기 리셋 주기(PR1)에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기(PA)에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 선택적 리셋 주기(SPR)에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화시킨다.
두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)는, 리셋 주기(PR2), 어드레스 주기(PA), 및 유지방전 주기(PS)를 구비한다. 상기 리셋 주기(PR)에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기(PA)에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 유지방전 주기(PS)는 어드레스 주기에서 선택된 방전셀들에 계조 표시를 위한 유지방전을 시킨다.
즉, 최소 계조 가중치를 갖는 서브필드(LSB SF)는, 표시하고자 하는 방전셀에서는 어드레스 주기(PA)에 어드레스 방전을 일으켜 선택적 리셋 주기(SPR)에서 초기화 방전이 이루어질 수 있는 벽전하 상태를 형성하고, 선택된 방전셀에서만 선택적 리셋 주기에서의 선택적 리셋방전이 일어날 수 있도록 한다. 이때, 선택적 리셋방전은 리셋 주기에서의 리셋방전과 유사한 방전을 일으켜 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 유지방전보다 약한 방전을 일으킬 수 있도록 한다. 따라서, 최소 계조 가중치를 갖는 서브필드(LSB SF)는 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서보다 약한 방전에 의하여 두 번째 계조 가중치를 갖는 서브필드(2nd SF)보다 약한 광을 얻을 수 있어, 더욱 세밀한 계조 표현이 가능하다.
두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)의 리셋 주기(PR2)는 제1 리셋주기(PR21), 제2 리셋주기(PR22)를 구비하여 이루어질 수 있다.
제1 리셋주기(PR21)에 Y 전극 라인들(도 1의 Y1∼Yn)에는 제1 레벨(VS) 예를 들어 155V로부터 제1 레벨(VS)보다 소정 전압(VSET)만큼 더 높은 제9 레벨(VSET+VS) 예를 들어 355V까지 지속적으로 상승하는 상승 램프 펄스 파형의 전압이 인가된다. 이때, X 전극 라인들(도 1의 X1∼Xn)은 기준 레벨의 전압 즉, 접지 전압(VG)을 유지한다. 이에 따라, Y 전극 라인들(도 1의 Y1∼Yn)과 X 전극 라인들(도 1의 X1∼Xn) 사 이에 약한 방전이 일어난다. 한편, Y 전극 라인들(도 1의 Y1∼Yn)과 어드레스 전극 라인들(도 1의 AR1∼ARm) 사이에 더욱 약한 방전이 일어난다.
이에 따라, Y 전극 라인들(도 1의 Y1∼Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(도 1의 X1∼Xn) 주위에는 정극성 벽전하들이 형성되며, 어드레스 전극 라인들(도 1의 AR1∼ABm) 주위에는 정극성 벽전하들이 적게 형성된다.
여기서, 실시예에 따라서는 제1 리셋주기(PR21)에서의 방전을 원활하게 하기 위하여, 상기 제1 리셋주기(PR21)에 선행하여 X 전극 라인들(도 1의 X1∼Xn) 램프 펄스(미도시)를 인가할 수도 있다. 즉, 먼저 X 전극 라인들(도 1의 X1∼Xn)에 인가되는 전압을 기준 레벨, 예를 들어 접지 전압(VG)으로부터 제1 레벨의 전압(VS) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(도 1의 Y1∼Yn)과 어드레스 전극 라인들(도 1의 AR1∼ABm)에는 접지 전압(VG)이 인가된다.
이에 따라, X 전극 라인들(도 1의 X1∼Xn)과 Y 전극 라인들(도 1의 Y1∼Yn) 사이, 및 X 전극 라인들(도 1의 X1∼Xn)과 어드레스 전극 라인들(도 1의 A1∼Am) 사이에 약한 방전이 일어나면서 Y 전극 라인들(도 1의 Y1∼Yn)과 어드레스 전극 라인들(도 1의 A1∼Am) 주위에는 정극성의 벽전하들이 형성되고, X 전극 라인들(도 1의 X1∼Xn) 주위에 부극성의 벽전하들이 형성된다.
제2 리셋주기(PR22)에는 어드레스 전극 라인들(도 1의 AR1∼ABm)은 기준 레벨(VG)을 유지하고, X 전극 라인들(도 1의 X1∼Xn)이 제8 레벨(Ve)의 전압으로 바이어싱되고, Y 전극 라인들(도 1의 Y1∼Yn)에 제1 레벨(VS)로부터 제2 레벨(Vfp)까지 지속적으로 하강하는 하강 램프 펄스 파형의 전압이 인가될 수 있다.
이에 따라, X 전극 라인들(도 1의 X1∼Xn)과 Y 전극 라인들(도 1의 Y1∼Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(도 1의 Y1∼Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(도 1의 X1∼Xn) 주위로 이동한다. 또한, 어드레스 전극 라인들(AR1∼ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1∼ABm) 주위의 정극성의 벽전하들이 약간 증가한다.
이에 따라, 이어지는 어드레싱 주기(PA)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 기준 레벨 전압(VG)보다 낮은 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1∼Yn)에 제6 레벨(Vsp)을 갖는 스캔 펄스의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1∼ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 음극성을 갖는 제6 레벨(Vsp)의 스캔 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 데이터 펄스 형태의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 이때, 도 4에 도시된 SAj는 i×j 방전셀은 선택되고, SAj+1는 i×(j+1) 방전셀은 선택되지 아니한 예를 도시하고 있다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(도 1의 X1∼Xn)에 제8 레벨의 전압(Ve)이 인가된다.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(도 1의 Y1∼Yn)과 X 전극 라인들(도 1의 X1∼Xn)에 제1 레벨의 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다. 도 4에서는 본 실시예에서의 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서 모든 Y 전극 라인들(도 1의 Y1∼Yn)과 X 전극 라인들(도 1의 X1∼Xn)에 각각 1개의 유지 펄스가 인가되는 예를 도시하고 있다.
이에 대하여, 본 실시예에서는 최소 계조 가중치를 갖는 서브필드(LSB SF)에서 하나의 유지 펄스에 의해 표현되는 계조보다 더 낮은 계조를 표현하기 위하여 두 번째 계조 가중치를 갖는 서브필드(2nd SF)에서의 유지방전 주기를 생략하고, 표시하고자 하는 방전셀에서만 선택적으로 방전되는 선택적 리셋 주기를 구비한다.
여기서, 도 5a에는 최소 계조 가중치를 갖는 서브필드(LSB SF)의 제1 리셋주기 종료후의 벽전하 상태가 개략적으로 도시되어 있고, 도 5b에는 제2 리셋주기 종 료후의 벽전하 상태가 개략적으로 도시되어 있으며, 도 5c에는 어드레스 주기 종료후의 벽전하 상태가 개략적으로 도시되어 있다.
상기 리셋 주기(PR1)에는 모든 방전셀들을 초기화하는데, Y 전극 라인들(도 1의 Y1∼Yn)에 제1레벨(VS)의 전압이 인가되는 제1 리셋주기(PR11)와, Y 전극(도 1의 Y1∼Yn)에 제1레벨(VS)로부터 소정의 기울기를 가지며 제2레벨(Vfp)까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 리셋주기(PR12)를 포함하는 것이 바람직하다.
제1 리셋주기(PR11)에 Y 전극 라인들(도 1의 Y1∼Yn)은 제1 레벨(VS) 예를 들어 155V의 전압이 인가된다. 이때, X 전극 라인들(도 1의 X1∼Xn)과 어드레스 전극 라인들(도 1의 AR1∼ARm)은 접지 전압(VG)을 유지한다. 이에 따라, Y 전극 라인들(도 1의 Y1∼Yn)과 X 전극 라인들(도 1의 X1∼Xn) 사이에 약한 방전이 일어난다. 한편, Y 전극 라인들(도 1의 Y1∼Yn)과 어드레스 전극 라인들(도 1의 AR1∼ARm) 사이에 더욱 약한 방전이 일어난다.
이에 따라, 도 5a에 도시된 바와 같이 Y 전극 라인들(도 1의 Y1∼Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(도 1의 X1∼Xn) 주위에는 정극성 벽전하들이 형성되며, 어드레스 전극 라인들(도 1의 AR1∼ABm) 주위에는 정극성 벽전하들이 적게 형성된다. 이때, 도 4에 도시된 두 번째 계조 가중치를 갖는 서브 필드(2nd SF)에서의 제1 리셋주기(PR11)에 비하여 약한 방전이 일어나게 되고, 따라서 최소 계조 가중치를 갖는 서브필드(LSB SF)의 제1 리셋주기(PR11)에서 더 낮은 발광에 의하여 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 휘도가 더 낮아져 더 낮은 계조를 표현할 수 있으며, 콘트라스트도 향상되는 결과를 얻을 수 있다.
제2 리셋주기(PR12)에는 어드레스 전극 라인들(도 1의 AR1∼ABm)은 기준 레벨(VG)을 유지하고, X 전극 라인들(도 1의 X1∼Xn)이 제8 레벨(Ve)의 전압으로 바이어싱되고, Y 전극 라인들(도 1의 Y1∼Yn)에 제1 레벨(VS)로부터 제2 레벨(Vfp)까지 지속적으로 하강하는 하강 램프 펄스 파형의 전압이 인가될 수 있다.
이에 따라, X 전극 라인들(도 1의 X1∼Xn)과 Y 전극 라인들(도 1의 Y1∼Yn) 사이의 약한 방전으로 인하여, 도 5b에 도시된 바와 같이 Y 전극 라인들(도 1의 Y1∼Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(도 1의 X1∼Xn) 주위로 이동한다. 이때, 제2 레벨의 크기에 따라 Y 전극 라인들(도 1의 Y1∼Yn) 주위에 남아 있는 부극성의 벽전하의 양이 조절될 수 있다. 또한, 어드레스 전극 라인들(AR1∼ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1∼ABm) 주위의 정극성의 벽전하들이 약간 증가한다.
또한, 제2 리셋주기(PR12)의 하강 램프 펄스는 2 이상의 기울기를 가질 수 있는데, 기울기 크기 또는 모양을 조절하여 다음에 이어지는 어드레스 방전이 안정적으로 이루어질 수 있는 방전 조건을 얻을 수 있다. 즉, 실시예에 따라서는 제2 리셋주기(PR12)의 파형이 제1레벨(VS)로부터 제2레벨(Vfp)까지 선형적으로, 지수적으로 또는 로그함수적으로 감소하는 여러 가지 파형 중에서 선택적으로 적용될 수 있다.
본 실시예에 의한 프레임에서, 각각의 서브필드(SF1∼SF8)에는 최소 계조 가중치를 갖는 서브필드(LSB SF)와 두 번째 계조 가중치를 갖는 서브필드(2nd SF) 각각에 적용된 리셋 주기(PR1, PR2) 중에서 표현하고자 하는 휘도 특성과 콘트라스트를 고려하여 리셋 주기를 필요에 따라 적당히 선택적으로 적용할 수 있다.
상기 어드레스 주기(PA)에는 방전셀들 중에서 표시될 방전셀들을 선택하는데, 상술한 두 번째 계조 가중치를 갖는 서브필드(2nd SF)에서의 어드레스 주기(PA)와 동일한 어드레스 주기가 적용될 수 있으며, 이를 참조하고 자세한 설명은 생략한다.
다만, 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 스캔 펄스와 데이터 펄스는 두 번째 계조 가중치를 갖는 서브필드(2nd SF)에서의 스캔 펄스와 데이터 펄스보다 큰 펄스 폭을 갖는 것이 바람직하다. 이는, 최소 계조 가중치를 갖는 서브필드(LSB SF)의 리셋 주기(PR1)에서 두 번째 계조 가중치를 갖는 서브필드(2nd SF)의 리셋 주기(PR2)에 비하여 약한 방전을 일으켜 어드레스 방전에 불리한 벽전하 상태를 가질 수 있으므로, 어드레스 방전을 위한 스캔 펄스와 데이터 펄스의 폭 을 크게 하여 더욱 안정적인 어드레스 방전을 얻을 수 있다.
이때, 최소 계조 가중치를 갖는 서브필드(LSB SF)의 리셋 주기(PR1)에서는 제1 리셋 주기에 상승 램프 펄스를 인가하지 아니하므로, 두 번째 계조 가중치를 갖는 서브필드(2nd SF)의 리셋 주기(PR2)에 비하여 짧은 시간이 소요될 수 있고, 그만큼의 시간을 어드레스 주기(PA)에 할당할 수 있을 것이다.
상기 선택적 리셋 주기(SPR)에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화시키는데, Y 전극 라인들(도 1의 Y1∼Yn)에 제3레벨(VS)의 전압이 인가되는 제1 선택적 리셋주기(SPR1)와, Y 전극(도 1의 Y1∼Yn)에 제3레벨(VS)로부터 소정의 기울기를 가지며 제4레벨(Vfp)까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 선택적 리셋주기(SPR2)를 포함하는 것이 바람직하다.
선택적 리셋 주기(SPR)에는 Y 전극 라인들(도 1의 Y1∼Yn), X 전극 라인들(도 1의 X1∼Xn), 어드레스 전극 라인들(AR1∼ABm) 각각에 본 실시예의 도 4에 도시된 리셋 주기(PR1)와 유사한 파형의 전압이 인가되는 것이 바람직하다. 이때, 제1레벨과 상기 제3레벨이 동일하고, 상기 제2레벨과 상기 제4레벨이 동일한 레벨의 전압이 Y 전극 라인들(도 1의 Y1∼Yn)에 인가될 수 있다. 어드레스 주기에서 선택된 방전셀들을 다시 초기화시키는데, 어드레스 방전에 의하여 도 5c와 같은 형태의 벽전하 상태를 갖는 방전셀에서만 방전이 일어나게 된다.
또한, 제2 선택적 리셋주기(SPR2)의 하강 램프 펄스는 2 이상의 기울기를 가 질 수 있는데, 기울기 크기 또는 모양을 조절하여 다음에 이어지는 어드레스 방전이 안정적으로 이루어질 수 있는 방전 조건을 얻을 수 있다. 즉, 실시예에 따라서는 제2 선택적 리셋주기(SPR2)의 파형이 제3레벨(VS)로부터 제4레벨(Vfp)까지 선형적으로, 지수적으로 또는 로그함수적으로 감소하는 여러 가지 파형 중에서 선택적으로 적용될 수 있다.
이에 따라, 최소 계조 가중치를 갖는 서브필드(LSB SF)는 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서보다 약한 방전에 의하여 두 번째 계조 가중치를 갖는 서브필드(2nd SF)보다 약한 광을 얻을 수 있어, 더욱 세밀한 계조 표현이 가능하다.
도 6은 본 발명에 따른 바람직한 다른 실시예로서, 단위 서브-필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도면을 참조하면, 도 4에 도시된 플라즈마 디스플레이 패널의 구동 방법과 동일한 사항에 대해서는 자세한 설명을 생략하고 이를 참조한다.
본 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에서, 최소 계조 가중치를 갖는 서브필드(LSB SF)는, 리셋 주기(PR1), 어드레스 주기(PA), 및 선택적 리셋 주기(SPR)를 구비한다. 상기 리셋 주기(PR1)에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기(PA)에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 선택적 리셋 주기(SPR)에는 어드레스 주기에서 선택된 방전셀들을 다시 초기화 시킨다.
두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)는, 리셋 주기(PR2), 어드레스 주기(PA), 및 유지방전 주기(PS)를 구비한다. 상기 리셋 주기(PR)에는 모든 방전셀들을 초기화한다. 상기 어드레스 주기(PA)에는 방전셀들 중에서 표시될 방전셀들을 선택한다. 상기 유지방전 주기(PS)는 어드레스 주기에서 선택된 방전셀들에 계조 표시를 위한 유지방전을 시킨다.
여기서, 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)가 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 선택적 리셋 주기(SPR)와 동일한 파형을 갖는 것이 바람직하다.
이에 따라, 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)에 소요되는 시간이 줄어들어, 그만큼 어드레스 주기에 시간을 더 할당할 수 있으며, 리셋 시간에 비하여 유지방전 시간의 비율이 커져 휘도를 향상시킬 수 있다. 또한, 도 4에 도시된 실시예에 비하여 리셋 방전의 크기가 약해져 콘트라스트를 향상시킬 수 있다.
도 7은 본 발명에 따른 바람직한 다른 실시예로서, 단위 서브-필드 내에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도면을 참조하면, 도 4 내지 도6에 도시된 플라즈마 디스플레이 패널의 구동 방법과 동일한 사항에 대해서는 자세한 설명을 생략하고 이를 참조한다.
본 실시예에 의한 플라즈마 디스플레이 패널의 구동 방법에서는 최소 계조 가중치를 갖는 서브필드(LSB SF)의 제2 선택적 리셋 주기(SPR2) 및 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)에, 제3레벨(VS)로부터 소정의 기울기를 가지며 제2레벨(Vfp)까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 것이 바람직하다.
이때, 상기 하강 램프 펄스의 파형이 2 이상의 기울기를 가질 수 있는데, 기울기 크기 또는 모양을 조절하여 다음에 이어지는 어드레스 방전이 안정적으로 이루어질 수 있는 방전 조건을 얻을 수 있다. 즉, 실시예에 따라서는 상기 하강 램프 펄스의 파형이 제3레벨(VS)로부터 제2레벨(Vfp)까지 선형적으로, 지수적으로 또는 로그함수적으로 감소하는 여러 가지 파형 중에서 선택적으로 적용될 수 있다.
이때, 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 선택적 리셋 주기(SPR) 및 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)에 소요되는 시간이, 2회의 상기 리셋주기에 소요되는 시간보다 적은 것이 바람직하다. 즉, 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 선택적 리셋 주기(SPR)와 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)가 동일한 파형을 사용하는 경우보다 더 적은 시간이 소요되는 것이 바람직하다.
즉, 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 제2 선택적 리셋 주기(SPR)와 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)에 비교적 큰 기울기를 갖는 하강 램프 펄스가 적용되어, 제3레벨(VS)로부터 제2레 벨(Vfp)까지 여유를 가지면서 천천히 하강하면서 리셋 방전을 시킴으로써, 더욱 안정적인 리셋방전이 이루어질 수 있다.
또한, 최소 계조 가중치를 갖는 서브필드(LSB SF)에서의 선택적 리셋 주기(SPR)와 두 번째 최소 계조 가중치를 갖는 서브필드(2nd SF)에서의 리셋 주기(PR2)에 소요되는 시간이 줄어들어, 그만큼 어드레스 주기에 할당할 수 있는 시간에 여유가 있으며, 리셋 시간에 비하여 유지방전 시간의 비율이 커져 휘도를 향상시킬 수 있다. 또한, 도 4에 도시된 실시예에 비하여 리셋 방전의 크기가 약해져 콘트라스트를 향상시킬 수 있다.
도 1 내지 도 3에 도시된 플라즈마 디스플레이 패널, 그 구동장치, 구동방법은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 하나의 실시예에 불과하고, 그 외의 다양한 플라즈마 디스플레이 패널, 그 구동장치, 구동방법에도 적용 가능하다.
본 발명에 따른 플라즈마 디스플레이 패널 구동방법에 의하면, 선택적 리셋 주기를 포함하는 최소 계조 가중치 서브필드를 적용하여 계조 표현력을 강화시킬 수 있다.
또한, 최소 계조 가중치 서브필드에 이어지는 서브필드에서의 안정적인 어드레스 구동이 가능하다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예 시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (17)

  1. 교대로 나란히 배열되는 X 전극 및 Y 전극과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드들을 포함하여 시분할 계조 디스플레이를 수행하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    최소 계조 가중치를 갖는 서브필드가,
    상기 모든 방전셀들을 초기화하는 리셋 주기;
    상기 방전셀들 중에서 표시될 방전셀들을 선택하는 어드레스 주기; 및
    상기 어드레스 주기에서 선택된 방전셀들을 다시 초기화시키는 선택적 리셋 주기를 구비하고,
    상기 선택적 리셋 주기가, 상기 Y 전극에 제3레벨의 전압이 인가되는 제1 선택적 리셋주기와, 상기 Y 전극에 상기 제3레벨로부터 소정의 기울기를 가지며 제4레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 선택적 리셋주기를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 리셋 주기가,
    상기 Y 전극에 제1레벨의 전압이 인가되는 제1 리셋주기와, 상기 Y 전극에 상기 제1레벨로부터 소정의 기울기를 가지며 제2레벨까지 지속적으로 하강하는 하 강 램프 펄스의 전압이 인가되는 제2 리셋주기를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 제2 선택적 리셋주기의 하강 램프 펄스가 2 이상의 기울기를 갖는 플라즈마 디스플레이 패널 구동방법.
  5. 제1항에 있어서,
    상기 제2 선택적 리셋주기의 파형이 제3레벨로부터 제4레벨까지 선형적으로, 지수적으로 또는 로그함수적으로 감소하는 플라즈마 디스플레이 패널 구동방법.
  6. 제1항에 있어서,
    상기 제1레벨과 상기 제3레벨이 동일하고, 상기 제2레벨과 상기 제4레벨이 동일한 플라즈마 디스플레이 패널의 구동 방법.
  7. 제1항에 있어서,
    상기 어드레스 주기에,
    상기 Y 전극에는 제5레벨의 전압으로 바이어싱된 상태에서 제6레벨의 스캔 펄스가 인가되고, 상기 Y 전극과 표시하고자 하는 방전셀을 형성하는 어드레스 전극에 기준레벨로부터 상기 스캔펄스에 동기되는 제7레벨의 데이터 펄스가 인가되는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제7항에 있어서,
    상기 데이터 펄스가 양의 펄스이고, 상기 스캔 펄스가 음의 펄스인 플라즈마 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서,
    상기 제5레벨의 전압이 음의 전위를 갖는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제7항에 있어서,
    상기 기준레벨의 전압이 그라운드 전위를 갖는 플라즈마 디스플레이 패널의 구동 방법.
  11. 교대로 나란히 배열되는 X 전극 및 Y 전극과 어드레스 전극이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 디스플레이 주기로서의 프레임마다 각각의 계조 가중치를 갖는 복수의 서브필드들을 포함하여 시분할 계조 디스플레이를 수행하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    최소 계조 가중치를 갖는 서브필드가, 상기 모든 방전셀들을 초기화하는 리셋 주기, 상기 방전셀들 중에서 표시될 방전셀들을 선택하는 어드레스 주기, 및 상기 어드레스 주기에서 선택된 방전셀들을 다시 초기화시키는 선택적 리셋 주기를 구비하고,
    두 번째 최소 계조 가중치를 갖는 서브필드가, 상기 모든 방전셀들을 초기화하는 리셋 주기, 상기 방전셀들 중에서 표시될 방전셀들을 선택하는 어드레스 주기, 및 상기 어드레스 주기에서 선택된 방전셀들에 계조 표시를 위한 유지방전을 시키는 유지방전 주기를 구비하고,
    상기 선택적 리셋 주기가 제1 선택적 리셋주기와 제2 선택적 리셋주기를 구비하고, 상기 제1 선택적 리셋주기에는 상기 Y 전극에 제3레벨의 전압이 인가되고, 상기 제2 선택적 리셋 주기 및 두 번째 최소 계조 가중치를 갖는 서브필드에서의 상기 리셋 주기에, 제3레벨로부터 소정의 기울기를 가지며 제2레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 플라즈마 디스플레이 패널의 구동방법.
  12. 제11항에 있어서,
    두 번째 최소 계조 가중치를 갖는 서브필드에서의 상기 리셋 주기가, 최소 계조 가중치를 갖는 서브필드에서의 상기 선택적 리셋 주기와 동일한 파형을 갖는 플라즈마 디스플레이 패널의 구동방법.
  13. 제12항에 있어서,
    상기 리셋 주기가,
    상기 Y 전극에 제1레벨의 전압이 인가되는 제1 리셋주기와, 상기 Y 전극에 상기 제1레벨로부터 소정의 기울기를 가지며 제2레벨까지 지속적으로 하강하는 하강 램프 펄스의 전압이 인가되는 제2 리셋주기를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 삭제
  15. 제11항에 있어서,
    최소 계조 가중치를 갖는 서브필드에서의 상기 선택적 리셋 주기 및 두 번째 최소 계조 가중치를 갖는 서브필드에서의 상기 리셋 주기에 소요되는 시간이, 2회의 상기 리셋주기에 소요되는 시간보다 적은 플라즈마 디스플레이 패널 구동방법.
  16. 제11항에 있어서,
    상기 하강 램프 펄스 파형이 2 이상의 기울기를 갖는 플라즈마 디스플레이 패널 구동방법.
  17. 제11항에 있어서,
    상기 하강 램프 펄스 파형이 제3레벨로부터 제4레벨까지 선형적으로, 지수적으로 또는 로그함수적으로 감소하는 플라즈마 디스플레이 패널 구동방법.
KR1020050014073A 2005-02-21 2005-02-21 플라즈마 디스플레이 패널 구동방법 KR100615311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014073A KR100615311B1 (ko) 2005-02-21 2005-02-21 플라즈마 디스플레이 패널 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014073A KR100615311B1 (ko) 2005-02-21 2005-02-21 플라즈마 디스플레이 패널 구동방법

Publications (1)

Publication Number Publication Date
KR100615311B1 true KR100615311B1 (ko) 2006-08-25

Family

ID=37601054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014073A KR100615311B1 (ko) 2005-02-21 2005-02-21 플라즈마 디스플레이 패널 구동방법

Country Status (1)

Country Link
KR (1) KR100615311B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014652A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014652A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法

Similar Documents

Publication Publication Date Title
US6744218B2 (en) Method of driving a plasma display panel in which the width of display sustain pulse varies
KR20070118915A (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4264044B2 (ja) パネル駆動方法及びディスプレイパネル
KR100659128B1 (ko) 디스플레이 패널의 구동장치 및 그 방법
KR100822215B1 (ko) 디스플레이 패널의 구동장치
KR100581964B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615311B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100615312B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100719581B1 (ko) 디스플레이 패널의 구동방법
KR100647678B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100730164B1 (ko) 디스플레이 패널의 구동장치
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100811523B1 (ko) 플라즈마 디스플레이 장치
KR100751335B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR20070097199A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR100637247B1 (ko) 디스플레이 패널의 구동방법
KR100637173B1 (ko) 플라즈마 디스플레이 패널의 계조 확장 방법
KR100647679B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100777726B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100573113B1 (ko) 효율적인 리셋팅이 수행되는 플라즈마 디스플레이 패널의구동 방법
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR20070041901A (ko) 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee