JPH03180894A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH03180894A
JPH03180894A JP1320224A JP32022489A JPH03180894A JP H03180894 A JPH03180894 A JP H03180894A JP 1320224 A JP1320224 A JP 1320224A JP 32022489 A JP32022489 A JP 32022489A JP H03180894 A JPH03180894 A JP H03180894A
Authority
JP
Japan
Prior art keywords
circuit
data
screen
converter
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1320224A
Other languages
English (en)
Inventor
Taketoshi Tsuda
津田 武利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1320224A priority Critical patent/JPH03180894A/ja
Publication of JPH03180894A publication Critical patent/JPH03180894A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、パーソナルコンピュータなどの画像処理装置
に関する。
〈従来の技術〉 従来、画像処理装置として、例えば第2図に示すような
ものが知られている。この装置は、画面Xと画面Yの2
つの画面データを記憶するビデオRAM3と、cput
の制御下でCRTコントローラ2によって上記ビデオR
AM3から読み出された両画面データを、CPUIによ
りレジスタ5に設定された優先順位データに基づいて出
力するプライオリティ回路4と、プライオリティ回路か
らのデータを色コードに変換するパレット回路6と、こ
のパレット回路から入力される色コードデータをR,G
、Bの各色毎にアナログ信号に変換して出力するD/A
変換器7で構成される。
そして、第ルジスタ5に例えば画面Xの優先順位の方が
高いというデータが設定されている場合、プライオリテ
ィ回路4は、入力される両画面データX、Yのうち、優
先順位の高い画面Xの画素データが0(0で表示する必
要がないことを表す)か否かに応じて、Oのときは画面
Yの対応する画素データを、VOでないときは画面Xの
その画素データを夫々出力する。従って、D/A変換器
7からのR,G、Bの各出力信号を受ける図示しないC
RTには、優先順位の高い画面Xに表示すべきデータが
ある部分については画面Xが表示され、表示すべきデー
タがない部分については画面Yが表示されて、両画面が
重ね合わせて表示されることになる。
〈発明が解決しようとする課題〉 ところが、上記従来の画像処理装置は、プライオリティ
回路4によってCRTの各画素に対して画面x、Yのい
ずれか一方のデータのみを選択出力するものであるため
、各画素に対する両画面X。
Y双方のデータを並列的に表示あるいは加算的に合成表
示することかできないという欠点がある。
また、画面Xがテキスト画面1画面Yがグラフィック画
面であるような場合、プライオリティ回路4による上記
重ね合わせ表示を行なうと、非常に見づらい画面になる
という欠点がある。さらに、上記並列的表示や合成表示
のためのデータ処理回路を、第2図のプライオリティ回
路4と同様のデジタル回路で構成しようとすると、構成
が非常に複雑になり、回路が高価になるという問題があ
る。
そこで、本発明の目的は、簡素かつ安価な構成でもって
、2つの画面の合成表示や並列的表示を行なうことがで
きる画像処理装置を提供することにある。
く課題を解決するための手段〉 上記目的を達成するため、本発明の画像処理装置は、2
面以上の画面データを記憶するビデオRAMと、このビ
デオRAMから読み出した各画面データを予め与えられ
た優先順位に基づいて出力するプライオリティ回路と、
このプライオリティ回路から出力されるデータをアナロ
グのR,G、B信号に変換する第1D/A変換器とを有
するものであって、上記ビデオRAMから読み出された
画面データをアナログのR,G、B信号に変換する第2
D/A変換器と、上記第1D/A変換器からのR,G、
B信号を予め与えられたレベルに調整する第1コントラ
スト調整回路と、上記第2D/A変換器からのR,G、
B信号を予め与えられたレベルに調整する第2コントラ
スト調整回路と、上記第1および第2コントラスト調整
回路から入力されるアナログ信号をR,G、Bの各色毎
に加算して出力する加算回路を備えて、2つの画面の重
ね合わせと並列的表示や合成を可能にしたことを特徴と
する。
〈作用〉 いま、例えばビデオRAMに画面X、Yの2つの画面デ
ータが記憶され、前者が第2D/A変換器に、後者がプ
ライオリティ回路に夫々読み出され、プライオリティ回
路が画面X優先に設定されているものとする。すると、
画面データXは、第2D/A変換器でアナログのR,G
、B信号に変換され、変換されたR、G、B信号は第2
コントラスト調整回路で所定のレベルに調整される。一
方、画面データYは、優先される画面データXの入力が
ないプライオリティ回路に入力されて、そのまま第1D
/A変換器に出力され、ここでアナログR,G、B信号
に変換された後、第1コントラスト調整回路で所定のレ
ベルに調整される。次に、加算回路は、上記第1および
第2コントラスト調整回路から入力されるアナログ信号
をR,G、Bの各色毎に加算して表示装置に出力する。
従って、両コントラスト調整回路のレベル設定が同程度
なら、表示装置には画面データX、Yに夫々対応するカ
ラーフィルムを重ねて映写したような合成画面が表示さ
れ、一方のコントラスト回路のレベルを他方のそれより
も大きく設定すれば、一方の画面データに対応するカラ
ーフィルムを強調して映写したような合成画面が表示さ
れる。つまり、両方のレベルを同等にすれば、加算的表
示が可能になる。
一方がテキスト画面で他方がグラフィック画面であるよ
うな場合は、第1.第2コントラスト調整回路からの出
力を別々に表示装置に出力することによって、並列的表
示が可能になる。また、画面データXを第20/A変換
器に読み出さず、プライオリティ回路に読み出せば、従
来どおり両画面データX、Yを表示装置に重ね合わせ表
示することができる。
〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。
第1図は、本発明の画像処理装置の一実施例を示すブロ
ック図である。この画像処理装置は、第2図で述べた装
置に、ビデオRAM3から特定の画面データを直接読み
出してアナログ処理し、処理後の信号を第1D/A変換
器7の出力信号に重畳する回路を追加してなり、第2図
と同じブロックには同一番号を付している。
新たな追加回路は、ビデオRAM3の第1エリア3aに
記憶された画面データ(X)を、プライオリティ回路4
と第2パレット回路9とに切り換え出力するスイッチ回
路8と、上記第2パレット回路9で色コードに変換され
た上記画面データをR2O,Bの各色毎にアナログ信号
に変換する第2D/A変換器lOと、この第2D/A変
換器10からのR,G、B信号を、第2レジスタ13の
設定値Ctのレベルに調整する第2コントラスト回路1
2と、第1D/A変換器17からのR,G、B信号を、
上記第2レジスタ13の設定値C1のレベルに調整する
第1コントラスト回路11と、上記第1、第2コントラ
スト回路11 12から夫々スイッチ15.16を経て
′入力されるアナログ信号を、R,G、Bの各色毎に加
算して第3端子19に出力する加算器14で構成される
。なお、上記スイッチl 5,16は、オンまたはオフ
により各コントラスト回路11.12の出力を、加算器
14または第1.第2端子17.18に切り換えるよう
になっている。
上記構成の画像処理装置は、次のように動作する。
いま、ビデオRAM3の第1.第2エリア3a。
3bに画面データX、Yが夫々記憶され、スイッチ回路
8がオフであり、第2レジスタ5に画面データXを優先
すべき旨のデータが設定されているものとする。ChT
コントローラ2は、CPUIの制御下で上記画面データ
X、Yを読み出し、スイッチ回路8がオフゆえ画面デー
タXを第2パレット回路9に、画面データYをプライオ
リティ回路4に夫々出力する。上記画面データXは、第
2パレット回路9で色コードに変換され、次に第2D/
A変換器でアナログのR,G、B信号に変換され、さら
に第2コントラスト調整回路I2で第2レジスタ13の
設定値C2に対応するレベルに調整される。一方、上記
画面データYは、優先される画面データXの入力がない
プライオリティ回路4に入って、そのまま第1パレット
回路6に出力され、ここで色コードに変換され、次に第
1D/A変換器でアナログのR,G、B信号に変換され
、さらに第1コントラスト調整回路11で第2レジスタ
13の設定値C1に対応するレベルに調整される。
次に、加算器14は、スイッチ15.16がオンの状態
下で上記第1.第2コントラスト調整回路11.12か
ら入力されるアナログ信号をR,G。
Bの各色毎に加算して第3端子19を介して図示しない
CRTに出力する。従って、上記設定値CI 、Ctが
共にコントラスト比50%に相当する値であれば、CR
T上に画面データX、Yに夫々対応するカラーフィルム
を重ねて映写したような合成画面が表示され、例えば設
定値CIをコントラスト比0〜100%まで漸増し、か
つ設定値C2をコントラスト比lOO〜0%まで漸減す
れば、画面データXの画面からYの画面へスムーズに切
り替え表示することができる。また、スイッチ15.1
6をオフにすると、第1.第2端子17,18から設定
値ct、ctのコントラスト比に応じた画面データx、
YのアナログR,G、B信号が夫々別々に出力される。
従って、画面データXがテキストで、画面データYがグ
ラフィックであるような場合は、上記別々に出力される
アナログ信号をCRTに交互に表示すれば、従来の重ね
合わせ表示のような見づらい画面にならず、双方の画面
を並列的に見やすくモニター表示でき、文字と絵の重な
りに煩わされることな(橋画プログラム等を作成するこ
とができる。
さらに、スイッチ回路8をオンにすれば、画面データX
が第2パレット回路9でなくプライオリティ回路4に読
み出されるから、従来どおり両画面データX、YをCR
Tに重ね合わせ表示することができる。
上記実施例では、第1.第2コントラスト回路11.1
2と加算器14の間にスイッチ15.16を夫々介設し
ているので、合成前の両画面が容易にモニタできるとい
う利点がある。
なお、本発明が図示の実施例に限られないのはいうまで
もない。
〈発明の効果〉 以上の説明で明らかなように、本発明の画像処理装置は
、2面以上の画面データを記憶するビデオRAMと、こ
れから読み出した各画面データを所定の優先順位に基づ
いて出力するプライオリティ回路と、この回路の出力デ
ータをアナログのRlG、B信号に変換する第1D/A
変換器をもつものに、第1.第2コントラスト調整回路
、第2D/A変換器および加算回路を追加して、ビデオ
RAMから読み出した特定の画面データを、上記第2D
/A変換器でアナログのR,G、B信号に変換した後上
記第2コントラスト藺整回路で所定レベルに調整し、調
整済のアナログ信号を上記加算回路において第1コント
ラスト調整回路からの調整済のアナログ入力信号に各色
毎に加算して表示装置に出力したり、あるいは第1.第
2コントラスト調整回路からの出力を別々に表示装置に
出力するようにしているので、簡素かつ安価な構成でも
って、2つの画面の重ね合わせと合成や並列的表示を容
易に行なうことができる。
【図面の簡単な説明】
第1図は本発明の画像処理装置の一実施例を示すブロッ
ク図、第2図は従来の画像処理装置のブロック図である
。 !・・・CPU、2・・・CRTコントローラ、3・・
・ビデオRAM、4・・・プライオリティ回路、6・・
・第1パレット回路、7・・・第1D/A変換器、8・
・・スイッチ回路、9・・・第2/4レツト回路、IO
・・・第2D/A変換器、 11・・・第1コントラスト回路、 12・・・第2コントラスト回路、14・・・加算器。

Claims (1)

    【特許請求の範囲】
  1. (1)2面以上の画面データを記憶するビデオRAMと
    、このビデオRAMから読み出した各画面データを予め
    与えられた優先順位に基づいて出力するプライオリティ
    回路と、このプライオリティ回路から出力されるデータ
    をアナログのR、G、B信号に変換する第1D/A変換
    器とを有する画像処理装置であって、 上記ビデオRAMから読み出された画面データをアナロ
    グのR、G、B信号に変換する第2D/A変換器と、上
    記第1D/A変換器からのR、G、B信号を予め与えら
    れたレベルに調整する第1コントラスト調整回路と、上
    記第2D/A変換器からのR、G、B信号を予め与えら
    れたレベルに調整する第2コントラスト調整回路と、上
    記第1および第2コントラスト調整回路から入力される
    アナログ信号をR、G、Bの各色毎に加算して出力する
    加算回路を備えて、2つの画面の重ね合わせと並列的表
    示や合成を可能にしたことを特徴とする画像処理装置。
JP1320224A 1989-12-08 1989-12-08 画像処理装置 Pending JPH03180894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1320224A JPH03180894A (ja) 1989-12-08 1989-12-08 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1320224A JPH03180894A (ja) 1989-12-08 1989-12-08 画像処理装置

Publications (1)

Publication Number Publication Date
JPH03180894A true JPH03180894A (ja) 1991-08-06

Family

ID=18119110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1320224A Pending JPH03180894A (ja) 1989-12-08 1989-12-08 画像処理装置

Country Status (1)

Country Link
JP (1) JPH03180894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180569A (ja) * 1992-09-30 1994-06-28 Hudson Soft Co Ltd 画像処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06180569A (ja) * 1992-09-30 1994-06-28 Hudson Soft Co Ltd 画像処理装置

Similar Documents

Publication Publication Date Title
KR100464421B1 (ko) Osd프로세서 및 osd 데이터 프로세싱 방법
WO2005006772A1 (ja) 画像表示装置及び画像表示方法
JPH0434594A (ja) 映像回路
JPH03180894A (ja) 画像処理装置
JP3250468B2 (ja) Osd回路
JP3271488B2 (ja) 映像信号表示装置
JP3083195B2 (ja) 字幕スーパー表示移動装置
JP3016291B2 (ja) マルチメディア用フレームバッファ
JP2005045769A (ja) 画像表示装置及び画像表示方法
JPH02137070A (ja) 画像処理装置
KR100252635B1 (ko) 디지탈시그널프로세서와양방향버퍼를이용한여러경로의입출력제어장치와이를적용시킨디지탈스틸카메라의입출력제어장치
JPS63174091A (ja) ビデオ動画表示機能を持つワ−クステ−シヨン
KR100313443B1 (ko) 전자칠판의그래픽오버레이방법및그시스템
JPS6143080A (ja) テレビジヨン鏡像表示制御方式
JP2004200948A (ja) 電子カメラ
JPH0348788A (ja) レーダ表示装置
JPH02196979A (ja) レーダ表示装置
JPH06105226A (ja) 画像合成装置
TH22065A (th) ตัวกรองสัญญาณปรับแทรกแบบหลายโมดสำหรับเครื่องรับโทรทัศน์
JPH06233210A (ja) オンスクリーン表示回路
KR940005178A (ko) 범세계용 비데오테이프레코더의 화면스틸방법 및 장치
JPH06311430A (ja) 表示合成装置
JPH0258479A (ja) 画像処理回路
JPH05268550A (ja) 液晶表示装置
JPH0721702B2 (ja) カラ−グラフイツクデイスプレイ装置