JPH03178165A - Ｒｏｍコードのプログラミング方法 - Google Patents
Ｒｏｍコードのプログラミング方法Info
- Publication number
- JPH03178165A JPH03178165A JP1318422A JP31842289A JPH03178165A JP H03178165 A JPH03178165 A JP H03178165A JP 1318422 A JP1318422 A JP 1318422A JP 31842289 A JP31842289 A JP 31842289A JP H03178165 A JPH03178165 A JP H03178165A
- Authority
- JP
- Japan
- Prior art keywords
- layout pattern
- bits
- rom
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置におけるＲＯＭフードのプログ
ラミング方法に関するものである。
ラミング方法に関するものである。
一般に半導体記憶装置、いわゆるマスクＲＯＭは、複数
のビット線と複数のワード線を格子状に配し、その各々
の交点にメモリセルトランジスタを形成するかしないか
によってデータをプログラミングするものと々つでいる
。その−例を第２図を参照して説明する。
のビット線と複数のワード線を格子状に配し、その各々
の交点にメモリセルトランジスタを形成するかしないか
によってデータをプログラミングするものと々つでいる
。その−例を第２図を参照して説明する。
第２図（＆）は従来の半導体記憶装置におけるＲＯＭメ
モリセル下地のレイアウトパターンを示すものであシ、
第２図（ｂ）はＲＯＭコードのレイアウトパターン、第
２図（、）は第２図（ａ）、第２図（ｂ）のパターンを
重ねたレイアウトパターンを示すものである。
モリセル下地のレイアウトパターンを示すものであシ、
第２図（ｂ）はＲＯＭコードのレイアウトパターン、第
２図（、）は第２図（ａ）、第２図（ｂ）のパターンを
重ねたレイアウトパターンを示すものである。
第２図に）いて、１は拡散層によるメモリセルトランジ
スタのソース領域、２は多結晶シリコンによるメモリセ
ルトランジスタのゲート電極、３は金属配線によるビッ
ト線４とメモリセルトランジスタのドレイン電極の拡散
層を電気的に接続するコンタクト領域、５は拡散層によ
るメモリセルトランジスタのドレイン領域、６は拡散層
によるトランジスタのチャネル領域である。
スタのソース領域、２は多結晶シリコンによるメモリセ
ルトランジスタのゲート電極、３は金属配線によるビッ
ト線４とメモリセルトランジスタのドレイン電極の拡散
層を電気的に接続するコンタクト領域、５は拡散層によ
るメモリセルトランジスタのドレイン領域、６は拡散層
によるトランジスタのチャネル領域である。
ここで、ＲＯＭコードのプログラミングは、第２図−）
のＲＯＭメモリセルトランジスタ下地１ビット分く対し
、コードが「０」の場合には第２図（ｂ）のトランジス
タのチャネル領域６を形成する拡散層を有する１ビツト
分のリーフセル２１を重ね合わせることによシ、第２図
（ｃ）のような１ビツト分のメモリセル１１を形成する
。筐た、コードが「１」の場合には何もないリーフセル
２２（第２図（ｄ））を重ね、トランジスタを形成しな
いようにするものである。
のＲＯＭメモリセルトランジスタ下地１ビット分く対し
、コードが「０」の場合には第２図（ｂ）のトランジス
タのチャネル領域６を形成する拡散層を有する１ビツト
分のリーフセル２１を重ね合わせることによシ、第２図
（ｃ）のような１ビツト分のメモリセル１１を形成する
。筐た、コードが「１」の場合には何もないリーフセル
２２（第２図（ｄ））を重ね、トランジスタを形成しな
いようにするものである。
しかし、上述した従来の方法は以上のように構成されて
いるので、ＲＯＭコードプログラミングを施した後のレ
イアウトパターンにおいて、ＲＯＭコードを示すリーフ
セルの置かれた数はＲＯＭの全ビット数と等しくなシ、
従ってレイアウトパターンの全データ量が大きくなるな
どの問題点があった。
いるので、ＲＯＭコードプログラミングを施した後のレ
イアウトパターンにおいて、ＲＯＭコードを示すリーフ
セルの置かれた数はＲＯＭの全ビット数と等しくなシ、
従ってレイアウトパターンの全データ量が大きくなるな
どの問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、ＲＯＭレイアウトパターンのデータ量を削減す
ることを目的とする。
もので、ＲＯＭレイアウトパターンのデータ量を削減す
ることを目的とする。
本発明に係るＲＯＭコードのプログラミング方法は、Ｒ
ＯＭコードを表すリーフセルを２Ｎ（ただし、Ｎは正の
整数）ビット単位にしたものである。
ＯＭコードを表すリーフセルを２Ｎ（ただし、Ｎは正の
整数）ビット単位にしたものである。
本発明にかいては、ＲＯＭコードを表すリーフセルがＲ
ＯＭの全ビット数の１／２シか置かれず、レイアウトパ
ターンのデータ量が少なくなる。
ＯＭの全ビット数の１／２シか置かれず、レイアウトパ
ターンのデータ量が少なくなる。
以下、本発明の一実施例を第１図について説明する。
第１図（、）は本発明の半導体記憶装置におけるＲＯＭ
メモリセル下地のレイアウトパターンを示すものであシ
、第１図（ｂ）はＲＯＭコードのレイアウトパターン、
第１図（ｃ）は第１図（ａ）、第１図（ｂ）のパターン
を重ねたレイアウトパターンを示すものである。第１図
において、１は拡散層によるメモリセルトランジスタの
ソース領域、２は多結晶シリコンによるメモリセルトラ
ンジスタのゲート電極、３は金属配線によるビット線４
とメモリセルトランジスタのドレイン電極の拡散層を電
気的に接続するコンタクト領域、５は拡散層によるメモ
リセルトランジスタのドレイン領域、６は拡散層による
トランジスタのチャネル領域である。なお、図中同一符
号は同一または相当部分を示している。
メモリセル下地のレイアウトパターンを示すものであシ
、第１図（ｂ）はＲＯＭコードのレイアウトパターン、
第１図（ｃ）は第１図（ａ）、第１図（ｂ）のパターン
を重ねたレイアウトパターンを示すものである。第１図
において、１は拡散層によるメモリセルトランジスタの
ソース領域、２は多結晶シリコンによるメモリセルトラ
ンジスタのゲート電極、３は金属配線によるビット線４
とメモリセルトランジスタのドレイン電極の拡散層を電
気的に接続するコンタクト領域、５は拡散層によるメモ
リセルトランジスタのドレイン領域、６は拡散層による
トランジスタのチャネル領域である。なお、図中同一符
号は同一または相当部分を示している。
すなわち、この実施例のＲＯＭコードのプログラミング
は、第１図（＆）のＲＯＭメモリセルトランジスタ下地
４ビツト分に対し、コードがｒｏ １００Ｊの場合には
第１図（ｂ）のトランジスタのチャネル領域６を形成す
る拡散層を有する４ビツト分のリーフセルを重ね合わせ
ることによシ、第１図（、）のような４ビツト分のメモ
リセル１１１〜１１４を形成するものである。このよう
に、コードがそれぞれ「００００」〜ｒｌ １１１ Ｊ
の場合に応じた１６通うのリーフセルを用意し、ＲＯ
Ｍコードの論理に従ってリーフセルを選択することによ
う、任意のＲＯＭコードのプログラミングを行うことが
できる。
は、第１図（＆）のＲＯＭメモリセルトランジスタ下地
４ビツト分に対し、コードがｒｏ １００Ｊの場合には
第１図（ｂ）のトランジスタのチャネル領域６を形成す
る拡散層を有する４ビツト分のリーフセルを重ね合わせ
ることによシ、第１図（、）のような４ビツト分のメモ
リセル１１１〜１１４を形成するものである。このよう
に、コードがそれぞれ「００００」〜ｒｌ １１１ Ｊ
の場合に応じた１６通うのリーフセルを用意し、ＲＯ
Ｍコードの論理に従ってリーフセルを選択することによ
う、任意のＲＯＭコードのプログラミングを行うことが
できる。
なお、上記実施例ではＲＯＭコードのリーフセルを４ビ
ツト単位としたが、Ｍビット単位（Ｍ＝２’：Ｎは正の
整数）でもよく、この場合リーフセルは、２Ｍ通うのリ
ーフセルを用意すればよい。しかし、データ量をより少
なくしようとＭを大きくすると、リーフセル数が増大す
る（Ｍ＝８の場合には２５６通シにも用意しなければな
らない）ため、Ｍ＝４（リーフセル数１６通う）が妥当
であろう。
ツト単位としたが、Ｍビット単位（Ｍ＝２’：Ｎは正の
整数）でもよく、この場合リーフセルは、２Ｍ通うのリ
ーフセルを用意すればよい。しかし、データ量をより少
なくしようとＭを大きくすると、リーフセル数が増大す
る（Ｍ＝８の場合には２５６通シにも用意しなければな
らない）ため、Ｍ＝４（リーフセル数１６通う）が妥当
であろう。
また、上記実施例ではＲＯＭコードのプログラミングを
拡散層のマスクでおこなったが、イオン注入のマスク、
コンタクトのマスク、金属配線のマスク等で行ってもよ
い。なお、この方法はＰＬＡ （Ｐｌｏｇｒａｍｍａｂ
ｌ＠Ｌｏｇｉｃ Ａｒｒａｙ ）に対しても応用できる
。
拡散層のマスクでおこなったが、イオン注入のマスク、
コンタクトのマスク、金属配線のマスク等で行ってもよ
い。なお、この方法はＰＬＡ （Ｐｌｏｇｒａｍｍａｂ
ｌ＠Ｌｏｇｉｃ Ａｒｒａｙ ）に対しても応用できる
。
以上のように本発明によれば、ＲＯＭコードのプログラ
ミングを２ ビット筐とめて行うため、ＲＯＭコードを
表すリーフセルがＲＯＭの全ビット数の１／２シか置か
れず、ＲＯＭ全体のレイアウトパターンのデータ量を削
減でき、データを取シ扱う計算機に対する負荷やマスク
作製時の露光装置の負荷を軽減できるなどの効果がある
。
ミングを２ ビット筐とめて行うため、ＲＯＭコードを
表すリーフセルがＲＯＭの全ビット数の１／２シか置か
れず、ＲＯＭ全体のレイアウトパターンのデータ量を削
減でき、データを取シ扱う計算機に対する負荷やマスク
作製時の露光装置の負荷を軽減できるなどの効果がある
。
第１図（、）は本発明の一実施例によるＲＯＭメモリセ
ルの下地レイアウトパターンを示す図、第１図（ｂ）は
同じくそのＲＯＭコードのレイアウトパターンを示す図
、第１図（、）は第１図（ａ）、第１図（ｂ）のパター
ンを重ねたレイアウトパターンを示す図、第２図（、）
は従来のＲＯＭメモリセルの下地レイアウトパターンを
示す図、第２図（ｂ）は同じ〈従来のＲＯＭコードのレ
イアウトパターンを示す図、第２図（、）は第２図（ａ
）、第２図（ｂ）のパターンを重ねたレイアウトパター
ンを示す図、第２図（ｄ）はＲＯＭコードのｉいときの
リーフセルを示す図である。 １・・・・メそりセルトランジスタのソース領域、２・
・・・メモリセルトランジスタのゲート電極、３・・・
・コンタクト領域、４・・・・ビット線、５・・・・メ
モリセルトランジスタのドレイン領域、６・・・・トラ
ンジスタのチャネル領域、１１１〜１１４・・・・メモ
リセル。
ルの下地レイアウトパターンを示す図、第１図（ｂ）は
同じくそのＲＯＭコードのレイアウトパターンを示す図
、第１図（、）は第１図（ａ）、第１図（ｂ）のパター
ンを重ねたレイアウトパターンを示す図、第２図（、）
は従来のＲＯＭメモリセルの下地レイアウトパターンを
示す図、第２図（ｂ）は同じ〈従来のＲＯＭコードのレ
イアウトパターンを示す図、第２図（、）は第２図（ａ
）、第２図（ｂ）のパターンを重ねたレイアウトパター
ンを示す図、第２図（ｄ）はＲＯＭコードのｉいときの
リーフセルを示す図である。 １・・・・メそりセルトランジスタのソース領域、２・
・・・メモリセルトランジスタのゲート電極、３・・・
・コンタクト領域、４・・・・ビット線、５・・・・メ
モリセルトランジスタのドレイン領域、６・・・・トラ
ンジスタのチャネル領域、１１１〜１１４・・・・メモ
リセル。
Claims (1)
- 複数のビット線と複数のワード線を格子状に配し、その
各々の交点にメモリセルトランジスタを形成するかしな
いかによつてデータをプログラミングするマスクＲＯＭ
において、２＾Ｎ（Ｎは正の整数）ビットのデータをプ
ログラミングするためのレイアウトパターンを１つのリ
ーフセルとし、２＾Ｎビットの全論理組合せ分の複数の
リーフセルを予め用意し、ＲＯＭコードの論理に従つて
前記リーフセルを選択して配置することを特徴とするＲ
ＯＭコードのプログラミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31842289A JPH0834291B2 (ja) | 1989-12-06 | 1989-12-06 | Ｒｏｍコードのプログラミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31842289A JPH0834291B2 (ja) | 1989-12-06 | 1989-12-06 | Ｒｏｍコードのプログラミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03178165A true JPH03178165A (ja) | 1991-08-02 |
| JPH0834291B2 JPH0834291B2 (ja) | 1996-03-29 |
Family
ID=18098977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31842289A Expired - Lifetime JPH0834291B2 (ja) | 1989-12-06 | 1989-12-06 | Ｒｏｍコードのプログラミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834291B2 (ja) |
-
1989
- 1989-12-06 JP JP31842289A patent/JPH0834291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0834291B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6581201B2 (en) | Method for power routing and distribution in an integrated circuit with multiple interconnect layers | |
| US6088518A (en) | Method and system for porting an integrated circuit layout from a reference process to a target process | |
| KR900000202B1 (ko) | 반도체 집적회로 및 그 회로 패턴 설계방법 | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| US20080237646A1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US20210183768A1 (en) | Integrated circuits including via array and methods of manufacturing the same | |
| US6381166B1 (en) | Semiconductor memory device having variable pitch array | |
| US11748546B2 (en) | System and method for back side signal routing | |
| US6013536A (en) | Apparatus for automated pillar layout and method for implementing same | |
| US20070178389A1 (en) | Universal photomask | |
| US5018074A (en) | Method of making gate array masks | |
| US11758715B2 (en) | System and method for reducing cell area and current leakage in anti-fuse cell array | |
| JPH03178165A (ja) | Ｒｏｍコードのプログラミング方法 | |
| JPH06148867A (ja) | フォトマスクパターンの決定方法 | |
| US11387144B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03266462A (ja) | 半導体記憶装置 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JPH05267454A (ja) | ハードマクロのパターンデータ生成方法 | |
| JP2575458B2 (ja) | 露光用マスクの作成方法 | |
| JP3540191B2 (ja) | 半導体集積回路のレイアウト検証ツールのレイアウトデータの素子認識方法 | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JP2911946B2 (ja) | 集積回路装置 | |
| JP2885635B2 (ja) | 半導体集積回路の設計方法 | |
| JPH05206417A (ja) | 半導体装置のセル配置方法 | |
| JPH0467651A (ja) | 自動配線方式 |