JPH03173165A - Flat package - Google Patents
Flat packageInfo
- Publication number
- JPH03173165A JPH03173165A JP31254589A JP31254589A JPH03173165A JP H03173165 A JPH03173165 A JP H03173165A JP 31254589 A JP31254589 A JP 31254589A JP 31254589 A JP31254589 A JP 31254589A JP H03173165 A JPH03173165 A JP H03173165A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- flat package
- outer leads
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 abstract description 5
- 229910000679 solder Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 241000272168 Laridae Species 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000003014 reinforcing effect Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はフラットパッケージ、すなわち互いに独立状態
で外方に突出する複数のアウターリードを有するフラッ
トパッケージに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a flat package, that is, a flat package having a plurality of outer leads that project outwardly and independently of each other.
（従来の技術）
フラットパッケージは、所謂プリント配線板に電子部品
を実装し、この電子部品の接続端子と電気的につながる
アウターリードを介して、他のプリント配線板等に平面
的に実装されるものである。(Prior art) A flat package is a package in which electronic components are mounted on a so-called printed wiring board, and then mounted flatly on another printed wiring board, etc. via outer leads that are electrically connected to the connection terminals of the electronic components. It is something.
そのために、このフラットパッケージのアウターリード
はそれぞれ互いに電気的に独立した状態で外方に突出し
ていなければならないものである。Therefore, the outer leads of this flat package must protrude outward in a state where they are electrically independent from each other.
このフラットパッケージの従来の一般的な構成及び製造
方法を、第７図〜第１０図を参照して説明すると次の通
りである。まず、第７図の（ａ）にて示したようなフレ
キシブル基材（４・ｌ） （フィルムキャリア）に、ス
プロケット穴及びデバイス穴を打抜き加工等によって形
成し、これに導体回路及びアウターリード（４２）とな
るべき銅箔を、第７図の（ｂ）にて示すように貼付して
一体化する。この場合、銅箔に代えて所謂リードフレー
ムと呼ばれるものを使用することもある。そして、この
銅箔またはリードフレームに対してエツチング等の処理
を施すことにより、第７図の（Ｃ）にて示すように、ア
ウターリード（４２）を有する導体回路を形成し、各導
体回路のインナーリード部に、第７図の（ｄ）にて示す
ように電子部品（２０）を実装する。The conventional general structure and manufacturing method of this flat package will be explained below with reference to FIGS. 7 to 10. First, sprocket holes and device holes are formed in a flexible base material (4.l) (film carrier) as shown in FIG. 7(a) by punching, etc., and conductor circuits and outer leads ( 42) Copper foil to be formed is attached and integrated as shown in FIG. 7(b). In this case, a so-called lead frame may be used instead of copper foil. Then, by performing etching or other processing on this copper foil or lead frame, a conductor circuit having an outer lead (42) is formed as shown in FIG. 7(C), and each conductor circuit is An electronic component (20) is mounted on the inner lead portion as shown in FIG. 7(d).
以上のようにして形成したものをフィルムキャリアから
分離したのが第８図に示しであるが、これに対して電子
部品（２０）やその導体回路との接続部分を封止樹脂に
よって封止するか、あるいはトランスファーモールドす
ることにより、フラットパッケージとされるものである
。Figure 8 shows the product formed as described above separated from the film carrier.On the other hand, the electronic component (20) and its connecting portion with the conductor circuit are sealed with a sealing resin. Alternatively, it can be made into a flat package by transfer molding.
以上のように構成された従来の一般的なフラットパッケ
ージは、第９図あるいは第１０図に示したように、他の
プリント配線板（３０）に対して、第８図に示したよう
に外方に突出しているアウターリード（４２）を利用し
て接続されるのである。すなわち、第９図に示した実装
方法においては、その基材（４１）を上側にした状態で
プリント配線板（３０）上に配置するとともに、各アウ
ターリード（４２）とプリント配線板（３０）上の導体
回路（３１）とをハンダ等によって接続するのである。The conventional general flat package configured as described above, as shown in FIG. 9 or 10, is externally connected to another printed wiring board (30) as shown in FIG. The connection is made using the outer lead (42) that protrudes in the opposite direction. That is, in the mounting method shown in FIG. 9, each outer lead (42) and the printed wiring board (30) are placed on the printed wiring board (30) with the base material (41) facing upward. The upper conductor circuit (31) is connected with solder or the like.
また、第１０図に示した実装方法においては、基材（４
１）及び電子部品（２０）を下側となるようにプリント
配線板（３０）上に配置してから、各アウターリード（
４２）とプリント配線板（３０）上の導体回路（３１）
とを接続したものである。Furthermore, in the mounting method shown in FIG.
1) and electronic components (20) on the printed wiring board (30), and then place each outer lead (
42) and the conductor circuit (31) on the printed wiring board (30)
This is a connection between
ところで、以上のようにプリント配線板（３０）に実装
される従来のフラットパッケージにおいては、第７図及
び第８図に示したように、その各アウターリード（４２
）が何等の保護もなされていないものであり、従って各
アウターリード（４２）は言わば曲がり易い不安定な状
態のままとなっているものである。つまり、この従来の
フラットパッケージは、これをフィルムキャリア（基材
（４１））から切り離す場合や、切り離し後プリント配
線板（３０）の所定位置に配置する場合等において、ち
ょっとした衝撃によって各アウターリード（４２）が曲
がってしまう状態にあるものである。特に各アウターリ
ード（４２）を細くしかつ間隔を狭（してファインパタ
ーン化を行なう場合に、前述した不都合が顕著に現れる
ものである。By the way, in the conventional flat package mounted on the printed wiring board (30) as described above, as shown in FIGS. 7 and 8, each outer lead (42
) are not protected in any way, and therefore each outer lead (42) remains in an unstable state where it is easily bent. In other words, when this conventional flat package is separated from the film carrier (base material (41)) or when placed in a predetermined position on the printed wiring board (30) after being separated, each outer lead ( 42) is in a state where it is bent. In particular, when each outer lead (42) is thinned and the intervals are narrowed (to form a fine pattern), the above-mentioned disadvantages become conspicuous.
そこで、本発明者等は、特にアウターリードを補強して
実装し易いフラットパッケージにするためにはどうした
らよいかについて種々検討を重ねてきた結果、本発明を
完成したのである。Therefore, the inventors of the present invention have conducted various studies on how to strengthen the outer leads in particular to make a flat package that is easy to mount, and as a result, they have completed the present invention.
（発明が解決しようとする課題）
本発明は、以上のような経緯に基づいてなされたもので
、その解決しようとする課題は、この種フラットパッケ
ージにおけるアウターリードの補強である。(Problems to be Solved by the Invention) The present invention has been made based on the above-mentioned circumstances, and the problem to be solved by the present invention is to reinforce the outer leads in this type of flat package.
そして、本発明の目的とするところは、アウターリード
を基材によって裏打ちすることにより補強して、各アウ
ターリードが容易には曲がらないようにすることのでき
るフラットパッケージを簡単な構成によって提供するこ
とにある。It is an object of the present invention to provide a flat package with a simple structure in which the outer leads are reinforced by lining them with a base material so that each outer lead does not bend easily. It is in.
（課題を解決するための手段）
以上の課題を解決するために、本発明の採った手段は、
実施例において使用する符号を付して説明すると、
「基材（１１）に導体回路（１２）を一体的に形成した
プリント配線板に電子部品（２０）を実装して、導体回
路（１２）と電気的に接続されて互いに独立状態で外方
に突出する複数のアウターリード（１３）を有するフラ
ットパッケージ（１０）において、各アウターリード（
１３）の略全体をプリント配線板を構成する基材（１１
）によって裏打ちすると共に、互いに隣接するアウター
リード（１３）の裏打ちを行なっている基材（１１）を
連続状態としたことを特徴とするフラットパッケージ（
１０）Ｊ
である。(Means for Solving the Problems) In order to solve the above problems, the means taken by the present invention are as follows:
To explain with the reference numerals used in the examples, "Electronic components (20) are mounted on a printed wiring board in which a conductor circuit (12) is integrally formed on a base material (11), and the conductor circuit (12) In a flat package (10) having a plurality of outer leads (13) that are electrically connected to each other and protrude outward independently of each other, each outer lead (
13) is substantially entirely covered by the base material (11) constituting the printed wiring board.
), and the base material (11) lining mutually adjacent outer leads (13) is in a continuous state (
10) J.
すなわち、本発明に係るフラットパッケージ（１０）は
、各アウターリード（１３）の略全体をプリント配線板
を構成する基材（１１）によって裏打ちすると共に、互
いに隣接するアウターリード（１３）の裏打ちを行なっ
ている基材（１１）を連続状態のものとしたものである
。That is, in the flat package (10) according to the present invention, each outer lead (13) is substantially entirely lined with a base material (11) constituting a printed wiring board, and the outer leads (13) adjacent to each other are lined with each other. The base material (11) used is in a continuous state.
（発明の作用）
以上のように構成した本発明に係るフラットパッケージ
（１０）においては、次のような作用がある。(Actions of the Invention) The flat package (10) according to the present invention configured as described above has the following effects.
すなわち、まず、このフラットパッケージ（１０）にお
いては、第１図及び第３図に示すように、その各アウタ
ーリード（１３）が基材（１１）により裏打ちされてい
ると共に、各アウターリード（１３）を裏打ちしている
基材（１１）が第２図及び第４図に示すように、互いに
連続状態となっているから、各アウターリード（１３）
は基材（１１）によって補強されていることは勿論、連
続状態の基材（１１）によって互いに接触しないように
保持されている。That is, first, in this flat package (10), as shown in FIGS. 1 and 3, each outer lead (13) is lined with a base material (11), and each outer lead (13) is ) are in a continuous state as shown in FIGS. 2 and 4, so each outer lead (13)
are not only reinforced by the base material (11) but also held by the continuous base material (11) so as not to come into contact with each other.
従って、このフラットパッケージ（１０）は、これを形
成する場合や、これをプリント配線板（３０）上に位置
決めする場合等において、各アウターリード（１３）が
他の部分に接触したとしても簡単には折れ曲がらないも
のとなっているとともに、そのように各アウターリード
（１３）が補強されているからこれらアウターリード（
１３）のファイン化が十分可能なものとなっているので
ある。Therefore, when forming this flat package (10) or when positioning it on a printed wiring board (30), even if each outer lead (13) comes into contact with other parts, it can easily be removed. are not bent, and each outer lead (13) is reinforced in this way, so these outer leads (13) are not bent.
13) can be made finer.
また、このフラットパッケージ（１０）は、以上のよう
に各アウターリード（１３）がこれを裏打ちしている基
材（１１）によって補強されているから、第３図に示し
た実施例におけるように、各アウターリード（１３）を
所謂ガルウィングタイプに積極的に曲げることが可能と
なっているものである。このように、各アウターリード
（１３）を折曲した場合には、当該フラットパッケージ
（１０）の略全体がプリント配線板（３０）上から持ち
上げられた状態で実装されるから、このフラットパッケ
ージ（１０）とプリント配線板（３０）との間にフラッ
トパッケージ（１０）の放熱特性を向上させる空間（Ｒ
）を積極的に形成し得るものである。Moreover, since each outer lead (13) of this flat package (10) is reinforced by the base material (11) lining it as described above, as in the embodiment shown in FIG. , each outer lead (13) can be actively bent into a so-called gull wing type. In this way, when each outer lead (13) is bent, the flat package (10) is mounted with almost the entire part lifted from the printed wiring board (30). 10) and the printed wiring board (30) to improve the heat dissipation characteristics of the flat package (10).
) can be actively formed.
特に、この種のフラットパッケージ（ｌＯ）をガルウィ
ングタイプのものとするためには、従来は導体回路（１
２）として金属板からなる所謂リードフレームを使用す
るとともに、このリードフレームによって形成される各
アウターリード（１３）の間隔を大きくしなければなら
なかったのであるが、本発明に係るフラットパッケージ
（ｌＯ）においては、導体回路（１２）を非常に薄い金
属箔によって形成してもガルウィングタイプのものとし
て構成することが可能であり、しかも金属箔によってア
ウターリード（１３）を構成できるのであるから、各ア
ウターリード（１３）のファインパターン化を十分行え
るものとなっているのである。In particular, in order to make this type of flat package (IO) into a gull wing type, conventional conductor circuits (1
2), it was necessary to use a so-called lead frame made of a metal plate and to increase the distance between each outer lead (13) formed by this lead frame. ), even if the conductor circuit (12) is made of very thin metal foil, it is possible to configure it as a gull wing type, and furthermore, since the outer lead (13) can be configured with metal foil, each This allows the outer leads (13) to be sufficiently finely patterned.
さらに、このフラットパッケージ（ｌＯ）においては、
その各アウターリード（１３）を裏打ちしている基材（
１１）に対して、第５図及び第６図に示すように、アウ
ターリード（１３）の一部を露出させる開口（ｌｌｂ）
を積極的に形成し得るものとなっている。Furthermore, in this flat package (IO),
The base material (
11), as shown in FIGS. 5 and 6, an opening (llb) that exposes a part of the outer lead (13)
can be actively shaped.
この開口（ｌｌｂ）は、当該フラットパッケージ（１０
）をプリント配線板（３０）上に実装する場合に使用さ
れるハンダ（１６）の上がりを良好にするものであり、
第６図にて示したように、この開口（ｌｌｂ）内に充填
されたハンダ（１６）によってアウターリード（１３）
を包み込み、これによってプリント配線板（３０）上の
導体回路（３１）に対する各アウターリード（１３）の
ハンダ（１６）による接続を確実にするのである。This opening (llb) is connected to the flat package (10
) is used to improve solder (16) used when mounting the solder (16) on a printed wiring board (30),
As shown in FIG. 6, the outer lead (13) is connected to the solder (16) filled in this opening (llb).
This ensures the connection of each outer lead (13) to the conductor circuit (31) on the printed wiring board (30) by the solder (16).
（実施例）
次に、本発明を、図面に示した各実施例に従って詳細に
説明する。(Example) Next, the present invention will be described in detail according to each example shown in the drawings.
大ＪＥ例づ、
第１図及び第２図には、本発明の第一実施例に係るフラ
ットパッケージ（１０）が示してあり、このフラットパ
ッケージ（ｌＯ）においては、第７図にて示したような
フィルムキャリアとしての基材（１１）上に貼付した金
属箔をエツチングすることに形成した導体回路（１２）
とによりプリント配線板が構成されていて、このプリン
ト配線板に対して電子部品（２０）をボンディンフワイ
ヤ（２１）等を使用して実装しである。また、このフラ
ットパッケージ（１０）においては、基材（１１）上の
所定位置に電子部品（２０）を囲うダム枠（２３）が固
着してあり、このダム枠（２３）を利用して封止樹脂（
２２）が外方に流れでないようにしてあって、この封止
樹脂（２２）によってダム枠（２３）及びボンディンフ
ワイヤ（２１）の樹脂封止がなされている。なお、第１
図中の符号（１４）は、導体回路（１２）の主要部分を
保護するためのソルダーレジストを示している。Large JE Example: Figures 1 and 2 show a flat package (10) according to the first embodiment of the present invention, and in this flat package (IO), the A conductor circuit (12) formed by etching a metal foil pasted on a base material (11) as a film carrier.
A printed wiring board is constituted by these, and electronic components (20) are mounted on this printed wiring board using bonding wires (21) or the like. Further, in this flat package (10), a dam frame (23) surrounding the electronic component (20) is fixed to a predetermined position on the base material (11), and the dam frame (23) is used to seal the electronic component (20). Stopper resin (
22) is prevented from flowing outward, and the dam frame (23) and bonding wire (21) are sealed with the sealing resin (22). In addition, the first
Reference numeral (14) in the figure indicates a solder resist for protecting the main portion of the conductor circuit (12).
各導体回路（１２）の外端部はソルダーレジスト（１４
）から露出させてあり、この部分がアウターリード（１
３）となっている。各アウターリード（１３）は、第１
図及び第２図にて示したように、その全体がプリント配
線板を構成している基材（１１）によって裏打ちされて
いて、第２図にて示したように、電子部品（２０）を中
心にして外方に突出するものとなっている。また、各ア
ウターリード（１３）を裏打ちしている基材（１１）は
、第２図にて示したように、複数（第２図に示した例に
おいては４本）のアウターリード（１３）を−まとめに
した状態で連続状態のままとしである。つまり、本実施
例ににおけるフラットパッケージ（１０）にあっては、
基材（１１）が各アウターリード（１３）と同じ長さで
外方に突出したものとしであるとともに、このフラット
パッケージ（１０）の４つの角度部に対応する基材（１
１）の部分が切除しであるのである。The outer end of each conductor circuit (12) is covered with solder resist (14).
), and this part is exposed from the outer lead (1
3). Each outer lead (13)
As shown in the figure and FIG. 2, the entire board is lined with a base material (11) constituting a printed wiring board, and as shown in FIG. It is centered and protrudes outward. In addition, as shown in FIG. 2, the base material (11) lining each outer lead (13) is connected to a plurality of (four in the example shown in FIG. 2) outer leads (13). Let's leave it in a continuous state with - grouped together. In other words, in the flat package (10) in this example,
The base material (11) has the same length as each outer lead (13) and protrudes outward, and the base material (11) corresponds to the four angle parts of this flat package (10).
Part 1) was removed.
支五舅遣
第３図及び第４図には、本発明の第二実施例に係るフラ
ットパッケージ（１０）が示してあり、このフラットパ
ッケージ（ｌＯ）においては、各アウターリード（１３
）がこれを裏打ちしている基材（１１）とともに折曲し
たものであることが、前述した第一実施例に係るフラッ
トパッケージ（ｌＯ）と大きく異なっているものである
。なお、この第一実施例に係るフラットパッケージ（ｌ
Ｏ）に関して、前述した第一実施例と共通する部材につ
いては、同一符号を図中に付して説明を省略する。3 and 4 show a flat package (10) according to a second embodiment of the present invention, in which each outer lead (13
) is bent together with the base material (11) lining it, which is a major difference from the flat package (lO) according to the first embodiment described above. Note that the flat package (l) according to this first embodiment
Regarding O), the same reference numerals are given to the same members as those in the first embodiment described above, and the explanation thereof will be omitted.
このフラットパッケージ（１０）の各アウターリード（
１３）は、第３図にて示したように、これを裏打ちして
いる基材（１１）とともに折曲することにより、所謂ガ
ルウィングタイプのものとしである。このように各アウ
ターリード（１３）を折曲する方法としては、熱プレス
によって基材（１１）と共にアウターリード（１３）を
折曲することにより容易に行えるものである。このよう
に、各アウターリード（１３）をガルウィングタイプの
ものにした場合には、第３図にて示したように、当該フ
ラットパッケージ（ｌＯ）と、これが実装されるプリン
ト配線板（３０）との間に放熱性を良好にするための空
間（Ｒ）が積極的に形成されるものである。また、この
ようにした場合には、フラットパッケージ（１０）の下
方になるプリント配線板（３０）上には別の導体回路（
３１）を形成することができるものであるから、このフ
ラットパッケージ（１０）はその各アウターリード（１
３）自体のファイン化を行なうことができるだけでなく
、プリント配線板（３０）自体の導体回路（３１）の引
き回しを自由に行なえるようにすることができるもので
ある。Each outer lead (
13), as shown in FIG. 3, is made into a so-called gull wing type by being bent together with the backing base material (11). As a method for bending each outer lead (13) in this way, it can be easily performed by bending the outer lead (13) together with the base material (11) using a hot press. In this way, when each outer lead (13) is of the gull wing type, as shown in FIG. A space (R) is actively formed between the two to improve heat dissipation. In addition, in this case, another conductor circuit (
31), this flat package (10) has each outer lead (1
3) Not only can the printed wiring board (30) itself be made finer, but the conductor circuit (31) of the printed wiring board (30) itself can be routed freely.
なお、このフラットパッケージ（１０）においては、第
４図にて示したように、各アウターリード（１３）の周
囲に位置する基材（１１）に切欠（ｌｌａ）が形成しで
ある。この切欠（ｌｌａ）は、基材（１１）の連続状態
を損なわなければどのような形状のものとして形成して
実施してもよいものであるが、この各切欠（Ｉｌａ）を
通してフラットパッケージ（１０）の周囲に１存在する
空気の移動を良好にして、フラットパッケージ（１０）
の放熱特性をより一層向上させるものであり、かつフラ
ットパッケージ（１０）全体の重量の軽減をも図るもの
である。また、本実施例においては、第１図にて示した
ような一定の面積を有する金属製の補強枠（１５）が、
基材（１１）の各アウターリード（１３）とは反対側面
に接着固定しである。In addition, in this flat package (10), as shown in FIG. 4, a notch (lla) is formed in the base material (11) located around each outer lead (13). These notches (lla) may be formed into any shape as long as the continuity of the base material (11) is not impaired, but the flat package (10 ) to improve air movement around the flat package (10)
This further improves the heat dissipation characteristics of the flat package (10), and also reduces the weight of the entire flat package (10). Furthermore, in this embodiment, the metal reinforcing frame (15) having a certain area as shown in FIG.
It is adhesively fixed to the opposite side of the base material (11) from each outer lead (13).
この補強枠（１５）も、各アウターリード（１３）等と
同様に、第３図に示したように折曲されるものであり、
この補強枠（１５）は封止樹脂（２２）の流れ防止を図
るとともに、基材（１１）の折曲状態の保持をも行なう
ものであって、必要に応じて使用されるものである。This reinforcing frame (15) is also bent as shown in FIG. 3, like each outer lead (13), etc.
This reinforcing frame (15) serves to prevent the sealing resin (22) from flowing and also to maintain the bent state of the base material (11), and is used as necessary.
笈皿■１
第５図及び第６図には、本発明の第三実施例が示してあ
り、この実施例に係るフラットパッケージ（ｌＯ）にお
いては、各アウターリード（１３）の一部を外部に露出
させるとともにこのアウターリード（１３）の幅より大
きな形状の開口（ｌｌｂ）を、各アウターリード（１３
）を裏打ちしている基材（１１）に対して形成したこと
が、前述の各実施例とは異なっているものである。A third embodiment of the present invention is shown in FIGS. 5 and 6. In the flat package (IO) according to this embodiment, a part of each outer lead (13) is In each outer lead (13), an opening (llb) is exposed to
) is formed on the backing base material (11), which is different from the previous embodiments.
このような開口（ｌｌｂ）を基材（１１）に形成した場
合には、第６図に示したように当該フラットパッケージ
（１０）をプリント配線板（３０）上に配置して、各ア
ウターリード（１３）とプリント配線板（３０）上の導
体回路（３１）とをハンダ（１６）によって接続した場
合に、このハンダ（１６）が各アウターリード（１３）
を包み込むように位置するので、当該フラットパッケー
ジ（１０）のプリント配線板（３０）に対する実装をよ
り確実に行なうことができるものである。When such an opening (llb) is formed in the base material (11), the flat package (10) is placed on the printed wiring board (30) as shown in FIG. (13) and the conductor circuit (31) on the printed wiring board (30) are connected by solder (16), this solder (16) connects each outer lead (13).
Since the flat package (10) is positioned so as to wrap around the printed wiring board (30), the flat package (10) can be mounted more reliably on the printed wiring board (30).
なお、上記いずれの実施例においても、導体回路（１２
）及びアウターリード（１３）を基材（１１）上に一体
化した金属箔をエツチングすることに形成したものの場
合について説明したが、これらの導体回路（１２）及び
アウターリード（１３）は所謂リードフレームを使用し
て実施してもよいことは当然である。In addition, in any of the above embodiments, the conductor circuit (12
) and outer leads (13) are formed by etching metal foil integrated onto the base material (11), but these conductor circuits (12) and outer leads (13) are so-called leads. Of course, it may also be implemented using frames.
（発明の効果）
以上詳述した通り、本発明においては、上記各実施例に
て例示した如く、
［基材（１１）に導体回路（１２）を一体内に形成した
プリント配線板に電子部品（２０）を実装して、導体回
路（１２）と電気的に接続されて互いに独立状態で外方
に突出する複数のアウターリード（１３）を有するフラ
ットパッケージ（ｌＯ）において、各アウターリード（
１３）の略全体をプリント配線板を構成する基材（１１
）によって裏打ちすると共に、互いに隣接するアウター
リード（１３）の裏打ちを行なっている基材（１１）を
連続状態としたこと」にその構成上の特徴があり、これ
により、各種作業時あるいは取り扱い時において、各ア
ウターリード（１３）が容易には折れ曲がらないフラッ
トパッケージ（ｌＯ）を簡単な構成によって提供するこ
とができるのである。(Effects of the Invention) As detailed above, in the present invention, as exemplified in each of the above embodiments, [electronic components are mounted on a printed wiring board in which a conductor circuit (12) is integrally formed on a base material (11). In a flat package (lO) having a plurality of outer leads (13) which are electrically connected to a conductor circuit (12) and protrude outward independently of each other, each outer lead (20) is mounted.
13) is substantially entirely covered by the base material (11) constituting the printed wiring board.
), and the base material (11) that lines the adjacent outer leads (13) is in a continuous state. In this way, a flat package (IO) in which each outer lead (13) is not easily bent can be provided with a simple structure.
第１図は本発明の第一実施例に係るフラットパッケージ
の拡大断面図、第２図は同平面図、第３図は本発明の第
二実施例に係るフラットパッケージの拡大断面図、第４
図は同平面図、第５図は本発明の第三実施例に係るフラ
ットパッケージを導体回路上に実装した状態を示す部分
拡大平面図、第６図は第５図のＶｌ−Ｖｌ線に沿ってみ
た断面図である。
第７図〜第１０図は従来の技術を示すものであり、第７
図はフレキシブル基材を使用してプリント配線板及びフ
ィルムキャリアを形成する工程を順に示した部分平面図
、第８図は第７図の工程で形成したフィルムキャリアの
拡大平面図、第９図及び第１０図のそれぞれはこのフィ
ルムキャリアをプリント配線板上に実装した状態を示す
拡大断面図である。
符 号 の 説 明
１０・・・フラットパッケージ、１１・・・基材、ｌｌ
ａ・・・切欠、１１ｂ
・・開口、
１２・・・導体回路、
１３・・・アラターリ−
ド、
１５・・・補強枠、
６
・ハンダ、
２０・・・電子部品、
・・・空
間。
以
上FIG. 1 is an enlarged cross-sectional view of a flat package according to a first embodiment of the present invention, FIG. 2 is a plan view thereof, FIG. 3 is an enlarged cross-sectional view of a flat package according to a second embodiment of the present invention, and FIG.
5 is a partially enlarged plan view showing a flat package according to a third embodiment of the present invention mounted on a conductor circuit, and FIG. 6 is a plan view taken along the line Vl-Vl in FIG. 5. This is a cross-sectional view. Figures 7 to 10 show the conventional technology;
The figures are partial plan views sequentially showing the steps of forming a printed wiring board and film carrier using a flexible substrate, FIG. 8 is an enlarged plan view of the film carrier formed in the process of FIG. 7, and FIGS. Each of FIG. 10 is an enlarged sectional view showing the state in which this film carrier is mounted on a printed wiring board. Explanation of symbols 10...Flat package, 11...Base material, ll
a...Notch, 11b...Opening, 12...Conductor circuit, 13...Alter lead, 15...Reinforcement frame, 6...Solder, 20...Electronic component,...Space. that's all
Claims (1)
子部品を実装して、前記導体回路と電気的に接続されて
互いに独立状態で外方に突出する複数のアウターリード
を有するフラットパッケージにおいて、 前記各アウターリードの略全体を前記プリント配線板を
構成する基材によって裏打ちすると共に、互いに隣接す
る前記アウターリードの裏打ちを行なっている前記基材
を連続状態としたことを特徴とするフラットパッケージ
。[Scope of Claims] Electronic components are mounted on a printed wiring board having a conductor circuit integrally formed on a base material, and a plurality of outer parts are electrically connected to the conductor circuit and protrude outward independently from each other. In the flat package having leads, substantially the entirety of each outer lead is lined with a base material constituting the printed wiring board, and the base material lining the outer leads adjacent to each other is in a continuous state. A flat package featuring
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312545A JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1312545A JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173165A true JPH03173165A (en) | 1991-07-26 |
| JP2799468B2 JP2799468B2 (en) | 1998-09-17 |
Family
ID=18030511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1312545A Expired - Lifetime JP2799468B2 (en) | 1989-11-30 | 1989-11-30 | Flat package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799468B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
| US8674492B2 (en) | 2012-04-11 | 2014-03-18 | Mitsubishi Electric Corporation | Power module |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175549A (en) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | Electronic circuit including semiconductor element and manufacture of the same |
-
1989
- 1989-11-30 JP JP1312545A patent/JP2799468B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175549A (en) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | Electronic circuit including semiconductor element and manufacture of the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847445A (en) * | 1996-11-04 | 1998-12-08 | Micron Technology, Inc. | Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same |
| US8674492B2 (en) | 2012-04-11 | 2014-03-18 | Mitsubishi Electric Corporation | Power module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2799468B2 (en) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709883B1 (en) | Semiconductor package fabricated by using tape automated bonding | |
| JP3640155B2 (en) | Flexible wiring board, film carrier, tape-like semiconductor device, semiconductor device, circuit board, and electronic device | |
| JPH07283341A (en) | Surface mounting type peripheral lead and ball grid array package | |
| JP2852178B2 (en) | Film carrier tape | |
| JPH03173165A (en) | Flat package | |
| JPH10247715A (en) | Semiconductor device and its manufacturing method | |
| JPH08306817A (en) | Semiconductor device and its manufacture | |
| GB2247988A (en) | Lead frame for semiconductor device | |
| WO2000048243A1 (en) | Flexible printed-circuit substrate, film carrier, semiconductor device on tape, semiconductor device, method of semiconductor manufacture, circuit susbstrate, and electronic device | |
| JP3624792B2 (en) | Flexible wiring board, film carrier, tape-like semiconductor device, semiconductor device and manufacturing method thereof, circuit board, and electronic device | |
| JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
| JPH0766570A (en) | Electronic circuit package and its manufacturing method | |
| JP3010738U (en) | Bendable TAB tape | |
| JP2000058701A (en) | Carrier tape with reinforcing section and semiconductor device using the same | |
| JPH01135050A (en) | Semiconductor device | |
| JPS63258048A (en) | Semiconductor device | |
| JPH05326814A (en) | Lead frame for mounting electronic circuit device | |
| JPH03171760A (en) | Semiconductor device and manufacture thereof | |
| JPH07122701A (en) | Semiconductor device, its manufacture, and lead frame for pga | |
| JP2635722B2 (en) | Lead frame and manufacturing method thereof | |
| JPH03296233A (en) | Semiconductor device | |
| JPH02121344A (en) | Film carrier | |
| JPH01234296A (en) | Ic card | |
| TW402768B (en) | Ball grid array package with printed conductive wires and metal pins | |
| JPS63307762A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080710 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090710 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100710 Year of fee payment: 12 |