JPH03172972A - Loop pattern verification system - Google Patents

Loop pattern verification system

Info

Publication number
JPH03172972A
JPH03172972A JP1310648A JP31064889A JPH03172972A JP H03172972 A JPH03172972 A JP H03172972A JP 1310648 A JP1310648 A JP 1310648A JP 31064889 A JP31064889 A JP 31064889A JP H03172972 A JPH03172972 A JP H03172972A
Authority
JP
Japan
Prior art keywords
pattern
loop
patterns
traced
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1310648A
Other languages
Japanese (ja)
Inventor
Yoshihiro Kiyouhata
鏡畑 良弘
Jiro Kusuhara
楠原 治郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP1310648A priority Critical patent/JPH03172972A/en
Publication of JPH03172972A publication Critical patent/JPH03172972A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To grasp and verify the shape of loop patterns by tracing patterns divided at branch points from a start point to an end point and deciding an invalid loop pattern in accordance with the existence of a pattern connected to the branch point. CONSTITUTION:A graphic pattern is divided at all branch points (a) to (d) and the divided patterns 1 to 5 are stored in tables (a) to (c). Two optional branch points, e.g. (a), (d) are set up as the start point (a) and end point (d) of a loop pattern, routes from the start point (a) to the end point (d) are traced, flags indicating traced patterns out of the patterns 1, 3, 2, 4 arrived at the end point (d) can be stored in the tables twice, and when an untraced pattern 5 connected to the traced routes is not left in the tables, a valid loop pattern is decided. Thus, the shape of all the loop patterns 1 to 5 can be grasped and verified.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント基板上の図形パータンにおけるループ
・パターンの検証方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for verifying a loop pattern in a graphic pattern on a printed circuit board.

〔従来の技術〕[Conventional technology]

図形パターンにおけるループ・パターンの検出方法とし
ては、特公昭63−62020号に記載のように、任意
の一つの分岐点に着目し、分岐点に接続する分岐点を次
々にテーブルに格納していき、格納しようとする分岐点
が既にテーブルに格納されていたら、ループ・パターン
であると判定し、処理を停止することを特徴とするルー
プ・パターン検出方式がある。
As described in Japanese Patent Publication No. 63-62020, a method for detecting loop patterns in graphic patterns is to focus on an arbitrary branch point and store branch points connected to the branch point one after another in a table. There is a loop pattern detection method that is characterized in that if a branch point to be stored is already stored in a table, it is determined to be a loop pattern and processing is stopped.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、ループ・パターンの有無を検証するの
みで、ループ・パターンの形状について配慮がされてお
らず、ループ・パターンの形状の把握されていないとい
う問題があった。
The above-mentioned conventional technology only verifies the presence or absence of a loop pattern, but does not take into consideration the shape of the loop pattern, and has a problem in that the shape of the loop pattern is not grasped.

本発明は、ループ・パターンの形状を把握し、ループ・
パターンの検証を行うことを目的としている。
The present invention grasps the shape of the loop pattern and
The purpose is to verify patterns.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために1図形パターンを分岐点で全
て分割し、分割されたパターンをテープルに格納し、こ
のテーブルを始点から終点まで。
In order to achieve the above purpose, one graphic pattern is divided at all branch points, the divided patterns are stored in tables, and this table is used from the starting point to the ending point.

接続するパターンをトレースし、終点に到着した経路の
パターンに対して、トレース済のフラグをテーブル中の
パターンの並びに格納する。また、このトレースの際に
通過した分岐点を別のテーブルに格納しておく、このト
レース、トレース済フラグの格納および分岐点の格納を
2回繰り返す。
The connected pattern is traced, and a traced flag is stored in the table along with the pattern for the route pattern that has arrived at the end point. Further, the branch points passed during this tracing are stored in another table, and this tracing, storage of the traced flag, and storage of the branch point are repeated twice.

2回トレースができなかった場合は、不当なループ・パ
ターンと判定する。2回トレースができた場合は、3回
目のトレースを行い、3同トレースができれば不当なル
ープ・パターンと判定する。
If tracing is not possible twice, it is determined that the loop pattern is invalid. If the trace can be traced twice, a third trace is performed, and if the same trace can be traced three times, it is determined that the loop pattern is invalid.

トレースが2回だけできた場合は1分割されたパターン
を格納したテーブル中に、トレース済フラグが無くかつ
、そのパターンの端点がトレース時に通過した分岐点で
あれば、不当なループ・パターンであると判定する。不
当なループ・パターンに対して、データを表示すること
により指摘することを可能としたものである。
If tracing is performed only twice, if there is no traced flag in the table that stores the divided pattern, and if the endpoint of the pattern is a branch point passed during tracing, it is an invalid loop pattern. It is determined that This makes it possible to point out illegal loop patterns by displaying data.

〔作用〕[Effect]

本発明の処理方式は、分岐点で分割されたパターンをテ
ーブルに格納しておき、始点から終点までトレースし、
トレースしたパターンにトレース済フラグを格納し、ト
レース済フラグが無いパターンでかつ、トレースした分
岐点に接続するパターンの有無により、不当なループ・
パターンの判定を行う、始点から終点までの経路が2経
路有り、かつその2経路以外のパターンが無いループ・
パターンは、本発明の方式により該当するパターンがテ
ーブルに無くなるため、誤動作することが無い。
The processing method of the present invention stores patterns divided at branch points in a table, traces them from the start point to the end point, and
A traced flag is stored in the traced pattern, and if the pattern does not have a traced flag and there is a pattern connected to the traced branch point, an illegal loop
A loop where there are two routes from the start point to the end point, and there are no patterns other than those two routes, where the pattern is determined.
With the method of the present invention, there will be no corresponding pattern in the table, so there will be no malfunction.

〔実施例〕〔Example〕

以下、本発明の実施例を図を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は、過不足の無いループ・パターンである。ルー
プの始点および終点は、9およびdである。まず、この
パターンを分岐点で分割されたパターン単位に、第2図
(a)のようにテーブルに格納する0次に、始点aから
終点すまでトレースし、トレースに使用したパターンに
対して、トレース済であることを示すために、パターン
の並びに1を格納する。また、トレースに使用した分岐
点をテーブルに格納しておく、このとき、パターン1お
よび3にトレース済としてその並びに1が格納され、通
過した分岐点として、bがテーブルに格納される第2図
(b)、さらに、再び始点aから終点dにトレースをし
、パターン2.4にトレース済として1を格納し、通過
した分岐点としてCをテーブルに格納したのが、第2図
(Q)である、トレースされていないパターンは、パタ
ーン5であり、その端点dおよびeが1通過した分岐点
す、cでないので、このパターンは、正当なループ・パ
ターンと判定する。
FIG. 1 shows a loop pattern with no excess or deficiency. The start and end points of the loop are 9 and d. First, this pattern is stored in a table as shown in Fig. 2(a) in pattern units divided at branch points, and then traced from the starting point a to the ending point, and for the pattern used for tracing, To indicate that the trace has been completed, 1 is stored in the pattern sequence. Also, the branch points used for tracing are stored in a table. At this time, pattern 1 and pattern 3 are stored as traced and 1 is stored, and b is stored in the table as a passed branch point. (b), and then trace again from the starting point a to the ending point d, storing 1 in pattern 2.4 as traced, and storing C in the table as the branch point passed through, as shown in Figure 2 (Q) The untraced pattern is pattern 5, and its end points d and e are not the branch points I and c that have passed once, so this pattern is determined to be a valid loop pattern.

第3図は、パターンが過剰の場合のループ・パターンで
ある。始点はa、終点はdである。
FIG. 3 shows a loop pattern with an excess of patterns. The starting point is a and the ending point is d.

はじめに、第4図(a)のように、パターンをテーブル
に格納する0次に、1回目のトレースを行うと、第4図
(b)のように、パターン1.4にトレース済フラグが
格納され1通過した分岐点としてbがテーブルに格納さ
れる。2回目のトレースで、第4図(c)のように、パ
ターン2,5にトレース済フラグが格納され1通過した
分岐点としてCがテーブルに格納される。さらに、3回
目のトレースが、パターン3よりできるので、このパタ
ーンを不当なループ・パターンと判定する。
First, as shown in Fig. 4(a), the pattern is stored in the table. When the first trace is performed, the traced flag is stored in pattern 1.4 as shown in Fig. 4(b). b is stored in the table as a branch point passed through once. In the second tracing, traced flags are stored in patterns 2 and 5, and C is stored in the table as a branch point that has been passed once, as shown in FIG. 4(c). Furthermore, since the third trace can be made from pattern 3, this pattern is determined to be an invalid loop pattern.

第5図は、パターンが不足している場合のループ・パタ
ーンの例である。始点がa、終点がfである。
FIG. 5 is an example of a loop pattern when there is a shortage of patterns. The starting point is a and the ending point is f.

はじめに、第6図(a)のように、パターンをテーブル
に格納する。1回目のトレースの結果。
First, patterns are stored in a table as shown in FIG. 6(a). Results of the first trace.

第6図(b)のように、パターン1,3,4,5゜7に
対して、トレース済として1がテーブルに格納され9通
過点として分岐点す、a、d、eがテーブルに格納され
る。2回目のトレースをする時に、パターン3を通って
分岐点Cまで来て、それ以上トレースできないので、不
当なループ・パターンであると判定する。
As shown in Fig. 6(b), for patterns 1, 3, 4, 5°7, 1 is stored in the table as traced, and branch points a, d, and e are stored in the table as 9 passing points. be done. When tracing is performed for the second time, it passes through pattern 3 and reaches branch point C, and since no further tracing is possible, it is determined that the loop pattern is invalid.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、全てのループ・パターンに対して、ル
ープ・パターンの検証ができるので、プリント基板上の
配線パターンが仕様どおりかを検証できる効果がある。
According to the present invention, since loop patterns can be verified for all loop patterns, it is possible to verify whether the wiring pattern on the printed circuit board meets the specifications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は正当なループ・パターンを示す図、第2図は第
1図のループ・パターンに対して、本発明によるテーブ
ルを説明した図、第3図は過剰なパターンがあるループ
・パターンを示す図、第4図はそのテーブルを説明した
図、第5図はパターンが不足しているループ・パターン
を示す図、第6図はそのテーブルを説明した図である。 第2図 纂3図 纂5図 ハ 輿6図
FIG. 1 is a diagram showing a valid loop pattern, FIG. 2 is a diagram explaining a table according to the present invention for the loop pattern in FIG. 1, and FIG. 3 is a diagram showing a loop pattern with excessive patterns. 4 is a diagram illustrating the table, FIG. 5 is a diagram illustrating loop patterns with insufficient patterns, and FIG. 6 is a diagram illustrating the table. Figure 2, Figure 3, Figure 5, Figure 6

Claims (1)

【特許請求の範囲】[Claims] 1、プリント基板上の図形パターンを配線する処理にお
いて、図形パターンを全ての分岐点で分割し、分割され
たパターンをテーブルに格納しておき、任意の2個の分
岐点をループ・パターンの始点および終点とし、始点か
ら終点にトレースをし、終点に到着した経路のパターン
に対して、テーブルの並びにトレース済であるフラグを
格納することが2回でき、かつテーブルにトレースした
経路に接続しているトレース済でないパターンが残って
いない時に、正当なループ・パターンであると判定する
ことを特徴とするループ・パターン検証方式。
1. In the process of wiring a graphic pattern on a printed circuit board, divide the graphic pattern at all branch points, store the divided patterns in a table, and set any two branch points as the starting point of the loop pattern. and the end point, trace from the start point to the end point, and store the traced flag twice in the table for the pattern of the route that arrived at the end point, and connect to the traced route in the table. A loop pattern verification method is characterized in that a loop pattern is determined to be a valid loop pattern when there are no untraced patterns remaining.
JP1310648A 1989-12-01 1989-12-01 Loop pattern verification system Pending JPH03172972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310648A JPH03172972A (en) 1989-12-01 1989-12-01 Loop pattern verification system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310648A JPH03172972A (en) 1989-12-01 1989-12-01 Loop pattern verification system

Publications (1)

Publication Number Publication Date
JPH03172972A true JPH03172972A (en) 1991-07-26

Family

ID=18007779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310648A Pending JPH03172972A (en) 1989-12-01 1989-12-01 Loop pattern verification system

Country Status (1)

Country Link
JP (1) JPH03172972A (en)

Similar Documents

Publication Publication Date Title
CA2244559A1 (en) Image processing apparatus
JPH03172972A (en) Loop pattern verification system
JP2987919B2 (en) Wiring processing equipment for printed wiring boards
JPH04181378A (en) Printed board pattern wiring system
JPS63181348A (en) Layout design equipment for lsi
JP2872510B2 (en) How to enter wiring schematic data
JP3190058B2 (en) Substrate CAD system
JPH03278274A (en) Method for determining wiring order or wiring board and wiring method
JP2908109B2 (en) Printed circuit board wiring processing method and apparatus
JPH0245225B2 (en)
JP3235636B2 (en) Train schedule creation support system
JPS59122963A (en) System for detecting unconnected wire turning-in completion in printed circuit board
JPH04111074A (en) Substrate circuit wiring processing device for packaging design of logic circuit
JPH03156683A (en) Wiring order determination system
JP2847972B2 (en) Wiring status display
JPH10261111A (en) Joining method for three-dimensional shape and device therefor
JPH02267677A (en) Pattern verifying system
JPH04139581A (en) Checking device for printed board
JPS63192289A (en) Printed wiring board
JPH0469774A (en) Parts arranging method for printed board cad device
JP2000155772A (en) Specified component display method
JPH03184178A (en) Chip-on-board printed board pattern design system
JPH03138767A (en) Wiring system for printed circuit board
JPS59168564A (en) Automatic smoothing method for print wiring
JPH01108679A (en) Branch wiring system