JPH0245225B2 - - Google Patents

Info

Publication number
JPH0245225B2
JPH0245225B2 JP59224905A JP22490584A JPH0245225B2 JP H0245225 B2 JPH0245225 B2 JP H0245225B2 JP 59224905 A JP59224905 A JP 59224905A JP 22490584 A JP22490584 A JP 22490584A JP H0245225 B2 JPH0245225 B2 JP H0245225B2
Authority
JP
Japan
Prior art keywords
wiring
fixture
terminal
point
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59224905A
Other languages
Japanese (ja)
Other versions
JPS61102090A (en
Inventor
Koji Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59224905A priority Critical patent/JPS61102090A/en
Publication of JPS61102090A publication Critical patent/JPS61102090A/en
Publication of JPH0245225B2 publication Critical patent/JPH0245225B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント板パツケージを自動試験する
インサーキツトテスタに使用するフイクスチヤを
共用可能とするプリント板の配線方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wiring system for printed circuit boards that enables common use of fixtures used in an insert tester for automatically testing printed circuit board packages.

プリント板上の配線経路は実装する各部品の情
報、或いは各部品端子相互を接続する情報等を入
力して自動設計される。かかる自動設計の際に、
プリント板自体で配線不能な接続は、部品を実装
した後に人手で布線する必要がある。かかる人手
による布線は製品価格が増加するので、布線で接
続する必要の無い配線の割合、即ち配線率を極力
向上することが望まれる。この様にして作成され
たプリント板に実装された部品をインサーキツト
テスタにより自動試験する際に、試験対象とする
部品とインサーキツトテスタとを電気的に接続す
る為にフイクスチヤが使用される。各プリント板
の配線経路がそれぞれ異なると、各プリント板に
対して別個のフイクスチヤが必要となり、インサ
ーキツトテスタの価格が増加する。
The wiring route on the printed board is automatically designed by inputting information on each component to be mounted or information on connecting component terminals to each other. During such automatic design,
Connections that cannot be wired on the printed board itself must be wired manually after the components are mounted. Since such manual wiring increases the product price, it is desirable to improve the proportion of wiring that does not need to be connected by wiring, that is, the wiring rate as much as possible. When a component mounted on a printed board produced in this manner is automatically tested using an in-circuit tester, a fixture is used to electrically connect the component to be tested and the in-circuit tester. Different wiring paths for each printed board require separate fixtures for each printed board, increasing the cost of the in-circuit tester.

〔従来の技術〕[Conventional technology]

従来プリント板上の配線経路を自動設計する場
合には、各プリント板毎に前記配線率を極力向上
し得る様に設定している為、配線経路は各プリン
ト板毎に全く独立に設定される。従つて各プリン
ト板をインサーキツトテスタにより試験する際に
必要となるフイクスチヤも共用することは難し
く、多くはプリント板毎に独立に設ける必要があ
つた。
Conventionally, when automatically designing the wiring route on a printed board, each printed board is set to maximize the wiring rate, so the wiring route is set completely independently for each printed board. . Therefore, it is difficult to share the fixtures required when testing each printed board with an insert tester, and in many cases it is necessary to provide them independently for each printed board.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上の説明から明らかな如く、従来あるプリン
ト板の配線方式においては、設計されたプリント
板に対応するフイクスチヤは共用出来る割合は低
く、インサーキツトテストの経済性を損なう恐れ
があつた。
As is clear from the above explanation, in the conventional printed board wiring system, the proportion of fixtures that can be shared among designed printed boards is low, which may impair the economic efficiency of in-circuit testing.

〔問題点を解決するための手段〕[Means for solving problems]

前記問題点は、プリント板上に実装する各部品
の端子位置情報と、前記各部品端子相互を接続す
る接続情報と、前記プリント板を試験するインサ
ーキツトテスタが使用するフイクスチヤの端子位
置情報とを入力し、接続対象とする二つの前記部
品端子間を接続する前記プリント板上に配線可能
な各配線経路を想定し、該各配線経路上に前記フ
イクスチヤの端子が存在するか否かを判定し、該
フイクスチヤの端子が存在する配線経路を採用す
ることを特徴とする本発明により解決される。
The problem is that the terminal position information of each component to be mounted on the printed board, the connection information for connecting the component terminals to each other, and the terminal position information of the fixture used by the in-circuit tester that tests the printed board. input, assume each possible wiring route on the printed board that connects the two component terminals to be connected, and determine whether or not the fixture terminal exists on each wiring route. This problem is solved by the present invention, which is characterized by employing a wiring route in which the terminals of the fixture are present.

〔作用〕[Effect]

即ち本発明によれば、プリント板の配線経路を
自動設計する際に、所定のフイクスチヤの端子位
置を経由する如く設定する為、前記フイクスチヤ
を多くのプリント板の試験に共用が可能となり、
インサーキツトテスタの経済性が向上される。
That is, according to the present invention, when automatically designing the wiring route of a printed board, it is set to pass through the terminal position of a predetermined fixture, so the fixture can be shared for testing many printed boards.
The economical efficiency of the in-circuit tester is improved.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明す
る。第1図は本発明の一実施例によるプリント板
の配線方式を示す図であり、第2図は第1図にお
ける端子決定処理過程の一例を示す図であり、第
3図a乃至第3図dは第2図における配線決定処
理過程を説明する図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a wiring system of a printed board according to an embodiment of the present invention, FIG. 2 is a diagram showing an example of the terminal determination processing process in FIG. 1, and FIGS. d is a diagram illustrating the wiring determination processing process in FIG. 2;

第1図乃至第3図d図において、中央処理装置
(CPU)1は、設計対象となるプリント板上に実
装する各部品の情報と、各部品端子相互を接続す
る情報とをフアイル(F)2から抽出した後、接
続すべき部品端子AおよびBの2点を抽出する
〔第2図ステツプS1〕。続いて中央処理装置1
は、抽出されたA点を通る水平線と、B点を通る
垂直線との交点X1、並びにA点を通る垂直線
と、B点を通る水平線との交点X2とを求める
〔ステツプS2、および第3図a〕。次に中央処理
装置1は、該プリント板を試験するインサーキツ
トテスタが使用するフイクスチヤの端子位置情報
をフアイル(F)3から抽出し、交点X1または
X2に一致するフイクスチヤ端子が相互するか否
かを検索する(ステツプS3)。若し交点X1に
一致するフイクスチヤ端子T1が検出された場合
には、A点とフイクスチヤ端子T1とを接続する
配線L1、およびフイクスチヤ端子T1とB点と
を接続する配線L2をA点およびB点を接続する
配線経路として設定し、また交点X2に一致する
フイクスチヤ端子T2が検出された場合には、A
点とフイクスチヤ端子T2を接続する配線L3、
およびフイクスチヤ端子T2とB点とを接続する
配線L4をA点およびB点を接続する配線経路と
して設定する〔ステツプS4および第3図a〕。
1 to 3d, a central processing unit (CPU) 1 stores information on each component to be mounted on a printed circuit board to be designed and information on interconnecting component terminals in a file (F). 2, then two points, component terminals A and B, to be connected are extracted (step S1 in FIG. 2). Next, central processing unit 1
calculates the intersection point X1 of the horizontal line passing through the extracted point A and the vertical line passing through the point B, and the intersection point X2 of the vertical line passing through the point A and the horizontal line passing through the point B [step S2 and Figure 3a]. Next, the central processing unit 1 extracts the terminal position information of the fixture used by the in-circuit tester that tests the printed board from the file (F) 3, and determines whether the fixture terminals that match the intersection X1 or X2 are mutually connected. (Step S3). If a fixture terminal T1 matching the intersection X1 is detected, the wiring L1 connecting point A and fixture terminal T1 and the wiring L2 connecting fixture terminal T1 and B point are connected to points A and B. is set as the wiring route to be connected, and if fixture terminal T2 that coincides with intersection X2 is detected,
Wiring L3 connecting the point and fixture terminal T2,
Then, a wiring L4 connecting fixture terminal T2 and point B is set as a wiring route connecting points A and B [step S4 and FIG. 3a].

交点X1またはX2に一致するフイクスチヤ端
子T1またはT2が検出されぬ場合には(ステツ
プS3)、A点、交点X1、B点および交点X2
を頂点とする矩形AX1BX2の各辺上に存在す
るフイクスチヤ端子の有無を検索する(ステツプ
S5)。若し辺A−X1上にあるフイクスチヤ端
子T3が検出された場合には、A点とフイクスチ
ヤ端子T3とを接続する配線L11、およびフイ
クスチヤ端子T3とB点とを接続する配線L1
2,L21,L22をA線およびB線を接続する
配線経路として設定し、また辺X1−B上にある
フイクスチヤ端子T4が検出された場合には、A
点とフイクスチヤ端子T4とを接続する配線L1
1,L12,L21、およびフイクスチヤ端子T
4とB点とを接続する配線L22を配線経路とし
て設定し、また辺A−X2上にあるフイクスチヤ
端子T5が検出された場合には、A点とフイクス
チヤ端子T5とを接続する配線L31、およびフ
イクスチヤ端子T5とB点とを接続する配線L3
2,L41,L42をA点およびB点を接続する
配線経路として設定し、更に辺X2−B上にある
フイクスチヤ端子T6が検出された場合には、A
点とフイクスチヤ端子T6とを接続する配線L3
1,L32,L41、およびフイクスチヤ端子T
6とB点とを接続する配線L42をA点およびB
点を接続する配線経路として設定する〔ステツプ
S4および第3図b〕。
If the fixture terminal T1 or T2 that matches the intersection X1 or X2 is not detected (step S3), point A, intersection X1, point B, and intersection X2 are
The presence or absence of a fixture terminal on each side of the rectangle AX1BX2 whose vertices are AX1BX2 is searched for (step S5). If fixture terminal T3 on side A-X1 is detected, wiring L11 connecting point A and fixture terminal T3, and wiring L1 connecting fixture terminal T3 and point B
2, L21, and L22 are set as the wiring route to connect the A line and the B line, and when the fixture terminal T4 on the side X1-B is detected,
Wiring L1 connecting the point and fixture terminal T4
1, L12, L21, and fixture terminal T
If the wiring L22 connecting point A and point B is set as the wiring route, and the fixture terminal T5 on side A-X2 is detected, the wiring L31 connecting point A and the fixture terminal T5, and Wiring L3 connecting fixture terminal T5 and point B
2, L41, and L42 are set as the wiring route connecting point A and point B, and when fixture terminal T6 on side X2-B is detected, A
Wiring L3 connecting the point and fixture terminal T6
1, L32, L41, and fixture terminal T
Wire L42 connecting 6 and B point is connected to A point and B
A wiring path is set to connect the points (step S4 and FIG. 3b).

矩形AX1BX2の各辺上にあるフイクスチヤ
端子T3,T4,T5またはT6が検出されぬ場
合には(ステツプS5)、中央処理装置1は矩形
AX1BX2内に存在するフイクスチヤ端子の有
無を検索する(ステツプS6)。若し矩形AX1
BX2内にあるフイクスチヤ端子T7が検出され
た場合には、A点とフイクスチヤ端子T7とを接
続する配線L13,L51、およびフイクスチヤ
端子T7とB点とを接続する配線L52,L43
をA点およびB点を接続する配線経路として設定
する〔ステツプS4および第3図c〕。
If the fixture terminals T3, T4, T5 or T6 on each side of the rectangle AX1BX2 are not detected (step S5), the central processing unit 1
The presence or absence of a fixture terminal existing in AX1BX2 is searched (step S6). If rectangle AX1
When fixture terminal T7 in BX2 is detected, wiring L13, L51 connecting point A and fixture terminal T7, and wiring L52, L43 connecting fixture terminal T7 and point B
is set as a wiring route connecting point A and point B [step S4 and FIG. 3c].

矩形AX1BX2内にあるフイクスチヤ端子T
7が検出されぬ場合には、中央処理装置1は、矩
形AX1BX2の辺A−X2をA−X3迄所定長
延長し、また辺X1−BをX1−X4迄所定長延
長して矩形AX1X4を構成した後〔ステツプS
7および第3図d〕、再びステツプS3乃至S6
を繰返す。第3図dにおいては、矩形AX1X4
の辺X3X4上にフイクスチヤ端子T8が検出さ
れたので(ステツプS5)、A点およびフイクス
チヤ端子T8を接続する配線L6およびL71、
およびフイクスチヤ端子T8とB点とを接続する
配線L72をA点およびB点を接続する配線経路
として設定する〔ステツプS4および第3図d〕。
Fixture terminal T inside rectangle AX1BX2
7 is not detected, the central processing unit 1 extends sides A-X2 of rectangle AX1BX2 by a predetermined length to A-X3, and extends sides X1-B by a predetermined length to X1-X4 to form rectangle AX1X4. After configuring [Step S
7 and FIG. 3d], again steps S3 to S6
Repeat. In Figure 3d, the rectangle AX1X4
Fixture terminal T8 was detected on side X3X4 (step S5), so wires L6 and L71 connecting point A and fixture terminal T8,
Then, the wiring L72 connecting the fixture terminal T8 and the point B is set as a wiring route connecting the points A and B [step S4 and FIG. 3d].

中央処理装置1は以上の過程をフアイル2から
抽出されるる設計対象となるプリント板上の総て
の2点を対象に繰返し(ステツプS8)、総ての
2点に対し配線経路を設定し終わると、プリント
板に対する配線経路の自動設計を終了し、フアイ
ル(F)3に格納する。
The central processing unit 1 repeats the above process for all two points on the printed circuit board to be designed extracted from the file 2 (step S8), and completes setting wiring routes for all two points. Then, the automatic design of the wiring route for the printed board is completed and stored in the file (F)3.

以上の説明から明らかな如く、本実施例によれ
ば、各部品端子の2点間を接続する配線経路は対
象とするフイクスチヤ端子を経由する如く設定さ
れる為、インサーキツトテスタが使用するフイク
スチヤが共用可能となる。
As is clear from the above description, according to this embodiment, the wiring route connecting two points of each component terminal is set to pass through the target fixture terminal, so the fixture used by the in-circuit tester is Can be shared.

なお、第1図乃至第3図dはあく迄本発明の一
実施例に過ぎず、例えばA点およびB点、並びに
フイクスチヤ端子T1乃至T8の位置は図示され
るものに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は
変わらない。
Note that FIGS. 1 to 3 d are only one embodiment of the present invention, and the positions of points A and B and the fixture terminals T1 to T8 are not limited to those shown in the figures. Although many other modifications may be considered, the effects of the present invention remain the same in any case.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば、プリント板の配線経路
を自動設計する際に、所定のフイクスチヤの端子
位置を経由する如く設定する為、前記フイクスチ
ヤを他の多くの種類のプリント板の試験に共用が
可能となり、インサーキツトテストの経済性が向
上される。
As described above, according to the present invention, when automatically designing the wiring route of a printed board, the wiring route is set to pass through the terminal position of a predetermined fixture, so the fixture can be used in common for testing many other types of printed boards. This makes it possible to improve the economic efficiency of in-circuit testing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例によるプリント板の
配線方式を示す図であり、第2図は第1図におけ
る配線決定処理過程の一例を示す図であり、第3
図a乃至第3図dは第2図における配線決定処理
過程を説明する図である。 図において、1は中央処理装置(CPU)、2乃
至4はフアイル(F)、5は記憶装置(MEM)、
AおよびBは部品端子、L1乃至L72は配線経
路、T1乃至T8はフイクスチヤ端子、を示す。
FIG. 1 is a diagram showing a wiring method of a printed board according to an embodiment of the present invention, FIG. 2 is a diagram showing an example of the wiring determination processing process in FIG. 1, and FIG.
FIGS. 3A to 3D are diagrams for explaining the wiring determination processing process in FIG. 2. In the figure, 1 is a central processing unit (CPU), 2 to 4 are files (F), 5 is a storage device (MEM),
A and B indicate component terminals, L1 to L72 indicate wiring routes, and T1 to T8 indicate fixture terminals.

Claims (1)

【特許請求の範囲】[Claims] 1 プリント板上に実装する各部品の端子位置情
報と、前記各部品端子相互を接続する接続情報
と、前記プリント板を試験するインサーキツトテ
スタが使用するフイクスチヤの端子位置情報とを
入力し、接続対象とする二つの前記部品端子間を
接続する前記プリント板上に配線可能な各配線経
路を想定し、該各配線経路上に前記フイクスチヤ
の端子が存在するか否かを判定し、該フイクスチ
ヤの端子が存在する配線経路を採用することを特
徴とするプリント板の配線方式。
1. Input the terminal position information of each component to be mounted on the printed board, the connection information for connecting the component terminals to each other, and the terminal position information of the fixture used by the in-circuit tester that tests the printed board, and make the connection. Assuming each possible wiring route on the printed board that connects the two target component terminals, it is determined whether or not there is a terminal of the fixture on each wiring route, and the terminal of the fixture is determined. A wiring method for printed circuit boards characterized by the use of a wiring route in which terminals are present.
JP59224905A 1984-10-25 1984-10-25 Wiring system for printed circuit board Granted JPS61102090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59224905A JPS61102090A (en) 1984-10-25 1984-10-25 Wiring system for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59224905A JPS61102090A (en) 1984-10-25 1984-10-25 Wiring system for printed circuit board

Publications (2)

Publication Number Publication Date
JPS61102090A JPS61102090A (en) 1986-05-20
JPH0245225B2 true JPH0245225B2 (en) 1990-10-08

Family

ID=16820991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59224905A Granted JPS61102090A (en) 1984-10-25 1984-10-25 Wiring system for printed circuit board

Country Status (1)

Country Link
JP (1) JPS61102090A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430640U (en) * 1990-07-06 1992-03-12
JPH0587132U (en) * 1991-07-19 1993-11-22 村田機械株式会社 Floor panel
JPH0635487U (en) * 1991-04-10 1994-05-13 株式会社イノアックコーポレーション Double floor material

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245830A (en) * 1989-03-20 1990-10-01 Fujitsu Ltd Automatic wiring method for printed board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148390A (en) * 1981-03-09 1982-09-13 Nippon Electric Co Device for discovering wiring route

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148390A (en) * 1981-03-09 1982-09-13 Nippon Electric Co Device for discovering wiring route

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430640U (en) * 1990-07-06 1992-03-12
JPH0635487U (en) * 1991-04-10 1994-05-13 株式会社イノアックコーポレーション Double floor material
JPH0587132U (en) * 1991-07-19 1993-11-22 村田機械株式会社 Floor panel

Also Published As

Publication number Publication date
JPS61102090A (en) 1986-05-20

Similar Documents

Publication Publication Date Title
JPH0245225B2 (en)
Mory-Rauch Pin assignment on a printed circuit board
JP2005267302A (en) Wiring path determination method and system
JPH10143549A (en) Manufacture of electrical wire for wiring
JPH05181935A (en) Automatic bundle wiring system for printed board
JPH01293700A (en) Automatic wiring apparatus
JP2839005B2 (en) Circuit diagram creation method
JPS59122963A (en) System for detecting unconnected wire turning-in completion in printed circuit board
JPH02207377A (en) Arrangement design supporting device
JPH0296278A (en) Automatic wiring processing system
JPS62188339A (en) Design system for wiring pattern
JPS61173383A (en) Travel recognition system of wiring
JPS5819571A (en) Faulty point detecting system
SU297931A1 (en) Device for determining the location of short circuits in multilayer boards
JPH03235180A (en) Automatic component arranging method
JPH0496241A (en) Integrated circuit package component
JPS62247464A (en) Processing system for decision of wiring cutting position
JPH022466A (en) Method for determining wiring route
JPH0346347A (en) Wafer integrated circuit device
JPH04299464A (en) Wiring state identifying method
JPH0520789B2 (en)
JPH02150971A (en) Multi-terminal signal wiring system
JPS63252270A (en) Continuity display device
JPS63298172A (en) Facilitation of test for logic circuit
JPH05102308A (en) Automatic layout technique of semiconductor integrated circuit