JP3190058B2 - Substrate CAD system - Google Patents

Substrate CAD system

Info

Publication number
JP3190058B2
JP3190058B2 JP07955791A JP7955791A JP3190058B2 JP 3190058 B2 JP3190058 B2 JP 3190058B2 JP 07955791 A JP07955791 A JP 07955791A JP 7955791 A JP7955791 A JP 7955791A JP 3190058 B2 JP3190058 B2 JP 3190058B2
Authority
JP
Japan
Prior art keywords
pattern
circle
wiring
data
cursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07955791A
Other languages
Japanese (ja)
Other versions
JPH04314174A (en
Inventor
恵子 大串
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP07955791A priority Critical patent/JP3190058B2/en
Publication of JPH04314174A publication Critical patent/JPH04314174A/en
Application granted granted Critical
Publication of JP3190058B2 publication Critical patent/JP3190058B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はプリント基板の設計を支
援する基板CADシステムの改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a board CAD system for supporting printed circuit board design.

【0002】[0002]

【従来の技術】従来の基板CADシステムには、ユ―ザ
がCRT画面と対話をしながら配線の引き回しや修正を
行なうものがある。その場合、画面にカ―ソルとラバ―
バンドを発生しながら配線作業を行なう。例えば、図1
2に示すパタ―ンのコ―ナ―C1を移動する場合は、カ
―ソルCを移動先のコ―ナ―位置に配置し、コ―ナ―移
動によって修正されるパタ―ンの方向をラバ―バンドB
1とB2で示す。そして、ラバ―バンドB1とB2に沿
って指定した幅のパタ―ンを引く。また、パタ―ンを新
たに形成する場合は、図13に示すように、カ―ソルC
を新たに形成するコ―ナ―に配置し、このコ―ナ―と新
たなパタ―ンの接続端をラバ―バンドB1,B2でつな
ぐ。そして、ラバ―バンドB1,B2に沿って指定した
幅のパタ―ンを形成する。
2. Description of the Related Art In some conventional board CAD systems, a user performs wiring routing and correction while interacting with a CRT screen. In that case, the cursor and rubber are displayed on the screen.
Perform wiring work while generating bands. For example, FIG.
When moving the corner C1 of the pattern shown in FIG. 2, place the cursor C at the destination corner position and change the direction of the pattern corrected by the corner movement. Rubber band B
1 and B2. Then, a pattern having a designated width is drawn along the rubber bands B1 and B2. When a new pattern is formed, as shown in FIG.
Is placed on a newly formed corner, and the connection end of this corner and the new pattern is connected by rubber bands B1 and B2. Then, a pattern having a designated width is formed along the rubber bands B1 and B2.

【0003】このようにカ―ソルとラバ―バンドを使っ
てパタ―ンの形成や修正を行なう従来の基板CADシス
テムでは、次のような欠点があった。パタ―ンの形成
前や修正前の段階では、新たに引こうとするパタ―ンは
ラバ―バンドによってその方向が示されているのみであ
るため、新たに引こうとするパタ―ンが線分,円弧,面
図形等の幅広パタ―ンである場合は、幅広パタ―ンを実
際に引いてみなければパタ―ンの実際のサイズの見当が
付かない。形成したり修正したパタ―ンがデザイン・
ル―ル・チェック(以下、DRCとする)でエラ―にな
ったときに、パタ―ン幅をどれくらいまで狭めればDR
Cをクリアできるか分らない。ここで、DRCはパタ―
ン相互間のクリアランスが規定の最小クリアランスを確
保しているか否かを判別するチェックである。配線作
業を行なっている面が基板の表面であるか裏面であるか
識別できない。ヴィアを使って配線作業を行なうとき
は、配線面が変わるため、特に問題となる。
[0003] The conventional substrate CAD system in which the pattern is formed or corrected by using the cursor and the rubber band as described above has the following disadvantages. Before the pattern is formed or corrected, the direction of the pattern to be newly drawn is only indicated by the rubber band, so that the pattern to be newly drawn is a line. In the case of wide patterns such as minutes, arcs, and surface figures, the actual pattern size cannot be estimated unless the wide patterns are actually drawn. The formed or modified pattern is the design
When an error occurs during rule check (hereinafter referred to as DRC), how much pattern width can be used to reduce the DR
I don't know if I can clear C. Here, DRC is a pattern
This is a check to determine whether or not the clearance between the components has secured a specified minimum clearance. It is not possible to identify whether the surface on which the wiring work is being performed is the front surface or the back surface of the substrate. When performing wiring work using vias, the wiring surface changes, which is particularly problematic.

【0004】[0004]

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものであり、パタ―ン作
成やパタ―ン修正によって新たに形成されるパタ―ンに
ついてのパタ―ン幅や最小クリアランスが、パタ―ンを
引く前から予め見当が付けられ、しかも配線面も随時に
把握できて、基板設計の操作性を向上させた基板CAD
システムを実現することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in order to solve such a problem, and a pattern on a pattern newly formed by pattern creation or pattern correction is provided. PCB CAD that can be pre-registered before the pattern is drawn, and the wiring surface can be grasped at any time, even before the pattern is drawn.
The purpose is to realize the system.

【0005】[0005]

【課題を解決するための手段】本発明は次のとおりの構
成になった基板CADシステムである。 (1)プリント基板の設計を支援する基板CADシステ
ムにおいて、作成するパタ―ンのパタ―ン幅のデ―タが
格納されたパタ―ン幅設定部と、パタ―ン間に必要な最
小クリアランスのデ―タが格納されたクリアランス設定
部と、設計するプリント基板を表示した画面上で、作成
するパタ―ンを引く位置を指示するカ―ソルと、中心が
前記カ―ソルの中心に位置する2つの同心円を表示し、
内側円は前記パタ―ン幅設定部に設定されたパタ―ン幅
を直径とする円にし、外側円は前記内側円の半径を前記
クリアランス設定部に設定された最小クリアランスの値
だけ大きくした円にする同心円表示手段と、を具備した
ことを特徴とする基板CADシステム。 (2)配線作業を行なう基板面が表面であるか裏面であ
るかを指示するデ―タが格納された配線面設定部と、こ
の配線面設定部に格納されたデ―タに応じて前記2つの
同心円の表示を実線表示または破線表示にする作業面表
示手段と、を具備したことを特徴とする(1)記載の基
板CADシステム。 (3)パタ―ンのコ―ナ―に付けるア―クの半径のデ―
タが格納されたア―ク設定部と、ア―クを付ける処理を
行なうときは、前記2つの同心円の表示の代わりに、中
心がカ―ソル中心に位置し半径が前記ア―ク設定部に格
納された半径になった円を表示するア―ク円表示手段
と、を具備したことを特徴とする(1)記載の基板CA
Dシステム。
SUMMARY OF THE INVENTION The present invention is a substrate CAD system having the following configuration. (1) In a board CAD system that supports the design of a printed board, a pattern width setting unit that stores data of the pattern width of a pattern to be created, and a minimum clearance required between the patterns. A cursor that indicates the position where the pattern to be created is drawn on the screen that displays the printed circuit board to be designed, and the center is located at the center of the cursor. To display the two concentric circles
The inner circle is a circle whose diameter is the pattern width set in the pattern width setting section, and the outer circle is a circle in which the radius of the inner circle is increased by the value of the minimum clearance set in the clearance setting section. And a concentric circle display means. (2) A wiring surface setting section in which data for instructing whether the substrate surface on which the wiring operation is performed is the front surface or the back surface is stored, and the data is stored in the wiring surface setting portion in accordance with the data. (1) The substrate CAD system according to (1), further comprising: a work surface display unit configured to display the two concentric circles in a solid line display or a broken line display. (3) Data of the radius of the arc attached to the pattern corner
When performing the process of attaching an arc to the arc setting section in which the arc is stored, the center is located at the cursor center and the radius is set to the arc setting section instead of displaying the two concentric circles. An arc circle display means for displaying a circle having a radius stored in the substrate CA.
D system.

【0006】[0006]

【作用】このような本発明では、作成するパタ―ンのパ
タ―ン幅と最小クリアランスの情報をもとに、カ―ソル
上に、パタ―ン幅を直径とする円と、最小クリアランス
の範囲を直径とする円を2つの同心円にして表示し、パ
タ―ンを引く前に、パタ―ン幅と最小クリアランスの範
囲を円で示す。また、配線面が基板の表面であるときと
裏面であるときに応じて2つの同心円の表示を実線表示
と破線表示に切り替える。さらに、パタ―ンのコ―ナ―
にア―クを付けるときは、付けようとするア―クの半径
と等しい半径になった円をカ―ソル上に表示する。
According to the present invention, based on the information on the pattern width and the minimum clearance of the pattern to be created, a circle having the pattern width as the diameter and the minimum clearance are displayed on the cursor. A circle having a range as a diameter is displayed as two concentric circles, and before the pattern is drawn, the range of the pattern width and the minimum clearance is indicated by a circle. The display of the two concentric circles is switched between a solid line display and a broken line display depending on whether the wiring surface is the front surface or the back surface of the substrate. In addition, the pattern corner
When attaching an arc to a circle, a circle whose radius is equal to the radius of the arc to be attached is displayed on the cursor.

【0007】[0007]

【実施例】以下、図面を用いて本発明を説明する。図1
は本発明の一実施例の構成図である。図において、1は
入力装置、2は出力装置、3は記憶装置、4はコンピュ
―タである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG.
FIG. 1 is a configuration diagram of an embodiment of the present invention. In the figure, 1 is an input device, 2 is an output device, 3 is a storage device, and 4 is a computer.

【0008】入力装置1において、11は作成するパタ
―ンの幅や配線面等のデ―タを入力するパタ―ン作成
部、12はコ―ナ―を移動したりコ―ナ―を挿入する等
の修正を行なうパタ―ンを指示するパタ―ン修正部であ
る。出力装置2において、21は設計するプリント基板
を更新表示する表示部である。記憶装置3には、パタ―
ン形状を表わす図形デ―タ,パタ―ンの接続状態を示し
た接続デ―タ,APTテ―ブル,ASCテ―ブル,エン
ティティの図形デ―タ,配線パラメ―タが格納されてい
る。ここで、APT番号とは、部品端子やスル―ホ―ル
等になるヴィア以外のエンティティの線幅をコ―ド化し
たものである。APTテ―ブルはAPT番号と実際の線
幅を表で対応づけたものである。また、エンティティは
配線パタ―ンを形成するラインで、始点と終点の座標,
ライン幅,形成される基板の層等によって定められるも
のである。また、ASC番号は、用意されているヴィア
について、プリント基板の各層におけるヴィアの寸法と
形状をAPT番号で表わし、これらのAPT番号の組合
せをコ―ド化したものである。ASCテ―ブルは、AS
C番号と、プリント板各層におけるAPT番号を表で対
応づけたものである。配線パラメ―タには、現在配線作
業が行なわれているパタ―ンに関するデ―タが含まれて
いる。このような配線パラメ―タとしては、APT番
号,配線作業が行なわれているプリント基板の層を示す
アクティブ層,パタ―ンの形成位置を示す目盛に相当す
るグリッドの間隔,最小クリアランス値等のデ―タがあ
る。
In the input device 1, reference numeral 11 denotes a pattern creation unit for inputting data such as the width of a pattern to be created and a wiring surface, and reference numeral 12 denotes a movement of a corner or insertion of a corner. This is a pattern correction unit for instructing a pattern to be corrected. In the output device 2, a display unit 21 updates and displays the printed circuit board to be designed. The storage device 3 has a pattern
The figure data, which represents the connection state of the pattern, the connection data indicating the connection state of the pattern, the APT table, the ASC table, the figure data of the entity, and the wiring parameters are stored. Here, the APT number is obtained by coding the line width of an entity other than a via that becomes a component terminal, a through-hole, or the like. The APT table associates the APT number with the actual line width in a table. An entity is a line that forms a wiring pattern, the coordinates of the start and end points,
It is determined by the line width, the layer of the substrate to be formed, and the like. The ASC number is obtained by expressing the size and shape of the via in each layer of the printed circuit board by the APT number for the prepared via, and coding the combination of these APT numbers. The ASC table is AS
The C number is associated with the APT number in each layer of the printed board in a table. The wiring parameters include data on the pattern currently being wired. Such wiring parameters include an APT number, an active layer indicating the layer of the printed circuit board on which the wiring operation is being performed, a grid interval corresponding to a scale indicating a pattern formation position, a minimum clearance value, and the like. There is data.

【0009】コンピュ―タ4において、41はパタ―ン
の作成に必要なデ―タが設定されるパタ―ン・ネット設
定部であり、パタ―ン作成部11から入力されたデ―タ
と記憶装置3からの読み出しデ―タにより、APT番
号,最小クリアランス値,配線作業を行なっている面が
基板の表面であるか裏面であるかを示すデ―タ(以下,
このデ―タを配線面デ―タとする)等が設定される。4
2は修正パタ―ン抽出部であり、パタ―ン修正部12か
ら入力されたデ―タと記憶装置3からの読み出しデ―タ
により、修正するパタ―ンに関するデ―タを得る。修正
パタ―ン抽出部42において、421はライン・ア―ク
・ヴィア指示部であり、修正が指示されたパタ―ンがプ
レ―ン図形以外のパタ―ンである場合は、修正するパタ
―ンのAPT番号,最小クリアランス値,配線面デ―タ
を得る。422はプレ―ン指示部であり、修正が指示さ
れたパタ―ンがプレ―ン図形のパタ―ンである場合に、
このプレ―ン図形のパタ―ンのコ―ナ―につけるア―ク
の半径のサイズと最小クリアランス値を得る。43はカ
―ソル表示制御部であり、パタ―ン・ネット設定部41
と修正パタ―ン抽出部42に設定されたデ―タをもとに
表示部21の画面上のカ―ソル表示を制御する。カ―ソ
ル表示制御部43において、431は配線面設定部であ
り、設定された配線面デ―タに従って、配線面が表面で
ある場合はカ―ソルを実線表示させ、裏面である場合は
破線表示させる。432はAPT番号設定部であり、中
心がカ―ソルの中心に位置し、直径が指定されたパタ―
ン幅になった円を画面表示する。この円をパタ―ン幅表
示円とする。433はクリアランス設定部であり、パタ
―ン幅表示円と同心円で半径がこの円よりも最小クリア
ランス値の分だけ大きい円を画面表示する。この円をク
リアランス表示円とする。設定部432と433によっ
て円が表示されるとカ―ソルば図2に示すようになる。
44はDRC部であり、パタ―ンネット設定部41また
は修正パタ―ン抽出部42に設定された作成パタ―ンま
たは修正パタ―ンのデ―タと、記憶装置3に格納されて
いる既配線パタ―ンのデ―タをもとに、作成または修正
されたパタ―ンが既配線パタ―ンとクリアランスエラ―
を起こしているか否かをチェックする。
In the computer 4, reference numeral 41 denotes a pattern net setting unit in which data necessary for creating a pattern is set. Based on data read from the storage device 3, data indicating the APT number, the minimum clearance value, and whether the surface on which the wiring is being performed is the front surface or the back surface of the substrate (hereinafter, referred to as "the surface")
This data is referred to as wiring surface data). 4
Reference numeral 2 denotes a correction pattern extraction unit which obtains data relating to the pattern to be corrected based on the data input from the pattern correction unit 12 and the data read from the storage device 3. In the modified pattern extracting section 42, reference numeral 421 denotes a line arc via designating section. If the pattern designated to be modified is a pattern other than a plane figure, the pattern to be modified is changed. APT number, minimum clearance value, and wiring plane data are obtained. Reference numeral 422 denotes a plane instructing unit. When the pattern for which correction is instructed is a pattern of a plane figure,
The radius and the minimum clearance value of the arc attached to the corner of the pattern of this plane figure are obtained. Reference numeral 43 denotes a cursor display control unit, and a pattern / net setting unit 41
The cursor display on the screen of the display unit 21 is controlled based on the data set in the correction pattern extraction unit 42 and the correction pattern extraction unit 42. In the cursor display control unit 43, a wiring surface setting unit 431 displays the cursor as a solid line when the wiring surface is the front surface and a broken line when the wiring surface is the rear surface according to the set wiring surface data. Display. Reference numeral 432 denotes an APT number setting unit. The center is located at the center of the cursor, and a pattern whose diameter is designated is designated.
On the screen. This circle is used as a pattern width display circle. Reference numeral 433 denotes a clearance setting unit which displays a circle which is concentric with the pattern width display circle and whose radius is larger than this circle by the minimum clearance value. This circle is defined as a clearance display circle. When a circle is displayed by the setting units 432 and 433, the cursor becomes as shown in FIG.
Reference numeral 44 denotes a DRC unit, which is data of a creation pattern or a correction pattern set in the pattern net setting unit 41 or the correction pattern extraction unit 42, and an already-connected wiring stored in the storage device 3. Based on the pattern data, the created or modified pattern is the same as the existing wiring pattern and clearance error.
Check to see if it is occurring.

【0010】このように構成した基板CADシステムの
動作を説明する。図3はカ―ソルの表示手順を示したフ
ロ―チャ―トである。図3において、まず、入力操作を
判別する。入力操作がパタ―ン作成の操作である場合
は、パタ―ン・ネット設定部41によりパタ―ン作成に
必要なデ―タを得る。一方、入力操作がパタ―ン修正の
操作である場合は、修正パタ―ン抽出部42によりパタ
―ン修正に必要なデ―タを得る。パタ―ン・ネット設定
部41または修正パタ―ン抽出部42によりデ―タを得
たところで、配線面を判別する。配線面が表面である場
合は、カ―ソルに表示する円を実線表示とし、裏面であ
る場合は破線表示とする。その後、APT番号で指定さ
れるパタ―ン幅を直径にしたパタ―ン幅表示円を表示す
る。次に、クリアランス表示円の半径を、 (クリアランス表示円の半径)=(パタ―ン幅表示円の
半径)+(最小クリアランス値) から算出して表示する。
The operation of the substrate CAD system configured as described above will be described. FIG. 3 is a flowchart showing a procedure for displaying a cursor. In FIG. 3, first, an input operation is determined. If the input operation is a pattern creation operation, the pattern net setting unit 41 obtains data necessary for the pattern creation. On the other hand, if the input operation is a pattern correction operation, the correction pattern extraction unit 42 obtains data necessary for pattern correction. When the data is obtained by the pattern net setting unit 41 or the correction pattern extraction unit 42, the wiring surface is determined. When the wiring surface is the front surface, the circle displayed on the cursor is displayed as a solid line, and when the wiring surface is the rear surface, the circle is displayed as a broken line. Thereafter, a pattern width display circle is displayed in which the pattern width designated by the APT number is the diameter. Next, the radius of the clearance display circle is calculated and displayed from (radius of the clearance display circle) = (radius of the pattern width display circle) + (minimum clearance value).

【0011】次に、図3にあるパタ―ン・ネット設定部
41による処理を説明する。図4はパタ―ン・ネット設
定部41による具体的処理の手順を示したフロ―チャ―
トである。図4において、まず、入力操作を判別する。
入力操作がAPT番号の入力である場合は、パタ―ン作
成部11からの入力情報と記憶装置3内のAPTテ―ブ
ルからAPT番号を得て、記憶装置3内の配線パラメ―
タを変更する。入力操作が配線面の変更である場合は、
パタ―ン作成部11からの入力情報をもとに、変更する
配線面の情報を得て配線パラメ―タを変更する。入力操
作がパタ―ン作成である場合は、さらに入力操作を判別
する。入力操作がヴィアの作成である場合は、パタ―ン
作成部11からの入力情報をもとにヴィアを作成し、配
線面を変更した後、配線パラメ―タを変更する。入力操
作がライン・プレ―ン・ア―クの作成である場合は、パ
タ―ン作成部11からの入力情報をもとにライン,プレ
―ン,ア―クのパタ―ンを作成する。入力操作が既に作
成しているパタ―ンを変更する処理である場合は、変更
するパタ―ンの種類を判別する。変更するパタ―ンの種
類がプレ―ン図形のパタ―ンである場合は、プレ―ン図
形のパタ―ンについての配線パラメ―タの中でAPT番
号を変更する。変更するパタ―ンの種類がラインやア―
クのパタ―ンである場合は、ラインやア―クのパタ―ン
についての配線パラメ―タの中でAPT番号を変更す
る。このような処理により、パタ―ン別にAPT番号,
最小クリアランス,配線面デ―タを得る。このときに得
られるAPT番号と配線面のデ―タは、作成するパタ―
ンの始点側のデ―タである。
Next, the processing by the pattern net setting unit 41 shown in FIG. 3 will be described. FIG. 4 is a flow chart showing a specific processing procedure by the pattern net setting unit 41.
It is. In FIG. 4, first, an input operation is determined.
If the input operation is to input an APT number, the APT number is obtained from the input information from the pattern creation unit 11 and the APT table in the storage device 3, and the wiring parameters in the storage device 3 are obtained.
Change the data. If the input operation is to change the wiring surface,
Based on the input information from the pattern creation unit 11, information on the wiring surface to be changed is obtained and the wiring parameters are changed. If the input operation is pattern creation, the input operation is further determined. If the input operation is to create a via, a via is created based on the input information from the pattern creating section 11, the wiring surface is changed, and then the wiring parameters are changed. If the input operation is to create a line plane arc, a line, plane, and arc pattern is created based on the input information from the pattern creation unit 11. If the input operation is a process of changing a pattern that has already been created, the type of the pattern to be changed is determined. If the type of the pattern to be changed is a pattern of a plane figure, the APT number is changed in the wiring parameters for the pattern of the plane figure. If the type of pattern to be changed is line or arc
In the case of the pattern of the line, the APT number is changed in the wiring parameters for the line or the pattern of the arc. By such processing, the APT number for each pattern,
Obtain the minimum clearance and wiring surface data. The APT number and wiring plane data obtained at this time are
This is the data on the starting point side of the application.

【0012】次に、図3にある修正パタ―ン抽出部42
による処理を説明する。図5は修正パタ―ン抽出部42
による具体的処理の手順を示したフロ―チャ―トであ
る。図5において、まず、修正パタ―ンの種類について
判別する。修正パタ―ンの種類がプレ―ン図形のパタ―
ンである場合は、パタ―ン修正部12からの入力情報や
記憶装置3の記憶情報をもとにパタ―ンの図形デ―タを
得る。そして、修正部分がア―クのあるコ―ナ―である
場合は、修正後におけるア―クの半径のデ―タを修正パ
タ―ン指示部12から得る。その後、記憶装置3からプ
レ―ン図形のパタ―ンとライン図形のパタ―ンの最小ク
リアランスのデ―タを得る。さらに、プレ―ン図形の配
線面のデ―タを得る。一方、修正パタ―ンがプレ―ン図
形のパタ―ン以外のものである場合は、修正パタ―ンの
図形デ―タを得て、修正パタ―ンが複数あるときは、こ
れらのパタ―ンにつけたAPT番号の中で最大のパタ―
ン幅になったAPT番号を得る。その後、ラインのパタ
―ンどうしの最小クリアランスのデ―タを記憶装置3か
ら得る。次に、配線面のデ―タを得る。配線面が複数で
ある場合は、最初に配線作業をしている配線面のデ―タ
を得る。このようにしてパタ―ン・ネット設定部41と
修正パタ―ン抽出部42によって配線作業に必要な処理
が行なわれる。
Next, a modified pattern extraction unit 42 shown in FIG.
Will be described. FIG. 5 shows a modified pattern extraction unit 42.
Is a flowchart showing a specific processing procedure according to the present invention. In FIG. 5, first, the type of the correction pattern is determined. Correction pattern type is a plain figure pattern
If it is a pattern, pattern data of the pattern is obtained based on the input information from the pattern correction unit 12 and the information stored in the storage device 3. If the corrected portion is a corner with an arc, data of the radius of the arc after the correction is obtained from the correction pattern instructing section 12. Thereafter, data of the minimum clearance between the pattern of the plane figure and the pattern of the line figure is obtained from the storage device 3. Further, data on the wiring surface of the plane figure is obtained. On the other hand, if the modified pattern is other than the pattern of the plane figure, the figure data of the modified pattern is obtained, and if there are a plurality of modified patterns, these patterns are obtained. The largest pattern among the APT numbers
Get the APT number that has become wider. Thereafter, data of the minimum clearance between the patterns of the line is obtained from the storage device 3. Next, data on the wiring surface is obtained. If there are a plurality of wiring surfaces, first obtain data on the wiring surface on which the wiring work is being performed. In this way, the pattern net setting unit 41 and the correction pattern extraction unit 42 perform the processing necessary for the wiring work.

【0013】次に、図1のシステムによる処理を配線パ
タ―ンの例を挙げて説明する。図6は作成される配線パ
タ―ンの例を示した図である。図6(a)で、Aを始
点、Bを終点とし、カ―ソルCの位置をコ―ナ―として
配線パタ―ンを形成することを指示する。このとき、A
点とB点からカ―ソルCに対してラバ―バンドB1,B
2が発生する。カ―ソルCにはA点側の配線パタ―ンの
パタ―ン幅を直径とするパタ―ン幅表示円と、最小クリ
アランス分だけ半径が大きいクリアランス表示円が表示
される。クリアランス表示円はB点とカ―ソル位置の間
では隣のパタ―ンに接するため、この間にパタ―ンを引
くとDRCでエラ―が発生してしまう。従って、図6
(b)に示すようにパタ―ンはA点とカ―ソル位置の間
だけしか引かない。
Next, the processing by the system shown in FIG. 1 will be described with reference to an example of a wiring pattern. FIG. 6 is a diagram showing an example of a wiring pattern to be created. In FIG. 6A, an instruction is given to form a wiring pattern with A as the starting point, B as the end point, and the position of the cursor C as a corner. At this time, A
Rubber bands B1, B from point B to cursor C from point B
2 occurs. On the cursor C, a pattern width display circle having a diameter equal to the pattern width of the wiring pattern on the point A side and a clearance display circle having a larger radius by the minimum clearance are displayed. Since the clearance display circle touches an adjacent pattern between the point B and the cursor position, if the pattern is pulled during this time, an error occurs in the DRC. Therefore, FIG.
As shown in (b), the pattern is drawn only between point A and the cursor position.

【0014】図7は修正されるパタ―ンの例を示した図
である。図7(a)で、ヴィア付きコ―ナ―Dをカ―ソ
ルCの位置へ移動することを指示する。このとき、コ―
ナ―E,Fとカ―ソルCの間にラバ―バンドB1,B2
が発生する。ヴィアD,ヴィアDに接続された2つのパ
タ―ンの中で最も大きいパタ―ン幅となっているヴィア
Dの外径を直径とする円をパタ―ン幅表示円とし、この
円を最小クリアランス分だけ半径を大きくした円をクリ
アランス表示円をとし、これらの円を表示する。このと
き外側にあるクリアランス表示円が他のパタ―ンに触れ
なければコ―ナ―を移動によって修正パタ―ンがDRC
でエラ―を起こさないため、図7(b)に示すようにパ
タ―ンを修正できる。
FIG. 7 is a diagram showing an example of a pattern to be corrected. In FIG. 7A, it is instructed to move the corner D with via to the position of the cursor C. At this time,
Rubber bands B1 and B2 between nails E and F and cursor C
Occurs. Via D, a circle having a diameter equal to the outer diameter of via D having the largest pattern width among the two patterns connected to via D is defined as a pattern width display circle, and this circle is defined as a minimum. A circle whose radius is increased by the clearance is set as a clearance display circle, and these circles are displayed. At this time, if the clearance display circle on the outside does not touch another pattern, the corner is moved to correct the DRC pattern.
Since no error occurs, the pattern can be modified as shown in FIG.

【0015】図8はコ―ナ―が移動されるプレ―ン図形
の例を示した図である。図8(a)に示すように、プレ
―ン図形のパタ―ンのコ―ナ―Gの移動先をカ―ソルC
で指示する。このとき、新しいコ―ナ―に対してコ―ナ
―H,Iからラバ―バンドB1,B2が発生する。ま
た、カ―ソルCにはコ―ナ―Gに付いたア―クの半径と
等しい半径になった円が表示される。このようにカ―ソ
ルで指示することにより、図8(b)に示すようにカ―
ソルに表示した円に沿ったコ―ナ―が作成される。
FIG. 8 is a diagram showing an example of a plane figure in which a corner is moved. As shown in FIG. 8A, the movement destination of the corner G of the pattern of the plane figure is indicated by the cursor C.
Instruct. At this time, rubber bands B1 and B2 are generated from corners H and I for a new corner. Further, a circle having a radius equal to the radius of the arc attached to the corner G is displayed on the cursor C. By giving an instruction with the cursor in this way, the cursor becomes as shown in FIG.
A corner is created along the circle displayed on the sol.

【0016】図9はア―クが付いたコ―ナ―が挿入され
るプレ―ン図形の例を示した図である。図9(a)に示
すように、カ―ソルCで挿入するコ―ナ―の位置を指示
する。このとき、指示したコ―ナ―に対して、ラインの
両端からラバ―バンドB1,B2が発生する。また、カ
―ソルには挿入するコ―ナ―につけるア―クの半径と等
しい半径になった円が表示される。このようにして挿入
位置を指示すると、図9(b)に示すように、表示した
円に沿ってア―クがつけられたコ―ナ―が作成される。
FIG. 9 is a diagram showing an example of a plane figure into which a corner with an arc is inserted. As shown in FIG. 9A, the position of the corner to be inserted is designated by the cursor C. At this time, rubber bands B1 and B2 are generated from both ends of the line for the designated corner. Also, a circle having a radius equal to the radius of the arc attached to the corner to be inserted is displayed on the cursor. When the insertion position is designated in this manner, as shown in FIG. 9 (b), a corner with an arc along the displayed circle is created.

【0017】図10は配線パタ―ンを作成している最中
に、パタ―ン幅や配線面の変更が指示されたときに、リ
アルタイムで円の表示を変更する処理手順を示したフロ
―チャ―トである。図10において、まず、入力操作の
種類を判別する。入力操作がAPT番号の変更である場
合は、変更されたAPT番号を配線パラメ―タに設定
し、このAPT番号に基づいてクリアランス表示円の半
径を設定し、カ―ソルに2つの円を再表示する。入力操
作がヴィアの作成によって配線面を変更する操作である
場合は、ヴィアを作成した後に配線面デ―タの設定を逆
にする。入力操作がパタ―ンの作成である場合は、パタ
―ンの作成が終了したかどうかをチェックし、終了して
いない場合は、入力操作の種類の判別を繰り返す。
FIG. 10 is a flow chart showing a processing procedure for changing the display of a circle in real time when a change in the pattern width or the wiring surface is instructed while a wiring pattern is being created. It is a chart. In FIG. 10, first, the type of the input operation is determined. If the input operation is to change the APT number, set the changed APT number in the wiring parameter, set the radius of the clearance display circle based on this APT number, and re-insert the two circles on the cursor. indicate. If the input operation is to change the wiring surface by creating a via, the setting of the wiring surface data is reversed after the via is created. If the input operation is the creation of a pattern, it is checked whether or not the creation of the pattern has been completed. If not, the determination of the type of the input operation is repeated.

【0018】図11は図10のフロ―チャ―トに従って
行なう処理の具体例を示した図である。まず、図11
(a)に示すように、配線作業を行なう面は、現在は裏
面であるため、カ―ソルCには破線の円が表示されてい
る。次に、図11(b)に示すように、作業面を表面に
切り替えると、円の表示が実線に変わる。その後、図1
1(c)に示すように、パタ―ン幅表示円の直径をパタ
―ン幅とするラインのパタ―ンを作成する。ここで、図
11(d)に示すようにヴィアVを発生させると作業面
が自動的に表面から裏面へと変わる。次に、図11
(e)に示すように、パタ―ン幅の変更を指示する。こ
れによって、変更したパタ―ン幅に合せて円の表示がリ
アルタイムに変更される。そして、図11(f)に示す
ように、変更した円の直径に合せた幅のパタ―ンが作成
される。このパタ―ンは裏面に形成される。このように
して、カ―ソルにパタ―ン幅と最小クリアランスを示し
た円を表示しながら配線作業を行なう。
FIG. 11 is a diagram showing a specific example of the processing performed according to the flowchart of FIG. First, FIG.
As shown in (a), since the surface on which the wiring work is performed is the rear surface at present, the broken line circle is displayed on the cursor C. Next, as shown in FIG. 11B, when the work surface is switched to the front surface, the display of the circle changes to a solid line. Then, FIG.
As shown in FIG. 1C, a pattern of a line having a pattern width corresponding to the diameter of the pattern width display circle is created. Here, when the via V is generated as shown in FIG. 11D, the work surface automatically changes from the front surface to the back surface. Next, FIG.
As shown in (e), an instruction to change the pattern width is issued. Thereby, the display of the circle is changed in real time according to the changed pattern width. Then, as shown in FIG. 11F, a pattern having a width corresponding to the diameter of the changed circle is created. This pattern is formed on the back surface. In this way, the wiring operation is performed while displaying the circle showing the pattern width and the minimum clearance on the cursor.

【0019】[0019]

【発明の効果】以上説明したように、本発明の請求項1
によれば、次のような効果がある。作成パタ―ンのデ
―タがセットされると、カ―ソル上にパタ―ン幅を示す
円と最小クリアランスを示す円が表示される。これによ
って、パタ―ンを引かなくても、新たに引こうとするパ
タ―ンの幅について予め見当を付けることができる。
ち、パタ―ンの形成前や修正前の段階で、新たに引こう
とするパタ―ンが線分,円弧,面図形等の幅広パタ―ン
である場合に、幅広パタ―ンを実際に引く前にパタ―ン
の実際のサイズの見当が付く。また、形成したり修正し
たパタ―ンがDRCでエラ―になったときに、パタ―ン
幅をどれくらいまで狭めればDRCをクリアできるかが
直ぐに分かる。逆に、印加電流との関係で、出来るだけ
幅の広パタ―ンを得たい場合にも、最大幅広パタ―ンが
目視により直ちに見当を付ける事ができる。また、新た
に引こうとしているパタ―ンがDRCでエラ―を生じる
か否かのチェックもできる。配線作業の最中にパタ―
ン幅や配線面が変更されても、円の表示状態が変わるた
め、リアルタイムにパタ―ン幅と最小クリアランスと配
線面を把握できる。本発明の請求項2によれば、次のよ
うな効果がある。配線作業を行なっている面が基板の表
面であるときと裏面であるときに応じて、カ―ソル上に
ある円の表示を実線表示と破線表示に切り替えるため、
現在配線作業を行なっている面を容易に把握できる。
発明の請求項3によれば、次のような効果がある。プレ
―ン図形パタ―ンのア―クが付いたコ―ナ―を修正する
場合、コ―ナ―に付けようとするア―クの半径と等しい
半径になった円がカ―ソル上に表示されるため、修正後
におけるプレ―ン図形の形状を予め把握できる。
As described above, according to the first aspect of the present invention,
According to the above, the following effects are obtained. When the data of the created pattern is set, a circle indicating the pattern width and a circle indicating the minimum clearance are displayed on the cursor. Thus, it is possible to preliminarily estimate the width of the pattern to be newly drawn without drawing the pattern. Immediately
In the stage before pattern formation or correction,
The pattern is a wide pattern such as a line segment, arc, surface figure, etc.
The pattern before actually drawing the wide pattern.
Have an idea of the actual size of the. It can also be formed or modified
When the pattern that has become error in DRC,
How narrow can you clear the DRC?
I know immediately. Conversely, as much as possible in relation to the applied current
Even if you want to get a wide pattern, the maximum wide pattern
You can immediately get a visual indication. In addition, it is possible to check whether the pattern to be newly drawn causes an error in the DRC. Pattern during wiring work
Even if the pattern width or wiring surface is changed, the display state of the circle changes, so that the pattern width, minimum clearance and wiring surface can be grasped in real time. According to claim 2 of the present invention,
It has an effect. In order to switch the display of the circle on the cursor between the solid line display and the broken line display, depending on whether the surface on which the wiring work is being performed is the front surface or the back surface of the board,
It is easy to grasp the surface where the wiring work is currently performed. Book
According to the third aspect of the invention, the following effects can be obtained. When modifying a corner with a plane figure pattern arc, a circle with a radius equal to the radius of the arc to be attached to the corner is displayed on the cursor. Since it is displayed, the shape of the plane figure after correction can be grasped in advance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】図1のシステムが表示するカ―ソルと円を示し
た図である。
FIG. 2 is a diagram showing a cursor and a circle displayed by the system of FIG. 1;

【図3】図1のシステムの動作説明図である。FIG. 3 is an operation explanatory diagram of the system of FIG. 1;

【図4】図1のシステムの動作説明図である。FIG. 4 is a diagram illustrating the operation of the system of FIG. 1;

【図5】図1のシステムの動作説明図である。FIG. 5 is an operation explanatory diagram of the system of FIG. 1;

【図6】図1のシステムの動作説明図である。FIG. 6 is an operation explanatory diagram of the system of FIG. 1;

【図7】図1のシステムの動作説明図である。FIG. 7 is an operation explanatory diagram of the system of FIG. 1;

【図8】図1のシステムの動作説明図である。FIG. 8 is an operation explanatory diagram of the system of FIG. 1;

【図9】図1のシステムの動作説明図である。FIG. 9 is an operation explanatory diagram of the system of FIG. 1;

【図10】図1のシステムの動作説明図である。FIG. 10 is an operation explanatory diagram of the system of FIG. 1;

【図11】図1のシステムの動作説明図である。11 is an operation explanatory diagram of the system of FIG. 1;

【図12】従来の基板CADシステムによる配線作業を
示した図である。
FIG. 12 is a diagram showing a wiring operation by a conventional board CAD system.

【図13】従来の基板CADシステムによる配線作業を
示した図である。
FIG. 13 is a diagram showing a wiring operation by a conventional board CAD system.

【符号の説明】[Explanation of symbols]

1 入力装置 11 パタ―ン作成部 12 パタ―ン修正部 2 出力装置 21 表示部 3 記憶装置 4 コンピュ―タ 41 パタ―ン・ネット設定部 42 修正パタ―ン抽出部 43 カ―ソル表示制御部 431 配線面設定部 432 APT番号設定部 433 クリアランス設定部 44 DRC部 REFERENCE SIGNS LIST 1 input device 11 pattern creation unit 12 pattern correction unit 2 output device 21 display unit 3 storage device 4 computer 41 pattern / net setting unit 42 correction pattern extraction unit 43 cursor display control unit 431 Wiring surface setting unit 432 APT number setting unit 433 Clearance setting unit 44 DRC unit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 プリント基板の設計を支援する基板CA
Dシステムにおいて、 作成するパタ―ンのパタ―ン幅のデ―タが格納されたパ
タ―ン幅設定部と、 パタ―ン間に必要な最小クリアランスのデ―タが格納さ
れたクリアランス設定部と、 設計するプリント基板を表示した画面上で、作成パタ―
ンを引く位置を指示するカ―ソルと、 中心が前記カ―ソルの中心に位置する2つの同心円を表
示し、内側円は前記パタ―ン幅設定部に設定されたパタ
―ン幅を直径とする円にし、外側円は前記内側円の半径
を前記クリアランス設定部に設定された最小クリアラン
スの値だけ大きくした円にする同心円表示手段と、 −を具備したことを特徴とする基板CADシステム。
1. A board CA for supporting printed circuit board design
In the D system, a pattern width setting section that stores the data of the pattern width of the pattern to be created, and a clearance setting section that stores the data of the minimum clearance required between the patterns. On the screen that displays the printed circuit board to be designed,
A cursor indicating the position to draw the pattern and two concentric circles whose center is located at the center of the cursor are displayed, and the inner circle indicates the pattern width set in the pattern width setting section. And a concentric circle display means for making the outer circle a circle obtained by increasing the radius of the inner circle by the value of the minimum clearance set in the clearance setting section.
【請求項2】 配線作業を行なう基板面が表面であるか
裏面であるかを指示するデ―タが格納された配線面設定
部と、 この配線面設定部に格納されたデ―タに応じて前記2つ
の同心円の表示を実線 表示または破線表示にする作業面表示手段と、を具備し
たことを特徴とする請求項1記載の基板CADシステ
ム。
2. A wiring surface setting section in which data indicating whether a substrate surface on which a wiring operation is performed is a front surface or a back surface is stored, and the data is stored in the wiring surface setting portion. 2. The substrate CAD system according to claim 1, further comprising: a work surface display unit for displaying the two concentric circles in a solid line display or a broken line display.
【請求項3】 パタ―ンのコ―ナ―に付けるア―クの
半径のデ―タが格納されたア―ク設定部と、 ア―クを付ける処理を行なうときは、前記2つの同心円
の表示の代わりに、中心がカ―ソル中心に位置し半径が
前記ア―ク設定部に格納された半径になった円を表示す
るア―ク円表示手段と、 を具備したことを特徴とする請求項1記載の基板CAD
システム。
3. An arc setting section in which data of the radius of an arc to be attached to a corner of a pattern is stored. When performing the process of attaching an arc, the two concentric circles are used. Arc circle display means for displaying a circle whose center is located at the cursor center and whose radius is the radius stored in the arc setting section, instead of the display of The substrate CAD according to claim 1,
system.
JP07955791A 1991-04-12 1991-04-12 Substrate CAD system Expired - Fee Related JP3190058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07955791A JP3190058B2 (en) 1991-04-12 1991-04-12 Substrate CAD system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07955791A JP3190058B2 (en) 1991-04-12 1991-04-12 Substrate CAD system

Publications (2)

Publication Number Publication Date
JPH04314174A JPH04314174A (en) 1992-11-05
JP3190058B2 true JP3190058B2 (en) 2001-07-16

Family

ID=13693313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07955791A Expired - Fee Related JP3190058B2 (en) 1991-04-12 1991-04-12 Substrate CAD system

Country Status (1)

Country Link
JP (1) JP3190058B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309835B2 (en) * 2008-09-24 2013-10-09 富士通株式会社 Wiring information generation apparatus, method, and program

Also Published As

Publication number Publication date
JPH04314174A (en) 1992-11-05

Similar Documents

Publication Publication Date Title
JPH01131963A (en) Automatic generating system for configuration connecting constitution
JP3190058B2 (en) Substrate CAD system
JP2792921B2 (en) Graphic display method in graphic processing device
JP3108605B2 (en) How to display shape attributes
JP2827271B2 (en) Printed board CAD device
JP2785751B2 (en) Part number alignment method
JPH0785132A (en) Graphic processor
JP3246361B2 (en) Display device
JPH1040271A (en) Change work drawing generation/output device for printed wiring board and generation/output method for change work drawing when wiring pattern is cut
JPH04119471A (en) Wiring pattern decision device
JPH05128209A (en) Placement correction system
JP4366834B2 (en) Pattern design support device and wiring board pattern design method
JP2860023B2 (en) Diagonal ruled line display switching method
JPH02217967A (en) Parts arrangement system for printed wiring board design system
JP3169237B2 (en) How to display parallel lines
JPH05266137A (en) Arrangement design assisting device
JPH0375876A (en) Interactive wiring device
JPS638975A (en) Cad drawing display device
JPS613280A (en) Cad device
JPH0467230B2 (en)
JPH02103672A (en) Panning system
JPH04172566A (en) Shape changing method for wiring pattern
JPH03147080A (en) Graphic information processor
JPS63142467A (en) Plotting edition system
JPS62154175A (en) Picture processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees