JPH03172959A - Information processing system - Google Patents
Information processing systemInfo
- Publication number
- JPH03172959A JPH03172959A JP31297689A JP31297689A JPH03172959A JP H03172959 A JPH03172959 A JP H03172959A JP 31297689 A JP31297689 A JP 31297689A JP 31297689 A JP31297689 A JP 31297689A JP H03172959 A JPH03172959 A JP H03172959A
- Authority
- JP
- Japan
- Prior art keywords
- control
- information
- unit
- controlled
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 8
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムにおける複数の制御部間の情
報送受信に利用する。本発明はシリアルに被制御部と情
報の送受信を行う制御部間の同期に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for transmitting and receiving information between a plurality of control units in an information processing system. The present invention relates to synchronization between a control unit that serially transmits and receives information to and from a controlled unit.
本発明は複数の制御部がひとつの被制御部に接続され、
シリアルに情報の送受信を行う情報処理システムにおい
て、
被制御部の制御レジスタ相互間で制御部との接続情報の
送受を行えるようにすることにより、ハードウェアを増
加させることなく制御部相互間の同期をとるようにした
ものである。In the present invention, a plurality of control units are connected to one controlled unit,
In an information processing system that transmits and receives information serially, synchronization between control units can be achieved without increasing hardware by enabling connection information to be exchanged between the control registers of the controlled units and the control unit. It was designed to take the following.
第2図は従来例装置の構成を示すブロック図である。 FIG. 2 is a block diagram showing the configuration of a conventional device.
二つの制御部lおよび2から一つの被制御部3、(例え
ばメモリ装置)などの共通資源を共通に制御できる構成
になっている。この被ルす一部3には制御部1または2
とのインタフェースに、制御部の数に対応して制御レジ
スタ4.5が設けられている。制御部1からの命令は制
御レジスタ4に書き込まれ、被制御部はこの制御レジス
タ4の内容を読みとることによりその命令を受ける。ま
た、被制御部4から制御部1への情報は、この制御レジ
スタ4に書込み、制御部1がその内容を読みとることに
より伝達される。制御部2と制御レジスタ5との関係も
同様である。The configuration is such that two control units 1 and 2 can commonly control common resources such as one controlled unit 3 (for example, a memory device). This covering part 3 has a control unit 1 or 2.
Control registers 4.5 are provided in correspondence with the number of control units at the interface with the control unit. Commands from the control unit 1 are written into the control register 4, and the controlled unit receives the commands by reading the contents of the control register 4. Information from the controlled section 4 to the control section 1 is transmitted by writing in this control register 4 and having the control section 1 read the contents. The same holds true for the relationship between the control section 2 and the control register 5.
従来装置では、一つの被制御部3に対して二つの制御部
が同時に矛盾する命令を与えることがないように、制御
部1および同2に情報線6を設け、この情報線6を介し
て二つの制御部lおよび2が連絡され同期をとるように
なっていた。In the conventional device, an information line 6 is provided between the control units 1 and 2 to prevent two control units from simultaneously giving contradictory commands to one controlled unit 3, and information is transmitted via this information line 6. The two control units 1 and 2 were communicated and synchronized.
このような従来の制御部間の同期制御は、制御部間に同
期をとるために必要とされる情報線を設けなければなら
ず、そのためにハードウェアを増加させる問題があった
。Such conventional synchronization control between control units requires the provision of information lines required for synchronization between the control units, which has the problem of increasing hardware.
本発明はこのような問題を解決するもので、ハードウェ
アを増加させることなく制御部相互間で同期をとること
ができるシステムを提供することを目的とする。The present invention solves these problems, and aims to provide a system that can synchronize control units without increasing hardware.
本発明は、複数の制御部がひとつの被制御部に接続され
、前記被制御部には前記複数の制御部にそれぞれ対応す
る制御レジスタを備え、前記制御部と前記被制御部とが
この制御レジスタを介して個別に情報の送受信を行う情
報処理システムにおいて、前記制御レジスタ相互間に、
ひとつの制御部に対応する制御レジスタに他の制御部に
対応する制御レジスタの内容の少なくとも一部を与える
転送手段を備えたことを特徴とする。In the present invention, a plurality of control units are connected to one controlled unit, the controlled unit is provided with a control register corresponding to each of the plurality of control units, and the control unit and the controlled unit are connected to one controlled unit. In an information processing system that individually transmits and receives information via registers, between the control registers,
The present invention is characterized by comprising a transfer means for giving at least part of the contents of a control register corresponding to another control section to a control register corresponding to one control section.
前記転送手段は、ひとつの制御レジスタの内容変更が行
われている旨の情報を他の制御レジスタに与える手段を
含み、前記制御部は、その制御部に対応する制御レジス
タに前記情報が与えられているときにはビジー状態とし
て新たなアクセスを待つように制御する手段を含むこと
ができ、被制御部が複数の制御部により使用される共通
資源であることができる。The transfer means includes means for giving information to the other control registers that the contents of one control register are being changed, and the control unit is configured to provide the information to the control register corresponding to the control unit. The controlled unit may be a common resource used by a plurality of control units.
被制御部が制御レジスタ間に設けられた転送手段を介し
て、ひとつの制御部の命令を他の制御部に伝達できるか
ら、制御部相互間で制御に矛盾を起こさないようにする
ことができる。また、対応する制御部と情報の送受信を
行っているときには、他の制御部に対し接続信号を送信
し、情報の送受信が終了したときには終了信号を送信す
ることもできる。Since the controlled unit can transmit the command of one control unit to another control unit via the transfer means provided between the control registers, it is possible to prevent conflicts in control between the control units. . Further, when transmitting and receiving information with a corresponding control section, a connection signal can be transmitted to another control section, and when the transmission and reception of information is completed, a termination signal can be transmitted.
これにより、複数の制御部相互間でハードウェアを増加
させることなく同期をとることができる。This allows synchronization between multiple control units without increasing hardware.
次に、本発明実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
第1図は本発明実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
本発明実施例は、複数の制御部1および2がひとつの被
制御部3に接続され、被制御部3には複数の制御部lお
よび2にそれぞれ対応する制御レジスタ4および5を備
え、制御部lおよび2と被制御部3とがこの制御レジス
タ4および5を介して個別に情報の送受信を行うように
構成され、制御レジスタ4および5相互間に、ひとつの
制御部1または2に対応する制御レジスタ4または5に
他の制御部2または1に対応する制御レジスタ5または
4の内容の少なくとも一部を与える転送手段7を備える
。In the embodiment of the present invention, a plurality of control sections 1 and 2 are connected to one controlled section 3, and the controlled section 3 is provided with control registers 4 and 5 corresponding to the plurality of control sections 1 and 2, respectively. The units 1 and 2 and the controlled unit 3 are configured to individually transmit and receive information via the control registers 4 and 5, and the control registers 4 and 5 correspond to one control unit 1 or 2. A transfer means 7 is provided for giving at least a part of the contents of the control register 5 or 4 corresponding to the other control section 2 or 1 to the control register 4 or 5 corresponding to the other control section 2 or 1.
転送手段7は、ひとつの制御レジスタ4または5の内容
変更が行われている旨の情報を他の制御レジスタ5また
は4に与える手段を含み、制御部1または2は、その制
御部1または2に対応する制御レジスタ4または5に情
報が与えられているときにはビジー状態として新たなア
クセス4待つように制御する手段を含み、被制御部3は
複数の制御部lおよび2により使用される共通資源であ
ることができる。The transfer means 7 includes means for giving information that the contents of one control register 4 or 5 are being changed to the other control register 5 or 4, and the control unit 1 or 2 The controlled unit 3 includes a common resource used by the plurality of control units 1 and 2. can be.
次に、このように構成された本発明実施例の動作につい
て説明する。Next, the operation of the embodiment of the present invention configured as described above will be explained.
いま被制御部3が共通メモリ装置であるとすると、制御
部1からのアクセスおよび命令は、制御レジスタ4に順
次データを書込むことにより行われる。被制御部3はこ
の制御レジスタ4の内容を順次読取り、その命令を受信
する。Assuming that the controlled unit 3 is a common memory device, accesses and commands from the control unit 1 are performed by sequentially writing data to the control register 4. The controlled unit 3 sequentially reads the contents of the control register 4 and receives the command.
このとき、制御部lに対応して備えられた制御レジスタ
4が転送手段7を介して制御部2に対応して備えられた
制御レジスタ5に制御部lとの間で送受信を行っている
旨の情報を伝達する。At this time, the control register 4 provided corresponding to the control section 1 sends and receives information to and from the control section 1 via the transfer means 7 to the control register 5 provided corresponding to the control section 2. Communicate information.
制御部2はその制御レジスタ5の情報を読取ると、被制
御部3がビジー状態にあることがわかる。When the control section 2 reads the information in the control register 5, it finds that the controlled section 3 is in a busy state.
制御部2はこの情報により被制御部3に対する新たな送
受信を行わずに待機する。Based on this information, the control section 2 waits without performing any new transmission/reception to/from the controlled section 3.
制御部1と被制御部3との情報の送受信が終了すると、
制御レジスタ4は転送手段7を介して制御レジスタ5に
対して終了を通知する信号を送信する。制御レジスタ5
はその信号を受(す、制御部2に対し制御部lと被制御
部3との情報の送受信が終了したことを知る。制御部2
はこれにより被制御部3との情報の送受信を開始するこ
とができる。When the transmission and reception of information between the control unit 1 and the controlled unit 3 is completed,
The control register 4 transmits a signal notifying the end to the control register 5 via the transfer means 7. control register 5
receives the signal and informs the control unit 2 that the transmission and reception of information between the control unit l and the controlled unit 3 has been completed.The control unit 2
As a result, it is possible to start transmitting and receiving information to and from the controlled unit 3.
このようにして制御部1および2との間で被制御部3に
対し、シリアルに情報の送受信を行うための同期をとる
ことができる。In this way, synchronization can be established between the control units 1 and 2 to serially transmit and receive information to and from the controlled unit 3.
なお、本実施例では二つの制御部が被制御部に接続され
た例を説明したが、制御部の数は限定されるものではな
い。In this embodiment, an example in which two control units are connected to a controlled unit has been described, but the number of control units is not limited.
以上説明したように本発明によれば、被制御部の制御レ
ジスタ相互間で制御部との接続情報の送受を行い制御部
相互間の同期をとることにより、ハードウェアを増加さ
せないようにすることができる効果がある。As explained above, according to the present invention, by transmitting and receiving connection information with the control unit between the control registers of the controlled units and synchronizing the control units, it is possible to avoid increasing the hardware. There is an effect that can be done.
第1図は本発明実施例の構成を示すブロック図。
第2図は従来例の構成を示すブロック図。
1.2・・・制御部、3・・・被制御部、4.5・・・
制御レジスタ、6・・・情報線、7・・・転送手段。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a block diagram showing the configuration of a conventional example. 1.2... Control section, 3... Controlled section, 4.5...
Control register, 6...information line, 7...transfer means.
Claims (1)
被制御部には前記複数の制御部にそれぞれ対応する制御
レジスタを備え、前記制御部と前記被制御部とがこの制
御レジスタを介して個別に情報の送受信を行う情報処理
システムにおいて、前記制御レジスタ相互間に、 ひとつの制御部に対応する制御レジスタに他の制御部に
対応する制御レジスタの内容の少なくとも一部を与える
転送手段を備えた ことを特徴とする情報処理システム。 2、前記転送手段は、ひとつの制御レジスタの内容変更
が行われている旨の情報を他の制御レジスタに与える手
段を含み、 前記制御部は、その制御部に対応する制御レジスタに前
記情報が与えられているときにはビジー状態として新た
なアクセスを待つように制御する手段を含む請求項1記
載の情報処理システム。 3、被制御部が複数の制御部により使用される共通資源
である請求項1または2記載の情報処理システム。[Claims] 1. A plurality of control units are connected to one controlled unit, and the controlled unit is provided with a control register corresponding to each of the plurality of control units, and the control unit and the controlled unit are connected to each other. In an information processing system in which information is transmitted and received individually via these control registers, at least the content of the control register corresponding to one control unit is transferred between the control registers to the control register corresponding to the other control unit. An information processing system characterized by comprising a transfer means for providing a portion of the information. 2. The transfer means includes means for giving information to the other control registers that the contents of one control register are being changed, and the control section transfers the information to the control register corresponding to the control section. 2. The information processing system according to claim 1, further comprising means for controlling the system to enter a busy state and wait for new access when a new access is granted. 3. The information processing system according to claim 1 or 2, wherein the controlled unit is a common resource used by a plurality of control units.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31297689A JPH03172959A (en) | 1989-12-01 | 1989-12-01 | Information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31297689A JPH03172959A (en) | 1989-12-01 | 1989-12-01 | Information processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03172959A true JPH03172959A (en) | 1991-07-26 |
Family
ID=18035747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31297689A Pending JPH03172959A (en) | 1989-12-01 | 1989-12-01 | Information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03172959A (en) |
-
1989
- 1989-12-01 JP JP31297689A patent/JPH03172959A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4562533A (en) | Data communications system to system adapter | |
JPH0554144B2 (en) | ||
JPS63255759A (en) | Control system | |
EP0097028A2 (en) | Multiple-microcomputer communications system | |
JPS63280365A (en) | Control system for direct memory access order contention | |
JPH03172959A (en) | Information processing system | |
JP3178474B2 (en) | Communication control device | |
EP0269370B1 (en) | Memory access controller | |
JPS58158732A (en) | Communication system between processors | |
JPS6049350B2 (en) | Data bus control method | |
SU1221656A1 (en) | Multichannel device for controlling information exchange among computers | |
JPH02270432A (en) | D-channel protocol multiplex processing system for isdn | |
JP2576236B2 (en) | Communication method of programmable controller | |
JP2705955B2 (en) | Parallel information processing device | |
JP4017050B2 (en) | Data transfer system | |
JPH0236016B2 (en) | ||
JPS6378257A (en) | Input-output controller | |
KR19980083753A (en) | Master-Slave Multiplexing Protocol | |
JPS63133252A (en) | Bus control system | |
JPS6337418B2 (en) | ||
JPH0391339A (en) | Communication controller | |
JPH0439701B2 (en) | ||
JPH0754504B2 (en) | Bidirectional bus data transfer control method | |
JPH0253816B2 (en) | ||
JPH02199574A (en) | Multiprocessor system |