JPH03167843A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03167843A
JPH03167843A JP1308601A JP30860189A JPH03167843A JP H03167843 A JPH03167843 A JP H03167843A JP 1308601 A JP1308601 A JP 1308601A JP 30860189 A JP30860189 A JP 30860189A JP H03167843 A JPH03167843 A JP H03167843A
Authority
JP
Japan
Prior art keywords
external lead
semiconductor element
lid
lead terminal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1308601A
Other languages
English (en)
Other versions
JP2691306B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1308601A priority Critical patent/JP2691306B2/ja
Priority to US07/574,472 priority patent/US5168126A/en
Publication of JPH03167843A publication Critical patent/JPH03167843A/ja
Application granted granted Critical
Publication of JP2691306B2 publication Critical patent/JP2691306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パソケ
ージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパソケージ、特G;
ガラスの溶着によって封止するガラス封止型半導体素子
収納用パッケージは、絶縁基体と蓋体とから成り、内部
に半導体素子を収容する空所を有する絶縁容器と、該容
器内に収容される半導体素子を外部電気回路に電気的に
接続するための外部リード端子とから構威されており、
絶縁基体及び蓋体の相対向する主面に予め封止用のガラ
ス部材を被着形成すると共に、絶縁基体主面に外部リー
ド端子を固定し、半導体素子の各電極と外部リード端子
とをワイヤボンド接続した後、絶縁基体及び蓋体のそれ
ぞに被着させた封止用のガラス部材を溶融一体化させる
ことによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコバール(29 
WtχNi−16 WtχCo−55 WtXFe合金
)や42A11oy(42 WtχNi−58 Wtχ
Fe合金)の導電性材料から戒っており、該コバールや
42A11oy等は導電率が低いことから以下に述べる
欠点を有する。
即ち、 ■コバールや42Al1oyはその導電率が3.0〜3
.5χ(IACS)と低い。そのためこのコバールや4
2A l loy等から成る外部リード端子に信号を伝
搬させた場合、信号の伝搬速度が極めて遅いものとなり
、高速駆動を行う半導体素子はその収容が不可となって
しまう、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記のに
記載のコバールや42Alloyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的は
外部リード端子における信号の減衰を極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パッケ
ージを提供することにある。
また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用パンケージを提供
することにある。
(課題を解決するこめの手段) 本発明は絶縁基体と蓋体とから成り、内部に半導体素子
を収容するための空所を有する絶縁容器と、該容器内に
収容される半導体素子を外部電気回路に接続するための
外部リード端子とから成る半導体素子収納用バソケージ
において、前記絶縁基体及び蓋体を酸化アルミニウム質
焼結体で、外部リード端子をインバー合金から成る板状
体の上下面に、該板状体の厚みに対しl5乃至40%の
厚みの銅板を接合させた金属体で形成したことを特徴と
するものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケー
ジの一実施例を示し、lは絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とにより絶縁容器3が構或され
る。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導体
素子を収容する空所を形或するための凹部が設けてあり
、絶縁基体1の凹部底面には半導体素子4が樹脂、ガラ
ス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体l及び蓋体2は酸化アルミニウム質焼結体
から戒り、第1図に示すような絶縁基体1及び蓋体2に
対応した形状を有するプレス型内に、酸化アルミニウム
( Alz(h ) 、シリカ(Si(h)、マグネシ
ア( MgO )等の原料粉末を充填させるとともに一
定圧力を印加して或形し、しかる後、或?品を約150
0℃の温度で焼成することによって製作される。
尚、前記絶縁基体1及び蓋体2を形戒する酸化アルミニ
ウム質焼結体はその熱膨張係数が65〜75XIO−’
/ ’Cであり、後述する封止用ガラス部材の熱膨張係
数との関係において絶縁基体l及び蓋体2と封止用ガラ
ス部材間に大きな熱膨張の差が生しることはない。
また前記絶縁基体1及び蓋体2にはその相対向する主面
に封止用のガラス部材6が予め被着形戊されており、該
絶縁基体1及び蓋体2の各々に被着されている封止用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、例えばホウケイ酸鉛系ガラス
にフィラーを添加したものから戊り、原料粉末としての
酸化鉛( PbO )70.0〜90.0Wtχ、酸化
ホウ素(B20■)12.0〜13.0れχ、シリカ(
SiOz)0.5〜3.O Wtχ及びアルミナ(Al
20:l)0.0〜3.O WtX ニ7 4ラーとし
てチタン酸鉛(PbTiOs)β−ユークリプタイト(
LizAhSizOs) 、コージライトCMgz^1
4SisO+s)、ジルコン(ZrSiO4)、酸化ス
ズ(SnOz)、ウイレマイト(Zn4SiOn)等を
20〜40vOlχ添加混合すると共に、該混合粉末を
950〜1100℃の温度で加熱溶融させることによっ
て製作される。このホウケイ酸鉛系のガラスはその熱膨
張係数が50〜70xlO−’/ ”cである。
前記封止用ガラス部材6はその熱膨張係数が50〜70
xlO−’/ ”cであり、絶縁基体1及び蓋体2の各
々の熱膨張係数と近似することから絶縁基体l及び蓋体
2の各々に被着されている封止用ガラス部材6を加熱溶
融させ一体化させることにより絶縁容器3内の半導体素
子4を気密に封止する際、絶縁基体1及び蓋体2と封止
用ガラス部材6との間には両者の熱膨張係数の相違に起
因する熱応力が発生することは殆どなく、絶縁基体1と
蓋体2とを封止用ガラス部材6を介し強固に接合するこ
とが可能となる。
尚、前記封止用ガラス部材6はフィラーを添加したホウ
ケイ酸鉛系ガラスの粉末に適当な有機溶剤、溶媒を添加
して得たガラスペーストを従来周知の厚膜手法を採用す
ることによって絶縁基体1及び蓋体2の相対向する主面
に被着形成される。
また前記封止用ガラス部材6はフィラーを添加したホウ
ケイ酸鉛系のガラスに限定されるものではなく、熱膨張
係数が50〜70xlO−’/ ”cの範囲のガラスで
あればいかなるものでも使用することができる。
前記絶縁基体1と蓋体2との間には導電性材料から成る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がワイヤ7を介し電気的に接続
され、外部リード端子5を外部電気回路に接続すること
によって半導体素子4が外部電気回路に接続されること
となる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体lと
蓋体2との間に取着される.前記外部リード端子5はイ
ンバー合金から成る板状体の上下面に、該板状体の厚み
に対しl5乃至40%の厚みの銅板を接合させた金属体
から戒り、その導電率は約402(IACS) 、熱膨
張係数は約65×10−’/ ”Cである。
尚、前記外部リード端子5はインバー合金(36.5 
WtχNi−63.5 WtχFe合金)から成る板状
体の上下面に銅(Cu)を圧接し、しかる後、これを圧
延することによって形成される。
また前記外部リード端子5は板状体と銅板の厚みが上述
の範囲を外れると外部リード端子5の導電率が所望する
大きな値とならず、また熱膨張係数が絶縁基体及び蓋体
の熱膨張係数に合わなくなる。そのため外部リード端子
5はインバー合金から成る板状体の上下面に、該板状体
の厚みに対し15乃至40%の厚みの銅板を接合させた
金属体で形成したものに限定される。
前記外部リード端子5はその導電率が約40χ(IAC
S)であり、電気を流し易いことから外部リード端子5
の信号伝搬速度を極めて速いものとなすことができ、絶
縁容器3内に収容した半導体素子4を高速駆動させたと
しても半導体素子4と外部電気回路との間における信号
の出し入れは常に安定、且つ確実となすことができる。
また外部リード端子5の導電率が高いことから外部リー
ド端子5の線幅が細くなったとしても外部リード端子5
の電気抵抗を低く抑えることができ、その結果、外部リ
ード端子5における信号の減衰を極小として内部に収容
する半導体素子4に外部電気回路から供給される電気信
号を正確に入力することができる。
更に前記外部リード端子5はその熱膨張係数が約65X
10〜7/℃であり、封止用ガラス部材6の熱膨張係数
と近似することから外部リード端子5を絶縁基体1と蓋
体2の間に封止用ガラス部材6を用いて固定する際、外
部リード端子5と封止用ガラス部材6との間には両者の
熱膨張係数の相違に起因する熱応力が発生することはな
く、外部り一ト端子5を封止用ガラス部材6で強固に固
定することも可能となる。
かくして、この半導体素子収納・用パッケージによれば
絶縁基体工の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体lと蓋体2とを該絶縁基体1及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パフケージによれば、半導体
素子を収容するための絶縁容器を構成する絶縁基体及び
蓋体を酸化アルミニウム質焼結体で、外部リード端子を
インバー合金から成る板状体の上下面に、該板状体の厚
みに対し15乃至40%の厚みの銅板を接合させた導電
率が約402(IACS) 、熱膨張係数が約65xl
O−’/ ℃の金属体で形成したことから外部リード端
子の信号伝搬速度を極めて速いものとなすことができ、
絶縁容器内に収容した半導体素子を高速駆動させたとし
ても半導体素子と外部電気回路との間における信号の出
し入れを常に安定、且つ確実となすことが可能となる。
・また外部リード端子の線幅が細くなったとしても外部
リード端子の電気抵抗を低く抑えることができ、その結
果、外部リード端子における信号の減衰を極小として内
部に収容する半導体素子に外部電気回路から供給される
電気信号を正確に人力することが可能となる。
更Gこ外部リード端子はその熱膨張係数が絶縁基体、蓋
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしても絶縁基体及び
蓋体と封止用ガラス部材との間、外部リード端子と封止
用ガラス部材との間のいずれにも熱膨張係数の相違に起
因する熱応力は発生せず、すべてを強固に取着接合する
ことも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パソケージの一実施
例を示す断面図、第2図は第1図に示すパ,7ケージの
絶縁基体上面より見た平面図である。 絶縁基体  2 ・ 絶縁容器 外部リード端子 封止用ガラス部材 ・蓋体

Claims (1)

    【特許請求の範囲】
  1.  絶縁基体と蓋体とから成り、内部に半導体素子を収容
    するための空所を有する絶縁容器と、該容器内に収容さ
    れる半導体素子を外部電気回路に接続するための外部リ
    ード端子とから成る半導体素子収納用パッケージにおい
    て、前記絶縁基体及び蓋体を酸化アルミニウム質焼結体
    で、外部リード端子をインバー合金から成る板状体の上
    下面に、該板状体の厚みに対し15乃至40%の厚みの
    銅板を接合させた金属体で形成したことを特徴とする半
    導体素子収納用パッケージ。
JP1308601A 1989-08-25 1989-11-27 半導体素子収納用パッケージ Expired - Fee Related JP2691306B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1308601A JP2691306B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ
US07/574,472 US5168126A (en) 1989-08-25 1990-08-27 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1308601A JP2691306B2 (ja) 1989-11-27 1989-11-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03167843A true JPH03167843A (ja) 1991-07-19
JP2691306B2 JP2691306B2 (ja) 1997-12-17

Family

ID=17983003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1308601A Expired - Fee Related JP2691306B2 (ja) 1989-08-25 1989-11-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2691306B2 (ja)

Also Published As

Publication number Publication date
JP2691306B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
JPH03167843A (ja) 半導体素子収納用パッケージ
JP2691312B2 (ja) 半導体素子収納用パッケージ
JP2736461B2 (ja) 半導体素子収納用パッケージ
JPH03167858A (ja) 半導体素子収納用パッケージ
JP2736451B2 (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2736460B2 (ja) 半導体素子収納用パッケージ
JP2736454B2 (ja) 半導体素子収納用パッケージ
JP2691307B2 (ja) 半導体素子収納用パッケージ
JP2736459B2 (ja) 半導体素子収納用パッケージ
JP2736457B2 (ja) 半導体素子収納用パッケージ
JP2736452B2 (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JP2691305B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP2736453B2 (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2742611B2 (ja) 半導体素子収納用パッケージ
JP2736458B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JPH03167859A (ja) 半導体素子収納用パッケージ
JPH0629330A (ja) 半導体装置
JP2691304B2 (ja) 半導体素子収納用パッケージ
JP2747613B2 (ja) 半導体素子収納用パッケージ
JPH03173163A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees