JPH03173163A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH03173163A
JPH03173163A JP1312731A JP31273189A JPH03173163A JP H03173163 A JPH03173163 A JP H03173163A JP 1312731 A JP1312731 A JP 1312731A JP 31273189 A JP31273189 A JP 31273189A JP H03173163 A JPH03173163 A JP H03173163A
Authority
JP
Japan
Prior art keywords
glass
oxide
semiconductor element
external lead
sintered substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1312731A
Other languages
English (en)
Other versions
JP2691313B2 (ja
Inventor
Hiroshi Matsumoto
弘 松本
Masaaki Iguchi
井口 公明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1312731A priority Critical patent/JP2691313B2/ja
Priority to US07/574,472 priority patent/US5168126A/en
Publication of JPH03173163A publication Critical patent/JPH03173163A/ja
Application granted granted Critical
Publication of JP2691313B2 publication Critical patent/JP2691313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッケ
ージの改良に関するものである。
(従来の技術) 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから成り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構成されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形成すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
に被着させた封止用のガラス部材を溶融一体止させるこ
とによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題) しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコバール(29し
χNt−o; wtχCo−55WeχFe合金)や4
2八l1oy(42MLχNi−58ratχFe合金
)の導電性材料から成っており、該コバールや42A1
1oy等は導電率が低いことから以下に述べる欠点を有
する。
即ち、 ■コバールや42A目Oyはその導電率が3.0〜3.
5χ(IACS)と低い、そのためこのコバールや42
ΔI joy等から成る外部クー1!端子に信号を伝搬
させた場合、信号の伝搬速度が極めて遅いものとなり、
高速駆動を行う半導体素子はその収容が不可となってし
まう、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数が大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リード端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42A11oyの5trt率が低いこ
とと相俊って電気抵抗が極めて大きなものになってきて
おり、外部リード端子に信号を伝搬させると、該外部リ
ード端子の電気抵抗に起因して信号が大きく減衰し、内
部に収容する半導体素子に信号を正確に入力することが
できず、半導体素子に誤動作を生じさせてしまう、 等の欠点を有していた。
(発明の目的) 本発明は上記欠点に鑑み本田されたもので、その目的は
外部リード端子における信号の減衰を極小となし、内部
に収容する半導体素子への信号の入出力を確実に行うこ
とを可能として半導体素子を長期間にわたり正常、且つ
安定に作動させることができる半導体素子収納用パンケ
ージを提供することにある。
また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用パンケージを提供
することにある。
(課題を解決するための手段) 本発明は内部に半導体素子を収容するための空所を有す
る絶縁容器に外部リード端子をガラス部材を介して取着
して成る半導体素子収納用パッケージにおいて、前記絶
縁容器を窒化アルミニウム質焼結体、ムライト質焼結体
、ジルコン質焼結体の少なくとも11!1で、外部リー
ド端子を熱膨張係数40〜50X10−’/ ’C1導
電率14X(IACS)以上の金属で、ガラス部材を酸
化鉛70.0乃至90.OWLχ、酸化ホウ素10.0
乃至15.0Wt%、シリカ0.5乃至3.0Wt%、
アルミナ0.5乃至3.0Wt%、酸化亜鉛及び酸化ビ
スマス3.OWt%以下から成るガラス成分にフィラー
としてのチタン酸鉛、β−ユークリプタイト、コージラ
イト、ジルコン、酸化錫、ウイレマイト及びチタン酸錫
の少なくとも1種を30.0乃至50.OVolχ添加
したガラスで形成したことを特徴とするものである。
(実施例) 次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パンケー
ジの一実施例を示し、lは絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とにより絶縁容器3が構成され
る。
前記絶縁基体1及び蓋体2はそれぞれの中央部に半導体
素子を収容する空所を形成するための凹部が設けてあり
、絶縁基体lの凹部底面には半導体素子4が樹脂、ガラ
ス、ロウ剤等の接着剤を介し取着固定される。
前記絶縁基体1及び蓋体2は窒化アルミニウム質焼結体
、ムライト質焼結体、ジルコン質焼結体の少なくとも1
種から成り、第1図に示すような絶縁基体l及び蓋体2
に対応した形状を有するプレス型内に、窒化アルミニウ
ム質焼結体の場合は窒化アルミニウム(AIM) 、イ
ツトリア(yzo*)等の原料粉末を、ムライト質焼結
体の場合はアルミナ(AIto、 ) 、シリカ(Si
O□)等の原料粉末を、ジルコン質焼結体の場合は酸化
ジルコニウム(ZrOt)、シリカ(SiOz)等の原
料粉末を充填させるとともに一定圧力を印加して成形し
、しかる後、成形品を約1300〜1800℃の温度で
焼成することによって製作される。
尚、前記絶縁基体1及び蓋体2を形成する窒化アルミニ
ウム質焼結体、ムライト質焼結体、ジルコン質焼結体は
その熱膨張係数が40乃至50X10−’/℃であり、
後述する封止用ガラス部材の熱膨張係数との関係におい
て絶縁基体l及び蓋体2と封止用ガラス部材間に大きな
熱膨張の差が生じることはない。
また前記絶縁基体l及び蓋体2にはその相対向する主面
に封止用のガラス部材6が予め被着形成されており、該
絶縁基体l及び蓋体2の各々に被着されている封止用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
前記絶縁基体1及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、酸化鉛70.0乃至90.0
Wt%、酸化ホウ素10.0乃至15.0Wt%、シリ
カ0.5乃至3.0村tχ、アルミナ0.5乃至3.0
Wt%、酸化亜鉛及び酸化ビスマス3.OWt%以下か
ら成るガラス成分にフィラーとしてのチタン酸鉛、β−
ユークリプタイト、コージライト、ジルコン、酸化錫、
ウイレマイト及びチタン酸錫の少なくとも1種を30.
0乃至50.OVolχ添加したガラスより成り、上記
各成分を所定の値となるように秤ffl混合すると共に
、該混合粉末を950〜1100″Cの温度で加熱溶融
させることによって製作される。このガラス部材6の熱
膨張係数は40乃至60X10−’/ ”Cである。
前記封止用ガラス部材6は、その熱膨張係数が40乃至
60xlO−’/ ”cであり、絶縁基体1及び蓋体2
の各々の熱膨張係数と近似することから絶縁基体l及び
蓋体2の各々に被着されている封止用ガラス部材6を加
熱溶融させ一体化させることにより絶縁容器3内の半導
体素子4を気密に封止する際、絶縁基体1及び蓋体2と
封止用ガラス部材6との間には両者の熱膨張係数の相違
に起因する熱応力が発生することは殆どなく、絶縁基体
1と蓋体2とを封止用ガラス部材6を介し強固に接合す
ることが可能となる。
尚、前記封止用ガラス部材6は酸化鉛(PbO)が70
、OWtχ未満であるとガラスの熱膨張が小さくなって
絶縁基体1と蓋体2の熱膨張と合わなくなり、また90
.0Wtχを越えるとガラスの耐薬品性が劣化して絶縁
容器3の気密封止の信頼性が大きく低下するため酸化鉛
(PbO)は70.0乃至90.0Wtχの範囲に限定
される。
また酸化ホウ素(B203)が10.OWtχ未満であ
るとガラスの熱膨張が大きくなって絶!!基体1と蓋体
2の熱膨張と合わなくなり、またts、owtχを越え
るとガラスの耐薬品性が劣化して絶縁容器3の気密封止
の信頼性が太き(低下するため酸化ホウ素(BzOa)
は10.0乃至15.OWtχの範囲に限定される。
またアルミナ(AI、0. )が0.5 Wtχ未満で
あるとガラスの結晶化が進んで絶縁容器3の気密封止が
困難となり、また3、OWtlを越えるとガラスの熱膨
張が小さくなって絶縁基体1と蓋体2の熱膨張と合わな
くなることからアルミナ(Alz(h )は0.5乃至
3.0 Wtlの範囲に限定される。
またシリカ(SiOz)が0.5 WLX未満であると
ガラスの結晶化が進んで絶縁容器3の気密封止が困難と
なり、また3゜0れχを越えると絶縁容器3に外部リー
ド端子5をガラス部材6を介して取着する際、ガラスの
溶融温度が上がり、絶縁容器3内部に収容する半導体素
子に熱劣化を招来させることからシリカ(Sing)は
0.50乃至3.0しχの範囲に限定される。
また酸化亜鉛(ZnO)が3.0しχを越えるとガラス
の結晶化が進んで絶縁容器3の気密封止が困難となるこ
とから酸化亜鉛(ZnO)は3.OWt%以下に限定さ
れる。
また酸化ビスマス(Bit(h)が3.OWtlを越え
るとガラスの耐薬品性が劣化して絶縁容器3の気密封止
の信頼性が太き(低下するため酸化ビスマス(Biz(
h)は3.0 Wt%以下に限定される。
更にフィラーとして添加されるチタン鉛(PbT 10
3)、β−ユークタブタイト(Liz八1へSjzOo
) 、コージライト(Mgz八1へsiso+s)、ジ
ルコ7 (ZrSiOJ、酸化錫(Snug)、ウィレ
マイト(ZnzSiOn)及びチタン酸錫(SnaSi
04)’ (7)少ナクトも1種カ30.0VolX未
満、或いは50.OVolχを越えるとガラスの熱膨張
が絶縁基体lと蓋体2の熱膨張に合わなくなることから
その添加は30.0乃至50.OVolχの範囲に限定
される。
前記封止用ガラス部材6は前述した成分から成るガラス
に適当な有機溶剤、溶媒を添加して得たガラスペースト
を従来周知の厚膜手法を採用することによって絶縁基体
l及び蓋体2の相対向する主面に被着形成される。
前記絶縁基体1と蓋体2との間には導電性材料から成る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がワイヤ7を介し電気的に接続
され、外部リード端子5を外部電気回路に接続すること
によって半導体素子4が外部電気回路に接続されること
となる。
前記外部リード端子5は絶縁基体1と蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体止さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体1と
蓋体2との間に取着される。
前記外部リード端子5は非磁性体金属である銅(Cu)
から成る芯体の外表面にニッケルーコバルト−鉄合金(
Ni−Co−Fe合金)を被着させたもの、或いは非磁
性体金属である銅(Cu)の上下面にニッケルーコバル
ト鉄合金(Ni−Co−Fe合金)を接合させたもの等
から成り、その導電率は14χ(IACS)以上、熱膨
張係数は40乃至50X10−’/ ”Cの導電性材料
から成る。
前記外部リード端子5はその導電率が14χ(IACS
)以上であり、電気を流し易いことから外部リード端子
5の信号伝搬速度を極めて速いものとなすことができ、
絶縁容器3内に収容した半導体素子4を高速駆動させた
としても半導体素子4と外部電気回路との間における信
号の出し入れは常に安定、且つ確実となすことができる
また外部リード端子5の導電率が高いことから外部リー
ド端子5の線幅が細くなったとしても外部リード端子5
の電気抵抗を低く抑えることができ、その結果、外部リ
ード端子5における信号の減衰を極小として内部に収容
する半導体素子4に外部電気回路から供給される電気信
号を正確に入力することができる。
更に前記外部リード端子5はその熱膨張係数が40〜5
0xlO−’/ ℃であり、封止用ガラス部材6の熱膨
張係数と近似することから外部リード端子5を絶縁基体
1と蓋体2の間に封止用ガラス部材6を用いて固定する
際、外部リード端子5と封止用ガラス部材6との間には
両者の熱膨張係数の相違に起因する熱応力が発生するこ
とはなく、外部リード端子5を封止用ガラス部材6で強
固に固定することも可能となる。
かくして、この半扉体素子収納用パッケージによれば絶
縁基体1の凹部底面に半導体素子4を取着固定するとと
もに該半4体素子4の各電極をボンディングワイヤ7に
より外部リード端子5に接続させ、しかる後、絶縁基体
1と蓋体2とを該絶縁基体l及び蓋体2の相対向する主
面に予め被着させておいた封止用ガラス部材6を溶融一
体止させることによって接合させ、これによって最終製
品としての半導体装置が完成する。
(発明の効果) 本発明の半導体素子収納用パッケージによれば、半導体
素子を収容するための絶縁容器を窒化アルミニウム質焼
結体、ムライト質焼結体、ジルコン質焼結体の少なくと
も1種で、外部リード端子を導電率が14χ(IACS
)以上、熱膨張係数が40〜50×10−’/ ’Cの
金属で、ガラス部材を酸化鉛70.0乃至90.0wt
χ、酸化ホウ素1O60乃至15.0Wt%、シリカ0
.5乃至3.0Wt%、アルミナ0.5乃至3.0Wt
%、酸化亜鉛及び酸化ビスマス3.OWt%以下から成
るガラス成分にフィラーとしてのチタン酸鉛、β−ユー
クリプタイト、コージライト、ジルコン、酸化錫、ウイ
レマイト及びチタン酸錫の少なくとも1種を30.0乃
至50.OVolχ添加したガラスで形成したことから
外部リード端子の信号伝搬速度を極めて速いものとなす
ことができ、絶縁容器内に収容した半導体素子を高速駆
動させたとしても半導体素子と外部電気回路との間にお
ける信号の出し入れを常に安定、且つ確実となすことが
可能となる。
また外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることができ、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に入力することが可能となる。
更に、外部リード端子はその熱膨張係数が絶縁基体、蓋
体及び封止用ガラス部材の各々の熱膨張係数と近似し、
絶縁基体と蓋体との間に外部リード端子を挟み、各々を
封止用ガラス部材で取着接合したとしてもif!を縁基
体及び蓋体と封止用ガラス部材との間、外部リード端子
と封止用ガラス部材との間のいずれにも熱膨張係数の相
違に起因する熱応力は発生せず、すべてを強固に取着接
合することも可能となる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパンケージの絶
縁基体上面より見た平面図である。 l ・・絶縁基体  2 ・・蓋体 3 ・・絶縁容器 5・・外部リード端子 6 ・・封止用ガラス部材

Claims (1)

    【特許請求の範囲】
  1. 内部に半導体素子を収容するための空所を有する絶縁容
    器に外部リード端子をガラス部材を介して取着して成る
    半導体素子収納用パッケージにおいて、前記絶縁容器を
    窒化アルミニウム質焼結体、ムライト質焼結体、ジルコ
    ン質焼結体の少なくとも1種で、外部リード端子を熱膨
    張係数40乃至50×10^−^7/℃、導電率14%
    (IACS)以上の金属で、ガラス部材を酸化鉛70.
    0乃至90.0Wt%、酸化ホウ素10.0乃至15.
    0Wt%、シリカ0.5乃至3.0Wt%、アルミナ0
    .5乃至3.0Wt%、酸化亜鉛及び酸化ビスマス3.
    0Wt%以下から成るガラス成分にフィラーとしてのチ
    タン酸鉛、β−ユークリプタイト、コージライト、ジル
    コン、酸化錫、ウイレマイト及びチタン酸錫の少なくと
    も1種を30.0乃至50.0Vol%添加したガラス
    で形成したことを特徴とする半導体素子収納用パッケー
    ジ。
JP1312731A 1989-08-25 1989-11-30 半導体素子収納用パッケージ Expired - Fee Related JP2691313B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1312731A JP2691313B2 (ja) 1989-11-30 1989-11-30 半導体素子収納用パッケージ
US07/574,472 US5168126A (en) 1989-08-25 1990-08-27 Container package for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1312731A JP2691313B2 (ja) 1989-11-30 1989-11-30 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH03173163A true JPH03173163A (ja) 1991-07-26
JP2691313B2 JP2691313B2 (ja) 1997-12-17

Family

ID=18032746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1312731A Expired - Fee Related JP2691313B2 (ja) 1989-08-25 1989-11-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2691313B2 (ja)

Also Published As

Publication number Publication date
JP2691313B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
JPH03173163A (ja) 半導体素子収納用パッケージ
JP2678509B2 (ja) 半導体素子収納用パッケージ
JP2736455B2 (ja) 半導体素子収納用パッケージ
JP2736451B2 (ja) 半導体素子収納用パッケージ
JP2691310B2 (ja) 半導体素子収納用パッケージ
JPH03173164A (ja) 半導体素子収納用パッケージ
JP2691307B2 (ja) 半導体素子収納用パッケージ
JP2691306B2 (ja) 半導体素子収納用パッケージ
JPH03167859A (ja) 半導体素子収納用パッケージ
JP2691312B2 (ja) 半導体素子収納用パッケージ
JP2736461B2 (ja) 半導体素子収納用パッケージ
JP2736459B2 (ja) 半導体素子収納用パッケージ
JP2742617B2 (ja) 半導体素子収納用パッケージ
JP2736452B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP2736460B2 (ja) 半導体素子収納用パッケージ
JP2691308B2 (ja) 半導体素子収納用パッケージ
JP2736458B2 (ja) 半導体素子収納用パッケージ
JP2736457B2 (ja) 半導体素子収納用パッケージ
JP2742613B2 (ja) 半導体素子収納用パッケージ
JP2518721Y2 (ja) 半導体素子収納用パッケージ
JPH03167864A (ja) 半導体素子収納用パッケージ
JPH03167853A (ja) 半導体素子収納用パッケージ
JPH03167849A (ja) 半導体素子収納用パッケージ
JPH03173158A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees