JPH03165516A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03165516A
JPH03165516A JP30591289A JP30591289A JPH03165516A JP H03165516 A JPH03165516 A JP H03165516A JP 30591289 A JP30591289 A JP 30591289A JP 30591289 A JP30591289 A JP 30591289A JP H03165516 A JPH03165516 A JP H03165516A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
wiring layer
oxide film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30591289A
Other languages
Japanese (ja)
Inventor
Kimiharu Uga
宇賀 公治
Kiyoto Watabe
毅代登 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30591289A priority Critical patent/JPH03165516A/en
Publication of JPH03165516A publication Critical patent/JPH03165516A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To completely destroy the natural oxide film generating between a silicon substrate and a polycrystalline silicon film even on a contact part having a narrow groove width, and to make it possible to suppress the contact resistance on an interface by a method wherein the polycrystalline silicon film, with which the contact part is constituted, is formed in two stages. CONSTITUTION:The resistance of a polycrystalline silicon film 4a is lowered by ion-implanting impurities from above the polycrystalline silicon film 4a which is formed on contact groove parts 10a and 10b and an oxide film 3 in such an extent wherein the thickness of the contact groove part 10a is not increased, and at the same time, the natural oxide film located between impurity diffusion layers 2a and 2b and the film 4a is destroyed. A polycrystalline silicon film 4b is formed again on the film 4a, the resistance-lowered natural oxide film of the film 4b is destroyed in the same manner as above, and finally, polycrystalline silicon films 4c and 4d are formed. Consequently, as the resistance component between a semiconductor substrate 1 and the wiring layer does not become larger because the natural oxide film is completely destroyed, the deterioration of characteristics of the semiconductor element can be prevented even when a narrow-width contact section is formed.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に、半導
体素子に電気信号の入出力を行なうための配線層と半導
体基板上に形成された導電領域とを接触させるためのコ
ンタクト部を有する半導体装置の製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and in particular, to a method for manufacturing a semiconductor device, and in particular to a method for manufacturing a semiconductor device, and in particular, a wiring layer for inputting and outputting electrical signals to and from a semiconductor element, and a conductive layer formed on a semiconductor substrate. The present invention relates to a method of manufacturing a semiconductor device having a contact portion for making contact with a region.

[従来の技術] 第2A図ないし第2C図は従来の半導体装置のコンタク
ト部を形成する製造プロセスを説明するための断面構造
図である。まず、第2C図を参照して、半導体装置は、
シリコン基板1と、シリコン基板1に形成された不純物
拡散層2aおよび2bと、シリコン基板1上に形成され
た酸化膜3と、酸化膜3の不純物拡散層2aおよび2b
に対応する開口部に形成された多結晶シリコンM14C
[Prior Art] FIGS. 2A to 2C are cross-sectional structural views for explaining a manufacturing process for forming a contact portion of a conventional semiconductor device. First, referring to FIG. 2C, the semiconductor device is
A silicon substrate 1, impurity diffusion layers 2a and 2b formed on the silicon substrate 1, an oxide film 3 formed on the silicon substrate 1, and impurity diffusion layers 2a and 2b of the oxide film 3.
Polycrystalline silicon M14C formed in the opening corresponding to
.

14dと、多結晶シリコン膜14c、14d上に形成さ
れたアルミ電極6と、アルミ電極6同士を絶縁するとと
もに素子全体を保護するPSG膜5とを含む。
14d, aluminum electrodes 6 formed on polycrystalline silicon films 14c and 14d, and a PSG film 5 that insulates the aluminum electrodes 6 from each other and protects the entire device.

次に第2A図ないし第2C図を参照して、製造方法につ
いて説明する。まず、第2A図に示すように、シリコン
基板1上に不純物拡散層2aおよび2bを形成する。そ
の後素子全面に酸化膜3を形成する。レジストマスク(
図示せず)を用いてコンタクト溝部10a、10bを形
成する。次に、第2B図に示すように、酸化膜3および
コンタクト溝部10a、10b上に、多結晶シリコン膜
14を形成する。この多結晶シリコン膜14のコンタク
ト部14a、14bにより不純物拡散層2a。
Next, the manufacturing method will be described with reference to FIGS. 2A to 2C. First, impurity diffusion layers 2a and 2b are formed on silicon substrate 1, as shown in FIG. 2A. Thereafter, an oxide film 3 is formed over the entire surface of the element. Resist mask (
(not shown) to form contact grooves 10a and 10b. Next, as shown in FIG. 2B, a polycrystalline silicon film 14 is formed on the oxide film 3 and the contact trenches 10a and 10b. The contact portions 14a and 14b of this polycrystalline silicon film 14 form an impurity diffusion layer 2a.

2bと電気的接触をとることができる。ここで、コンタ
クト溝幅の狭いコンタクト部に形成される多結晶シリコ
ン膜14aの厚みはコンタクト溝幅の比較的広いコンタ
クト部に形成される多結晶シリコン膜14bの厚みに比
べて厚くなる。一方、形成された多結晶シリコン膜14
と不純物拡散層2a、2bとの間には熱酸化などにより
自然酸化膜が形成される。この自然酸化膜による抵抗成
分を低下させるとともに多結晶シリコン膜の抵抗成分を
下げるために不純物をイオン注入する。次に、第2C図
に示すように、多結晶シリコン膜14をパターニングし
て最終的に多結晶シリコン膜14c、14dを形成する
。PSG膜5を全面に形成しアニール処理して焼きしめ
る。その後、所定の位置にコンタクトを形成し、アルミ
電極6を形成する。このようにして従来では半導体装置
のコンタクト部が形成されていた。
Electrical contact can be made with 2b. Here, the thickness of the polycrystalline silicon film 14a formed in the contact portion having a narrow contact trench width is greater than the thickness of the polycrystalline silicon film 14b formed in the contact portion having a relatively wide contact trench width. On the other hand, the formed polycrystalline silicon film 14
A natural oxide film is formed by thermal oxidation or the like between the impurity diffusion layers 2a and 2b. Impurity ions are implanted to lower the resistance component of this natural oxide film and to lower the resistance component of the polycrystalline silicon film. Next, as shown in FIG. 2C, the polycrystalline silicon film 14 is patterned to finally form polycrystalline silicon films 14c and 14d. A PSG film 5 is formed on the entire surface and annealed and baked. After that, contacts are formed at predetermined positions, and aluminum electrodes 6 are formed. Conventionally, contact portions of semiconductor devices have been formed in this manner.

第3図は第2C図に示したコンタクト溝幅の狭いコンタ
クト部14cの抵抗成分を説明するための概略図である
。第3図を参照して、コンタクト部14cでの抵抗は、
不純物拡散層2aの抵抗成分R1と、シリコン基板1お
よび多結晶シリコン14cの界面でのコンタクト抵抗成
分R2と、多結晶シリコンの抵抗成分R1とから構成さ
れる。
FIG. 3 is a schematic diagram for explaining the resistance component of the contact portion 14c having a narrow contact groove width shown in FIG. 2C. Referring to FIG. 3, the resistance at contact portion 14c is:
It is composed of a resistance component R1 of impurity diffusion layer 2a, a contact resistance component R2 at the interface between silicon substrate 1 and polycrystalline silicon 14c, and a resistance component R1 of polycrystalline silicon.

[発明が解決しようとする課題] 前述のように、コンタクト部の抵抗は、不純物拡散層の
抵抗成分R4とシリコン/多結晶シリコン界面のコンタ
クト抵抗成分R2と多結晶シリコンの抵抗成分R1とか
ら構成される。ここで、シリコン/多結晶シリコン界面
のコンタクト抵抗成分R2はコンタクト部を形成する際
に発生する自然酸化膜によって大きくなる。そのため従
来においては多結晶シリコン膜の抵抗を下げるために行
なう不純物のイオン注入を利用してシリコン基板1と多
結晶シリコンの界面に発生する自然酸化膜を除去してい
た。しかし、上記のように、コンタクト溝幅の狭いコン
タクト部では、多結晶シリコン膜がコンタクト溝幅の広
いコンタクト部に比べて厚く形成されるため、不純物の
イオン注入を行なっても自然酸化膜を破壊することがで
きないという不都合が生じていた。この場合には、シリ
コン/多結晶シリコン界面のコンタクト抵抗成分R2が
大きくなり、半導体素子の特性が劣化するという問題点
があった。
[Problems to be Solved by the Invention] As described above, the resistance of the contact portion is composed of the resistance component R4 of the impurity diffusion layer, the contact resistance component R2 of the silicon/polycrystalline silicon interface, and the resistance component R1 of the polycrystalline silicon. be done. Here, the contact resistance component R2 at the silicon/polycrystalline silicon interface increases due to a natural oxide film generated when forming the contact portion. For this reason, in the past, the natural oxide film generated at the interface between the silicon substrate 1 and the polycrystalline silicon was removed using ion implantation of impurities to lower the resistance of the polycrystalline silicon film. However, as mentioned above, the polycrystalline silicon film is formed thicker in the contact area with a narrow contact groove width than in the contact area with a wider contact groove width, so even if impurity ions are implanted, the native oxide film will be destroyed. The inconvenience of not being able to do so has arisen. In this case, there is a problem that the contact resistance component R2 at the silicon/polycrystalline silicon interface becomes large and the characteristics of the semiconductor element deteriorate.

つまり、従来では、コンタクト溝幅の狭いコンタクト部
を形成した際にシリコン基板と多結晶シリコン膜との間
に発生する自然酸化膜を有効に破壊してシリコン基板1
と多結晶シリコン膜との間の抵抗成分を低下させること
が困難であった。この結果、コンタクト部全体の抵抗値
が上昇しこれがひいては半導体素子の特性を劣化させて
いた。
In other words, in the conventional method, when forming a contact portion with a narrow contact groove width, the natural oxide film that is generated between the silicon substrate and the polycrystalline silicon film is effectively destroyed, and the silicon substrate
It has been difficult to reduce the resistance component between the polycrystalline silicon film and the polycrystalline silicon film. As a result, the resistance value of the entire contact portion increases, which in turn deteriorates the characteristics of the semiconductor element.

この発明は、上記のような課題を解決するためになされ
たもので、幅の狭いコンタクト部を形成しても半導体素
子の特性が劣化することのない半導体装置の製造方法を
提供することを目的とする。
The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device in which the characteristics of a semiconductor element do not deteriorate even if a narrow contact portion is formed. shall be.

[課題を解決するための手段] この発明における半導体装置の製造方法は、半導体基板
上に形成された絶縁膜にコンタクト部となる開口部を形
成するステップと、開口部および絶縁膜上に第1の配線
層を形成するステップと、第1の配線層上から第1の配
線層下の絶縁膜を透過することなく開口部に形成された
第1の配線層と半導体基板上に形成された導電領域との
間に形成される自然酸化膜を破壊する程度に不純物注入
を行なうステップと、第1の配線層上に第2の配線層を
形成するステップと、第2の配線層上から不純物を注入
して第1の導電層と第2の導電層との間に形成される自
然酸化膜を破壊するステップとを含む。
[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes the steps of forming an opening to serve as a contact portion in an insulating film formed on a semiconductor substrate, and forming a first contact portion on the opening and the insulating film. a first wiring layer formed in the opening without passing through the insulating film from above the first wiring layer to below the first wiring layer and a conductive layer formed on the semiconductor substrate. A step of implanting impurities to the extent that it destroys the natural oxide film formed between the regions, a step of forming a second wiring layer on the first wiring layer, and a step of implanting impurities from above the second wiring layer. implanting to destroy a native oxide film formed between the first conductive layer and the second conductive layer.

[作用] この発明にかかる半導体装置の製造方法では、コンタク
ト部となる開口部および絶縁膜上に第1の配線層が形成
され、第1の配線層上から絶縁膜を透過することなく開
口部に形成された第1の配線層と半導体基板上の導電領
域との間に発生する自然酸化膜を破壊する程度に不純物
注入が行なわれ、その後、第1の配線層上に第2の配線
層が形成され、第2の配線層上から不純物が注入された
第1の配線層と第2の配線層との間に形成される自然酸
化膜が破壊されるので、幅の狭いコンタクト部を形成し
ても開口部に形成された第1の配線層と半導体基板上の
導電領域との間に形成される自然酸化膜が確実に破壊さ
れて半導体基板と配線層との間の抵抗成分が大きくなる
ことがない。
[Function] In the method for manufacturing a semiconductor device according to the present invention, the first wiring layer is formed over the opening and the insulating film that will become the contact portion, and the opening is formed from above the first wiring layer without passing through the insulating film. Impurity implantation is performed to the extent that it destroys the natural oxide film formed between the first wiring layer formed on the semiconductor substrate and the conductive region on the semiconductor substrate, and then a second wiring layer is implanted on the first wiring layer. is formed, and the natural oxide film formed between the first wiring layer and the second wiring layer into which impurities are implanted from above the second wiring layer is destroyed, thus forming a narrow contact portion. Even if the first wiring layer is formed in the opening, the natural oxide film formed between the first wiring layer and the conductive region on the semiconductor substrate is definitely destroyed, and the resistance component between the semiconductor substrate and the wiring layer becomes large. It never becomes.

[発明の実施例] 第1A図ないし第1D図は本発明の一実施例を示した半
導体装置のコンタクト部の製造プロセスを説明するため
の断面構造図である。第1D図を参照して、まず半導体
装置の構成について述べる。
[Embodiment of the Invention] FIGS. 1A to 1D are cross-sectional structural diagrams for explaining a manufacturing process of a contact portion of a semiconductor device showing an embodiment of the present invention. First, the configuration of the semiconductor device will be described with reference to FIG. 1D.

半導体装置は、シリコン基板1と、シリコン基板1上に
不純物を拡散して形成された不純物拡散層2a、2bと
、シリコン基板1上のコンタクト部が形成される領域以
外に形成された絶縁のための酸化膜3と、シリコン基板
1上のコンタクト部に形成された多結晶シリコン膜4c
、4dと、多結晶シリコン膜4c、4d上に形成された
アルミ電極6と、アルミ電極6同士を絶縁するとともに
素子全体を保護するためのPSG膜5とを含む。
The semiconductor device includes a silicon substrate 1, impurity diffusion layers 2a and 2b formed by diffusing impurities on the silicon substrate 1, and an insulating layer formed on the silicon substrate 1 in a region other than a region where a contact portion is formed. oxide film 3 and a polycrystalline silicon film 4c formed on the contact portion on the silicon substrate 1.
, 4d, aluminum electrodes 6 formed on polycrystalline silicon films 4c and 4d, and a PSG film 5 for insulating the aluminum electrodes 6 from each other and protecting the entire device.

次に、第1A図ないし第1D図を参照して、製造プロセ
スについて説明する。まず第1A図に示すように、シリ
コン基板1上に不純物拡散層2a。
Next, the manufacturing process will be described with reference to FIGS. 1A to 1D. First, as shown in FIG. 1A, an impurity diffusion layer 2a is formed on a silicon substrate 1.

2bを形成する。その後、シリコン基板1上の全面に酸
化膜3を形成する。酸化膜3をエツチングしてコンタク
ト溝部10a、10bを形成する。
2b is formed. Thereafter, an oxide film 3 is formed on the entire surface of the silicon substrate 1. The oxide film 3 is etched to form contact trenches 10a and 10b.

次に、第1B図に示すように、コンタクト溝部IQa、
10bおよび酸化膜3上に、幅の狭いコンタクト溝部1
0aの厚みが厚くならない程度に多結晶シリコン膜4a
を形成する。多結晶シリコン膜4a上から不純物をイオ
ン注入して多結晶シリコン膜4aの抵抗を下げるととも
に不純物拡散層2a、  2bと多結晶シリコン膜4a
との間に発生する自然酸化膜を破壊して界面での抵抗を
下げる。
Next, as shown in FIG. 1B, the contact groove IQa,
10b and the oxide film 3, a narrow contact groove 1 is formed on the oxide film 3.
Polycrystalline silicon film 4a is made to such an extent that the thickness of 0a does not become too thick.
form. Impurity ions are implanted from above the polycrystalline silicon film 4a to lower the resistance of the polycrystalline silicon film 4a, and the impurity diffusion layers 2a, 2b and the polycrystalline silicon film 4a are
Destroys the natural oxide film that occurs between the two and lowers the resistance at the interface.

この後、第1C図に示すように、多結晶シリコン膜4a
の上に再び多結晶シリコン膜4bを形成する。多結晶シ
リコン膜4bの上から不純物をイオン注入して多結晶シ
リコン膜4bの抵抗を下げるとともに多結晶シリコンM
4aと4bとの間に発生した自然酸化膜を破壊する。次
に、第1D図に示すように、多結晶シリコン膜4a、4
bをパタニングして最終的に多結晶シリコン膜4c、4
dを形成する。この後、全面にPSG膜5を形成する。
After this, as shown in FIG. 1C, the polycrystalline silicon film 4a
A polycrystalline silicon film 4b is again formed thereon. Impurity ions are implanted from above the polycrystalline silicon film 4b to lower the resistance of the polycrystalline silicon film 4b, and the polycrystalline silicon M
The natural oxide film generated between 4a and 4b is destroyed. Next, as shown in FIG. 1D, polycrystalline silicon films 4a, 4
b is finally patterned to form polycrystalline silicon films 4c, 4.
form d. After this, a PSG film 5 is formed on the entire surface.

PSG膜5をアニール処理して焼きしめる。The PSG film 5 is annealed and baked.

その後、所定の位置にコンタクト溝を形成してアルミ電
極6を形成する。
Thereafter, a contact groove is formed at a predetermined position, and an aluminum electrode 6 is formed.

このように、本実施例では、コンタクト部を形成する多
結晶シリコン膜を2段階に分けて形成することにより、
フンタクト溝幅の狭いコンタクト部でもシリコン基板と
多結晶シリコン膜との間に発生する自然酸化膜を確実に
破壊することができる。この結果、シリコン基板と多結
晶シリコン膜、との界面でのコンタクト抵抗成分が大き
くなることがない。これにより、従来問題であったコン
タクト部全体の抵抗上昇も起こらない。したがって、半
導体素子の特性を劣化させることもない。なお、本実施
例では多結晶シリコン膜を2回に分けて形成したが、本
発明はこれに限らず、2回以上なら何回でもよい。
In this way, in this example, by forming the polycrystalline silicon film that forms the contact portion in two stages,
Even in a contact portion with a narrow contact groove width, the natural oxide film generated between the silicon substrate and the polycrystalline silicon film can be reliably destroyed. As a result, the contact resistance component at the interface between the silicon substrate and the polycrystalline silicon film does not become large. As a result, an increase in the resistance of the entire contact portion, which has been a problem in the past, does not occur. Therefore, the characteristics of the semiconductor element are not deteriorated. In this example, the polycrystalline silicon film is formed in two steps, but the present invention is not limited to this, and may be formed in any number of times as long as it is formed twice or more.

[発明の効果] 以上のように、この発明によれば、第1の配線層上から
絶縁膜を透過することなく開口部に形成された第1の配
線層と半導体基板上の導電領域との間に形成される自然
酸化膜を破壊する程度に不純物注入を行なうことにより
、幅の狭いコンタクト部を形成しても開口部に形成され
た第1の配線層と半導体基板上の導電領域との間に形成
される自然酸化膜が確実に破壊されて半導体基板と配線
層との間の抵抗成分が大きくなることがないので、帳の
狭いコンタクト部を形成しても半導体素子の特性が劣化
することはない。
[Effects of the Invention] As described above, according to the present invention, the connection between the first wiring layer formed in the opening and the conductive region on the semiconductor substrate without passing through the insulating film from above the first wiring layer is achieved. By implanting impurities to the extent that it destroys the natural oxide film formed between them, even if a narrow contact portion is formed, the contact between the first wiring layer formed in the opening and the conductive region on the semiconductor substrate is maintained. Since the natural oxide film that forms between the two is reliably destroyed and the resistance component between the semiconductor substrate and the wiring layer does not increase, the characteristics of the semiconductor element will deteriorate even if a narrow contact area is formed. Never.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図ないし第1D図は本発明の一実施例を示した半
導体装置のコンタクト部を形成する製造プロセスを説明
するための断面構造図、第2A図ないし第2C図は従来
の半導体装置のコンタクト部を形成する製造プロセスを
説明するための断面構造図、第3図は第2C図に示した
コンタクト部の抵抗成分を説明するための概略図である
。 図において、1はシリコン基板、2aは不純物拡散層、
2bは不純物拡散層、3は酸化膜、4aは多結晶シリコ
ン膜、4bは多結晶シリコン膜、5はPSG膜、10a
はコンタクト溝部、10bはフンタクト溝部である。 なお、図中、同一符号は同一または相当部分を示す。
1A to 1D are cross-sectional structural diagrams for explaining the manufacturing process for forming a contact portion of a semiconductor device according to an embodiment of the present invention, and FIGS. 2A to 2C are contacts of a conventional semiconductor device. FIG. 3 is a schematic diagram for explaining the resistance component of the contact portion shown in FIG. 2C. In the figure, 1 is a silicon substrate, 2a is an impurity diffusion layer,
2b is an impurity diffusion layer, 3 is an oxide film, 4a is a polycrystalline silicon film, 4b is a polycrystalline silicon film, 5 is a PSG film, 10a
10b is a contact groove, and 10b is a contact groove. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 半導体素子に電気信号の入出力を行なうための配線層と
半導体基板上に形成された導電領域とを接触させるため
のコンタクト部を有する半導体装置の製造方法であって
、 半導体基板上に形成された絶縁膜に前記コンタクト部と
なる開口部を形成するステップと、前記開口部および前
記絶縁膜上に第1の配線層を形成するステップと、 前記第1の配線層上から該第1の配線層下の絶縁膜を透
過することなく前記開口部に形成された前記第1の配線
層と前記半導体基板上に形成された導電領域との間に形
成される自然酸化膜を破壊する程度に不純物注入を行な
うステップと、前記第1の配線層上に第2の配線層を形
成するステップと、 前記第2の配線層上から不純物を注入して前記第1の配
線層と前記第2の配線層との間に形成される自然酸化膜
を破壊するステップとを含む、半導体装置の製造方法。
[Scope of Claims] A method for manufacturing a semiconductor device having a contact portion for contacting a wiring layer for inputting and outputting electrical signals to a semiconductor element and a conductive region formed on a semiconductor substrate, the method comprising: a semiconductor device; forming an opening to become the contact portion in an insulating film formed on a substrate; forming a first wiring layer over the opening and the insulating film; and forming a first wiring layer from above the first wiring layer. A natural oxide film is formed between the first wiring layer formed in the opening and the conductive region formed on the semiconductor substrate without passing through the insulating film under the first wiring layer. a step of implanting an impurity to an extent that the wiring layer is destroyed; a step of forming a second wiring layer on the first wiring layer; and a step of implanting an impurity from above the second wiring layer to form a second wiring layer on the first wiring layer. A method for manufacturing a semiconductor device, comprising the step of destroying a natural oxide film formed between the second wiring layer and the second wiring layer.
JP30591289A 1989-11-24 1989-11-24 Manufacture of semiconductor device Pending JPH03165516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30591289A JPH03165516A (en) 1989-11-24 1989-11-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30591289A JPH03165516A (en) 1989-11-24 1989-11-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03165516A true JPH03165516A (en) 1991-07-17

Family

ID=17950797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30591289A Pending JPH03165516A (en) 1989-11-24 1989-11-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03165516A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801087A (en) * 1994-03-24 1998-09-01 Micron Technology, Inc. Method of forming improved contacts from polysilicon to siliconor other polysilicon layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801087A (en) * 1994-03-24 1998-09-01 Micron Technology, Inc. Method of forming improved contacts from polysilicon to siliconor other polysilicon layers

Similar Documents

Publication Publication Date Title
US4381215A (en) Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
JPH0697297A (en) Semiconductor element provided with contact and its manufacture
US4397076A (en) Method for making low leakage polycrystalline silicon-to-substrate contacts
JPH03165516A (en) Manufacture of semiconductor device
JPH01181468A (en) Semiconductor device
JPH0227737A (en) Manufacture of semiconductor device
JPH04343221A (en) Manufacture of semiconductor device
JPS60160168A (en) Manufacture of mos semiconductor device
KR100261186B1 (en) Method for fabrication semiconductor device
KR100325469B1 (en) Method for forming contact part for metallization in semiconductor device and structure thereof
KR100325460B1 (en) Method of fabricating semiconductor device for preventing bit line from being shorted to conducting layer of gate electrode
KR0122756B1 (en) Manufacturing method of mask rom
JPH03241870A (en) Semiconductor device
JP2828089B2 (en) Method for manufacturing semiconductor device
KR100239455B1 (en) Method for fabricating semiconductor device
JPS6318642A (en) Manufacture of semiconductor device
KR19990000376A (en) Semiconductor device manufacturing method
JPH04179239A (en) Manufacture of semiconductor device
JPH0377376A (en) Manufacture of semiconductor device
JPH0444250A (en) Manufacture of semiconductor device
JPH05267205A (en) Manufacture of semiconductor device
KR19990054554A (en) Semiconductor element and manufacturing method thereof
JPH0251227A (en) Manufacture of semiconductor device
JPH02199865A (en) Manufacture of semiconductor device
JPS5861642A (en) Semiconductor device and manufacture thereof