JPH03165511A - エピタキシャル成長層へのドーピング方法 - Google Patents

エピタキシャル成長層へのドーピング方法

Info

Publication number
JPH03165511A
JPH03165511A JP30604489A JP30604489A JPH03165511A JP H03165511 A JPH03165511 A JP H03165511A JP 30604489 A JP30604489 A JP 30604489A JP 30604489 A JP30604489 A JP 30604489A JP H03165511 A JPH03165511 A JP H03165511A
Authority
JP
Japan
Prior art keywords
dopant
gas
doping
growth
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30604489A
Other languages
English (en)
Inventor
Yoshihiko Saito
芳彦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30604489A priority Critical patent/JPH03165511A/ja
Publication of JPH03165511A publication Critical patent/JPH03165511A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、シリコンの気相選択エピタキシャル成長技術
に係わり、特に、コンタクトホールの埋込みなど低温下
で高濃度に不純物をドーピングする必要がある選択エピ
タキシャル技術に好適する。
(従来の技術) バイポーラデバイス(Bipolar Device)
やパワーモスデバイス(Power Mos Devi
ce)などの製造工程に利用されているシリコンエピタ
キシャル成長、技術では、ウェーハ(Wafer)を〜
1100℃以上の高温に保ち、しかも水素キャリアガス
中に5iC1,や5iHC1,などの成長ガスを混合し
て、ウェーハ(以後基板と記載する)表面に単結晶を析
出する手法が採られている。
このエピタキシャル成長層への不純物のドーピングは、
上記ガスにフォスフイン(poa)やジボラン(san
g)などを混合することによって所望の不純物濃度を保
持したエピタキシャル成長膜を成長させることにより達
成されている。
一方、集積回路素子の微細化、高集積化に伴いコンタク
ト形成用のセルファラインコンタクト(Self Al
ign Contact以後SACと略称する)技術と
コンタクトホールへの導電性物質の埋込み技術が重要に
なってきており、シリコンのエピタキシャルの応用であ
る選択気相成長法が注目されている。
その背景としては、不純物ドーピング選択気相成長によ
りコンタクトホールの埋込みを施すと、5AC5導電性
物質の埋込みが同時に満足する点が挙げられる。
(発明が解決しようとする課題) 選択成長法をコンタクトホールの埋込みに応用する場合
に、素子の微細化、高集積化と共に以下の問題が生じる
。即ち、コンタクトホールの埋込みは、素子形成後に実
施されるために選択気相成長温度が高いと素子の不純物
分布に影響を及ぼして素子として必要な特性が変化する
問題が挙げられる。
これを解決するには、選択成長温度を低温に抑えること
が可能であるが、高濃度の不純物ドーピングが困難にな
り、更に、高濃度の不純物ドーピングに備えてドーパン
トガスを多量に流すと選択性が著しく低下するなどの難
点がある。
このために、低濃度に不純物をドーピングして選択成長
後、イオン注入法により高濃度化する方法があるが、工
程が複雑になりコストアップが否めないし、深い埋込み
にあっては、現状のイオン注入技術におけるイオン加速
電圧の限界により深い部分に不純物が注入できないとい
う問題点がある。
本発明は、このような事情により成されたもので、特に
、低温下で選択エピタキシャル成長において高濃度に不
純物をドーピングが可能な選択エピタキシャル成長方法
を提供することを目的とするものである。
〔発明の構成〕
(a!題を解決するための手段) 被処理基板にダメージを与える分子種を除去する工程と
、ドーパントの活性種を生成する工程と、このドーパン
トに原料ガスを混合する工程と。
被処理基板にドーパントを含むエピタキシャル成長層を
堆積する工程に本発明に係わるエピタキシャル成長層へ
のドーピング方法の特徴がある。
(作 用) ところで、シリコン成長ガスを活性化すると活性化を行
う場所の近傍のガスラインにシリコンが堆積して微粒子
発生の原因になったり、気相中の反応でSLクラスター
が生成して選択エピタキシャル成長時の析出核となり選
択成長を阻害するために、シリコン成長ガスとドーパン
ト例えばPH。
やB、 H,などを混合する前にドーパントガスだけを
活性化する手法が採られている。
そこで本発明方法では、ドーパントだけを励起して原料
ガスのそれは行わない点と、高エネルギーイオンを除去
する点に特徴があり、低温下での選択エピタキシャル成
長層における不純物ドーピング濃度を向上するものであ
る。しかも、高エネルギーイオンが酸化珪素例えば二酸
化珪素にダメージを与えて、その部分が析出核となって
選択成長を阻害するのを防止するものである。
(実施例) 第1図及び第2図を参照して本発明に係わる一実施例を
説明する。第1図には1本発明方法を施す装置の要部を
断面図により示しており、第2図に本発明方法における
ドーパントのドーピング濃度を従来例と比較して示した
本発明方法を実施するに当たっては、第1図の装置を利
用している。即ち、架台1には、例えば石英製のドーム
状のチャンバー2を着脱自在に設置するが1両者間には
○リング(図示せず)を配置し、更に、架台1には、排
気孔3を設置してチャンバー2内の圧力を一定に維持で
きるように構成する。
更に、このチャンバー2内には、シリコン成長用原料ガ
ス管4とドーパント管5を導入してエピタキシャル成長
に備えるが、ドーパン管5にイオン除去装置6及びドー
パントガス励起袋!7を直列状に連結する。しかし、こ
の両装置は1図示のようにチャンバー2外に配置せずチ
ャンバー2内に設置しても良い、ドーパントガス励起装
置7の種類は、マイクロ波放電、希ガス光増感反応、希
ガスなど準安定状態の励起状態の分子種形成装置が利用
可能であり、いずれもドーパンと反応させてドーパント
の活性種を作るものである。
更に、イオン除去装置6は、ドーパントガス励起装置7
とチャンバー2間に設置する電場または磁場を印加する
機器により構成し、チャンバー2内に配置する被処理基
板8にダメージを与える分子種を除去する役割を果たす
ものである。
チャンバー2内には、ウェーハを加熱する例えば高周波
加熱装置9と、被処理基板8を保持するカーボン製のサ
セプター(Sucepter) 10更に、ドーパント
及び原料ガス用管4.5の先端にノズル11・・・を設
置する。なお、チャンバー内にシリコン成長用原料ガス
管4とドーパント管5からのガスを導入するには、図に
示すように架台1とこれに形成した固定板12に取付け
た管13.14を利用し、ノズル11から流出するドー
パントガス及び原料ガスはシャワー状とし、更に、図示
していないが架台1に取付けた回転軸にサセプター10
を配置して回転可能にするのが一般的である。
このようにドーパントガスとSL成長ガスとの混合は、
ドーパントガスの活性化処理を終えてから行う。
〔発明の効果〕
本発明方法の効果は、低温におけるドーパント効率を改
善した点にある。第2図は、縦軸にシリコン成長層内(
成長温度〜850℃)のドーパント濃度を、横軸にフォ
スフイン分圧を採り両者の関係を示したもので、実線が
本発明点線が従来技術例である。この図から明らかなよ
うに、成長温度が〜850℃でもドーパントを活性化す
ることによりフォスフインが効率良くドーピングされて
いることが明白である。
このように本発明では、低濃度で高ドープに選択成長が
可能になり、コンタクトホールの埋込みなど半導体素子
や回路などの作製後に選択成長を施しても素子の不純物
分布への影響を抑制可能な温度即ち低温で埋込むことが
できる。
更に1本発明では、高エネルギーイオンを冷却している
ので酸化珪素例えば二酸化珪素に与えるダメージを析出
核による選択成長の妨害が抑制される。
更にまた、選択性を下げずに高濃度ドーピング低温選択
成長が可能であり、成長後のイオン注入法程などが省け
るので工数が短縮される。しかも。
現在のイオン注入法では得られない深い埋込みにも本発
明方法が利用できる。
縦型気相成長装置による実施例を記載したが、この外に
シリンダー型や縦型拡散炉型なとも適用可能である。要
は、ドーパントを活性化する点と、シリコン基板や酸化
珪素例えば二酸化珪素などにダメージを与える高エネル
ギーイオン種の除去及びシリコン原料ガスの気相反応に
よる微粒子または、選択性の劣化を回避しつつ高濃度の
ドーピング選択エビを可能にする点に本発明の特徴があ
る。
更に、ドーパントとシリコン原料ガスの混合は、できる
限りシリコン半導体基板(ウェーハ)近傍で行うことが
必要である。
また、シリコン基板表面付近でのスタッグナンドレイヤ
ー(Stagnant Layer)を薄くして、均一
性良くドーピングするためには、基板を高速回転(>5
00rpm)する必要があり、その場合には、枚葉式の
製造装置が必要になる。
【図面の簡単な説明】
第1図は、本発明方法を達成するのに利用する装置の概
略を示す断面図、第2図は、フォスフインと、これを利
用して堆積した成長膜中のドーピング濃度の関係を示す
曲線図である。 1:架 台、     2:チャンバー3:排気孔、 4:シリコン成長用原料ガス管、 5ニド−バント管、  6:イオン除去装置。 7:ドーパントガス励起装置、 8:被処理基板、   9:高周波加熱装置、10:サ
セプタ−11:ノズル、 12:固定板、     13.14:管。

Claims (1)

    【特許請求の範囲】
  1. 被処理基板にダメージを与える分子種を除去する工程と
    、ドーパントの活性種を生成する工程と、このドーパン
    トに原料ガスを混合する工程と、被処理基板にドーパン
    トを含むエピタキシャル成長層を堆積する工程を具備す
    ることを特徴とするエピタキシャル成長層へのドーピン
    グ方法
JP30604489A 1989-11-24 1989-11-24 エピタキシャル成長層へのドーピング方法 Pending JPH03165511A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30604489A JPH03165511A (ja) 1989-11-24 1989-11-24 エピタキシャル成長層へのドーピング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30604489A JPH03165511A (ja) 1989-11-24 1989-11-24 エピタキシャル成長層へのドーピング方法

Publications (1)

Publication Number Publication Date
JPH03165511A true JPH03165511A (ja) 1991-07-17

Family

ID=17952383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30604489A Pending JPH03165511A (ja) 1989-11-24 1989-11-24 エピタキシャル成長層へのドーピング方法

Country Status (1)

Country Link
JP (1) JPH03165511A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548432B1 (en) 1998-10-09 2003-04-15 Mitsui Chemicals, Inc. Polyethylene nonwoven fabric and nonwoven fabric laminate containing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548432B1 (en) 1998-10-09 2003-04-15 Mitsui Chemicals, Inc. Polyethylene nonwoven fabric and nonwoven fabric laminate containing the same

Similar Documents

Publication Publication Date Title
CN101151712A (zh) 从衬底去除氧化物的方法和系统
JP3079575B2 (ja) 半導体装置の製造方法
JPH09199416A (ja) 半導体基板とその製造方法
JPH10321361A (ja) 高周波誘導加熱コイル、半導体製造装置、および高周波誘導加熱コイルの製造方法
JP2003273037A (ja) Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
JPH03165511A (ja) エピタキシャル成長層へのドーピング方法
JP3116487B2 (ja) 半導体エピタキシャル基板の製造方法
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JP2003318114A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JPH06216137A (ja) 半導体装置およびその製造方法
JPH09283589A (ja) 基板の処理方法及び処理装置
US7776751B2 (en) Process for producing silicon compound
JP2004152920A (ja) 半導体装置の製造方法及び半導体製造工程の管理方法
CN114045470B (zh) 一种用于常压外延反应腔室的清洁方法及外延硅片
JP3194547B2 (ja) 多結晶シリコン層の製造方法
KR100729996B1 (ko) 기판의 아웃개싱 방지장치
JPH0266938A (ja) 半導体装置の製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JP3112796B2 (ja) 化学気相成長方法
JPS6047426A (ja) Bsd付与半導体基板
JPH0283918A (ja) 気相成長装置
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ