JPH03163364A - Device testing apparatus - Google Patents

Device testing apparatus

Info

Publication number
JPH03163364A
JPH03163364A JP1303745A JP30374589A JPH03163364A JP H03163364 A JPH03163364 A JP H03163364A JP 1303745 A JP1303745 A JP 1303745A JP 30374589 A JP30374589 A JP 30374589A JP H03163364 A JPH03163364 A JP H03163364A
Authority
JP
Japan
Prior art keywords
probe
contact
pad
chip
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1303745A
Other languages
Japanese (ja)
Other versions
JP3076831B2 (en
Inventor
Norio Otani
大谷 典雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP01303745A priority Critical patent/JP3076831B2/en
Publication of JPH03163364A publication Critical patent/JPH03163364A/en
Application granted granted Critical
Publication of JP3076831B2 publication Critical patent/JP3076831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To avoid the deviation of the contact position with a contact surface and to make it possible to perform highly reliable tests in a short time by providing a constitution wherein each tip part of a plurality of probes is directed toward the contact surface of a device under test substantially vertically. CONSTITUTION:A probe card 27 has a probe holder 26 for holding a plurality of probes 29 and a board 27a for fixing the holder. The holder 26 is constituted of a fixing plate 26a for fixing the probe 29, a supporting plate 26b for preventing the deflection in the lateral direction and a stopper plate 26c for preventing the downward deviation. Thus, the longitudinal probe 29 can be held approximately vertically with respect to a contact surface (each pad 3b of each IC chip 3a). The probe 29 is constituted of, e.g. a tip part 29a made of BeCu, a cylindrical case 29b made of stainless steel on which gold is plated, a post part 29c and a spring 31 which imparts specified contact pressure when the tip part 29a comes to contact with the pad 3b. In this way, all the probes 29 are vertically directed to the pads 3b and brought into contact with the specified contact pressure.

Description

【発明の詳細な説明】 イ.産業上の利用分野 本発明は素子試験装置に関するものである。[Detailed description of the invention] stomach. Industrial applications The present invention relates to an element testing device.

ロ.従来技術 一般に、I C (Integrated (:irc
uit)の組立工程においてスクライブ工程によってウ
エハを切り離す前に、ウエハ上に形成された各ICチッ
プの電気的な試験を行うことによりそれらの不良品を検
出するウエハの検査工程が行われている。これは、通常
主に、プローバ(Prober)と呼ばれる、多数のプ
ローブ(各ICチップの各パッドに電気的に接触させる
ための針)が設けられたブローブカードを有する装置と
、ICテスタと呼ばれる高速の自動測定装置とで構成さ
れたテスト・システムによって行われる。即ち、ICテ
スタにより上記プローブを通してICチップの各パッド
(入力パッド)に所定の信号を送り込み、その結果を出
力パッドに接触されたプロープを通してICテスタで測
定することによって各ICチップが良品と不良品とに選
別される。この選別は磁気インク等で不良品を刻印する
ことにより行われる。
B. Prior art In general, I C (Integrated (:irc)
Before separating the wafer by the scribing process in the assembly process of the wafer, a wafer inspection process is performed to detect defective products by electrically testing each IC chip formed on the wafer. This usually mainly consists of a device called a prober, which has a probe card equipped with a number of probes (styles for making electrical contact with each pad of each IC chip), and a high-speed device called an IC tester. The test system consists of automatic measurement equipment and That is, an IC tester sends a predetermined signal to each pad (input pad) of the IC chip through the probe, and the result is measured by the IC tester through a probe that is in contact with the output pad, thereby determining whether each IC chip is good or defective. It is sorted by. This selection is performed by marking defective products with magnetic ink or the like.

上述したプローバの一例を第21図及び第25図におい
て説明する。但し、第21図は第25図のXX l −
XX I線に沿う要部概略断面図、第25図はプローバ
全体の上面図である。
An example of the above-mentioned prober will be explained with reference to FIGS. 21 and 25. However, in Fig. 21, XX l − in Fig. 25
FIG. 25 is a schematic sectional view of the main part taken along line XX I, and a top view of the entire prober.

プローバ1は、試験すべきウエハ3を供給する供給カセ
ット2及び試験されたウエハ3を収納する収納カセット
14と、ウエハ3を予め機械的にアライメントを行うた
めのブリアライメント・ステージ5と、ウエハ3を吸い
上げて夫々所定の位置へ移動させるためのベルヌーイチ
ャック7、12と、ベルヌーイチャック7によって運ば
れたウエハ3を所定の位置で吸着してブロービング(試
験動作)エリア9へ移動させるための吸着ステージ(図
示省略)を有するチャック47と(第21図参照)、ヘ
ッドステージ10に取付けられて所定のブロービングに
供する多数のブローブニ一ドル19を有するブローブカ
ード17とによって主に構成されている。
The prober 1 includes a supply cassette 2 for supplying the wafer 3 to be tested, a storage cassette 14 for storing the wafer 3 to be tested, a realignment stage 5 for mechanically aligning the wafer 3 in advance, and a wafer 3. Bernoulli chucks 7 and 12 for sucking up wafers and moving them to predetermined positions, and suction for sucking wafers 3 carried by the Bernoulli chucks 7 at predetermined positions and moving them to a blobbing (test operation) area 9. It mainly consists of a chuck 47 (see FIG. 21) having a stage (not shown), and a probe card 17 having a large number of blow needles 19 attached to the head stage 10 and used for predetermined probing.

なお、図中の符号4はウエハ3を移動させるためのベル
ト、6はローディング側、8はウエハの形状を測定する
ための変位センサ、11はアンローディング側、15は
プロープ動作が正確に行われるように監視するための顕
微鏡、16はウエハ3のファインアライメント(ウエハ
3上のチップ3aをX軸とY軸を基準にして正確に合わ
せるアライメント)を行うためのファインアライメント
装置の光学ユニットであり、矢印A1〜A7は夫々ウエ
ハ3の移動する方向を示すものである。
In the figure, reference numeral 4 is a belt for moving the wafer 3, 6 is a loading side, 8 is a displacement sensor for measuring the shape of the wafer, 11 is an unloading side, and 15 is an accurate probe operation. 16 is an optical unit of a fine alignment device for performing fine alignment of the wafer 3 (alignment that accurately aligns the chips 3a on the wafer 3 with reference to the X and Y axes); Arrows A1 to A7 each indicate the direction in which the wafer 3 moves.

プローブ動作に際しては、第21図に示すように、チャ
ック47がX,Y方向(水平方向)及び2方向(上下方
向)に動作方多ように構成されていて、ブローブカード
17の開口18を通して顕微鏡15で監視しながら水平
方向の微調整を行い、チャック47を上昇させて各プロ
,−ブ19をICチップ3aの各パッド(第21′図で
は図示省略)に所定の押圧力をもって電気的に接触させ
る。
During probe operation, as shown in FIG. 21, the chuck 47 is configured to operate in multiple directions in the X and Y directions (horizontal direction) and in two directions (vertical direction), and the microscope is inserted through the opening 18 of the probe card 17. 15, make fine adjustments in the horizontal direction while raising the chuck 47, and electrically apply each probe 19 to each pad (not shown in FIG. 21') of the IC chip 3a with a predetermined pressing force. bring into contact.

次に、上述したプローバ1の問題点を第21図〜第24
図において説明する。
Next, the problems of the above-mentioned prober 1 are explained in FIGS. 21 to 24.
This will be explained in the figure.

即ち、上述した例では、プロープ動作を行う際に顕微鏡
15によってブロープカード17の開口18を通して監
視しながらその動作を行わなければならないため、第2
1図に示すように、ブローブカード17に設けられたプ
ローブニードル19をICチップ3aに対して所定の角
度をもって(斜め方向に)配置しなければならない(即
ち、ブローブカード17の開口18を通して顕微鏡15
によりプローブ動作の監視が行えるようなレイアウトに
しなければならない。)。そのため、通常、先端部19
aの部分がほぼく字状に折曲され、しかもその先端に向
かって多少細くなるように形威されたブローブニードル
19は、第22A図に示すように、バッド3bへの接触
の際、どうしても矢印Fの方向(水平方向)に力を受け
、バツド3bとの摩擦によって、第22日図に示すよう
に、その先端部19aが削られる。
That is, in the example described above, when performing the probe operation, the operation must be performed while being monitored through the opening 18 of the probe card 17 using the microscope 15.
As shown in FIG. 1, the probe needle 19 provided on the probe card 17 must be placed at a predetermined angle (in a diagonal direction) with respect to the IC chip 3a (that is, the probe needle 19 provided on the probe card 17 must be placed at a predetermined angle (in a diagonal direction).
The layout must allow for monitoring of probe operation. ). Therefore, the tip 19 is usually
As shown in FIG. 22A, the blow needle 19, whose part a is bent almost into a dogleg shape and becomes slightly thinner toward the tip, is inevitably bent when coming into contact with the pad 3b, as shown in FIG. 22A. A force is applied in the direction of arrow F (horizontal direction), and due to friction with the butt 3b, the tip 19a is scraped as shown in Figure 22.

従って、ブローブニ一ドル19の先端部19aの長さや
径が変動するため、位置ずれを生じ易くをも破損してし
まうことになる。その結果、後工程のグイシング工程に
おいて、絶縁膜の破損した箇所にて水分(湿気)等が侵
入し易く、内部回路素子にダメージを与えるという重大
な問題が生じる。また、通常プローブ19にはタングス
テンが用いられているが、タングステンは材質的に比較
的摩擦に対して弱く、どうしても先端部19aが減るの
を防ぐことはできない。
Therefore, the length and diameter of the tip 19a of the blow needle 19 fluctuate, which tends to cause misalignment and damage. As a result, in the subsequent guising process, water (moisture) is likely to enter the damaged portion of the insulating film, causing a serious problem of damaging internal circuit elements. Furthermore, although tungsten is normally used for the probe 19, tungsten is a material that is relatively weak against friction, and it is impossible to prevent the tip portion 19a from being reduced.

ここで、第23図に示すように、ブローブニ一ドル19
の先端部19aの接触面に対する角度をto  ==I
ll1  ・ cosθと表される。但し、図中のt0
は先端部19aが減る前の接触面に対する水平方向の位
置(原位置)t1は先端部19aの長さがl,だけ減っ
たときの接触面に対する水平方向の位置である。
Here, as shown in FIG.
The angle with respect to the contact surface of the tip 19a of is to ==I
It is expressed as ll1・cosθ. However, t0 in the figure
The horizontal position (original position) t1 with respect to the contact surface before the tip portion 19a is reduced is the horizontal position with respect to the contact surface when the length of the tip portion 19a is reduced by l.

即ち、上式が示すように、l7が大きくなるほどt0と
t7との間隔も大きくなり、位置ずれも大きくなる。ま
た、先端に向かって多少細くなるようにブローブニ一ド
ル19の先端部19aが形威されているため、l,,が
大きくなるほどその径φも大きくなる。
That is, as the above equation shows, as l7 becomes larger, the interval between t0 and t7 becomes larger, and the positional deviation becomes larger. Further, since the tip portion 19a of the blow needle 19 is shaped so as to become somewhat thinner toward the tip, the diameter φ increases as l, becomes larger.

1 なお、第24図は上述した例におけるプローバ1を用い
て多数個のICチップ3aのパッド3bに同時に各ブロ
ーブニードル19を接触させることができないことを説
明するための概略平面図である。
1. FIG. 24 is a schematic plan view for explaining that using the prober 1 in the above-described example, it is not possible to bring the probe needles 19 into contact with the pads 3b of a large number of IC chips 3a at the same time.

ハ.発明の目的 本発明の目的は、プローブ等の接触子による例えばIC
チップのパッド面に対する位置ずれをなくして信頼性の
高い試験を行える素子試験装置を提供することにある。
C. OBJECTS OF THE INVENTION It is an object of the present invention to
It is an object of the present invention to provide an element testing device that can perform highly reliable testing by eliminating misalignment of a chip with respect to a pad surface.

二.発明の構戒 即ち、本発明は、試験されるべき素子の所定箇所に各先
端部を介して電気的に接触される複数の接触子を有し、
前記接触後に前記複数の接触子に信号を供給することに
よって前記素子が試験されるように構成され、前記複数
の接触子のすべてにおいて少なくとも前記各先端部が前
記素子の接触面に対して実質的に垂直に向けられるよう
に構戒された素子試験装置に係るものである。
two. The principle of the invention, that is, the present invention has a plurality of contacts that are electrically contacted via respective tips at predetermined locations of an element to be tested,
The element is configured to be tested by applying a signal to the plurality of contacts after the contact, wherein at least each of the tips of all of the plurality of contacts is substantially against the contact surface of the element. This relates to a device testing device that is oriented so that it is oriented perpendicular to the surface of the device.

なお、上記実質的に垂直とは、理想的には90’を意味
するが、その他、例えば90’±5″といった程度の誤
差範囲をも包含する意味である。
Note that the above-mentioned "substantially perpendicular" ideally means 90', but also includes an error range of, for example, 90'±5''.

ホ.実施例 以下、本発明の実施例を説明する。Ho. Example Examples of the present invention will be described below.

第1図〜第11図は本発明の第1の実施例を示すもので
ある。
1 to 11 show a first embodiment of the present invention.

本例によるウエハの試験装置全体のシステムは上述した
例とほぼ同様であるので、説明を省略するが、著しく異
なる点は、上述したプローバ1におけるブローブカード
17に代えて、rcチップ3aのパッド3b面に対して
すべて垂直に向けられた複数のブローブが設けられたプ
ローブヵードを用いていることである。
The overall system of the wafer testing apparatus according to this example is almost the same as the above-mentioned example, so the explanation will be omitted, but the notable difference is that the probe card 17 in the above-mentioned prober 1 is replaced with the pad 3b of the rc chip 3a. It uses a probe card with a plurality of probes all oriented perpendicular to the plane.

即ち、本例によるブローブヵード27について説明する
と、第1図及び第2図に示すように、主に、複数の垂直
に向けられたプロープ2つを固定して保持するためのホ
ルダ26と、このホルダ26を固定すると共に所定のプ
リント配線が施されたボード27aと、試験時に後述す
るICテスタ3o側に接続された電源V cc及び接地
側V ssとそれらに対応するプローブ29との夫々の
接続のオン・オフを行うためのリレー(RL1〜RL1
6)を取付けると共に所定のプリント配線が施されたリ
レー用ボード23とで構成されている。但し、この例で
は16チップ(ウエハ3上に形威されたICチップ3a
を16個)を同時に測定できるように構或されているた
め、ブローブ29の数も例えばIチップあたりのパッド
数を2l個とすると合計336本となり、また、リレー
も1チップあたり電源側V ccと接地側V ssの組
合せで合計32個必要となるが、説明の都合上、第1図
〜第3図においては接地側V ssのリレーRLI〜R
L16のみを示してあり、電源側V onのリレーは図
示省略してある(この電源側■.のリレーも上記接地側
VssのリレーRL1〜RL16と同様のものを用いて
同様に構或できる。)。
That is, to explain the probe card 27 according to this example, as shown in FIGS. 1 and 2, it mainly includes a holder 26 for fixing and holding two plurality of vertically oriented probes, and this holder. 26 is fixed and a board 27a on which predetermined printed wiring has been applied, and the power supply Vcc and ground side Vss connected to the IC tester 3o side, which will be described later, during testing, and the corresponding probes 29 are connected to each other. Relays for on/off (RL1 to RL1
6) and a relay board 23 to which predetermined printed wiring is attached. However, in this example, 16 chips (IC chips 3a formed on the wafer 3)
Since the probe 29 is configured to be able to measure 16 pads at the same time, for example, if the number of pads per I chip is 2L, the total number of probes 29 is 336, and the relays are also connected to the power supply side V cc per chip. A total of 32 relays are required for the combination of the ground side V ss and the ground side V ss, but for convenience of explanation, in Figures 1 to 3, the ground side V ss relays RLI to R
Only L16 is shown, and the relay on the power supply side Von is omitted from the illustration (the relay on the power supply side 2) can be constructed in the same way by using the same relays RL1 to RL16 on the ground side Vss. ).

ここで、図中の符号21は同軸ケーブル(75Ω)であ
り、これが各ブローバ29の後述するボスト部29cに
直接半田付けされ、更にボード27a上に所定の配線が
施され、そのボード27aから、後述する第5図及び第
8図に示すようにテスタ3oへと所定の配線によって接
続されている。また、符号22はケーブルの押さえ板、
24はリレー用ボード23をボード27a上に固定する
ための固定台、25はブローブホルダ26をボード27
aに取付けるための開口、Cは■。側に接続されたコン
デンサ(第5図及び第8図参照)である。なお、本例で
は、第1図〜第3図に示すように、ブローブカード27
のボード27a上における所定の配線を■.側とV s
s側とに分けて行っている。
Here, the reference numeral 21 in the figure is a coaxial cable (75Ω), which is directly soldered to the later-described boss portion 29c of each blower 29, and furthermore, predetermined wiring is provided on the board 27a, and from the board 27a, As shown in FIGS. 5 and 8, which will be described later, it is connected to a tester 3o by predetermined wiring. In addition, numeral 22 is a cable holding plate;
24 is a fixing base for fixing the relay board 23 on the board 27a, and 25 is a fixing base for fixing the relay board 23 on the board 27a.
The opening for attaching to a, C is ■. 5 and 8). In addition, in this example, as shown in FIGS. 1 to 3, the probe card 27
The predetermined wiring on the board 27a of ■. side and V s
This is done separately on the s side.

ブローブホルダ26は、%2図、第3図及び第4図に示
すように、主に、ブローブ29の固定のための固定用板
26a、プローブ29の横方向への振れを防ぐための支
持frIi.2 6 b及びプローブ29が下方にずれ
るのを防ぐためのストツバ用板の3枚から構或されてい
て、これにより非常に細く、しかも縦に長いプローブ2
9を夫々保持することができる。また、プローブ29は
、例えばBeCu製の二一ドル部(先端部)29a(径
の異なる2つの円柱状をした部分からなっていて、接触
側の径の小さめの部分はその先端に丸みがあり、また、
反対側の径の大きめの部分の端部は三角錐状に形或され
ている。)と、例えばステンレス製の全面に金めつきが
施された円筒状のケース29bと、例えばBeCu製の
ポスト部29C(径の異なる2つの円柱状をした部分か
らなっていて、その両端が夫々三角錐状に形威されてい
る。)と、ケース29bに収容されて二一ドル部29a
がICチップ3aのパッド3bに接触したときに所定の
接触圧が得られるように形威された例えば通常ピアノ線
と呼ばれるSWP製のスプリング31とによって夫々構
成されている。
As shown in Figs. .. 26b and three stopper plates to prevent the probe 29 from shifting downward, which allows the probe 2 to be very thin and vertically long.
9 can be held respectively. The probe 29 is made of BeCu, for example, and consists of a 21 dollar part (tip part) 29a (two cylindrical parts with different diameters, and the part with the smaller diameter on the contact side has a rounded tip. ,Also,
The end of the larger diameter portion on the opposite side is shaped like a triangular pyramid. ), for example, a cylindrical case 29b made of stainless steel with gold plating applied to the entire surface, and a post part 29C made of, for example, BeCu (consisting of two cylindrical parts with different diameters, each with its opposite ends). ) and a 21-dollar part 29a housed in a case 29b.
Each spring 31 is made of, for example, SWP, which is commonly called piano wire, and is shaped so as to obtain a predetermined contact pressure when it comes into contact with the pad 3b of the IC chip 3a.

そして、本例では、第5図及び第6図に示すように、長
方形状をした各チップ3aにおいて短辺側の2辺にパッ
ド3bが夫々設けられ、ウエハ3上における2行8列で
合計16チップ(CHIP1〜CHIP16)の各バッ
ド3bに同時に接触する(パッド3b面に対してすべて
垂直に向けられるように接触する)ように複数のプロー
ブ29が夫々ブローブカード27のプローブホルダ26
にローブ29とテスタ30の接続関係を示す概略ブロッ
ク図である。また、第9図はVss用のリレーRLI〜
RL8 (又はRL9〜RL16)の接続回路図、第1
0図はリレー用ボード23における接続配線パターンを
表す図(即ち、第9図に示した接続回路図をリレー用ボ
ード23上に配線パターンとして形戒するための図)、
第11図は本例において使用されるV ss側の切換え
用リレーRL1〜RL16の外観図(この例では例えば
コイル電圧5vで可動接点タイプのサンコー工業社製V
S−105Nを用いている。)である。ここで、本例で
はVoo側の切換え用リレーRL21〜RL36につい
ての説明は省略してあるが、上述した第9図〜第11図
に示したV ss側切換え用リレー回路と同様に構戒す
ることによって容易にVoo側の切換え用リレー回路(
第5図及び第8図参照)を実現できる.但し、V DD
側のリレー回路では、第9図に示した回路図におけるG
NDラインがテスタ30から所定の電圧が加えられるた
めのV DDラインとなる。
In this example, as shown in FIGS. 5 and 6, pads 3b are provided on the two shorter sides of each rectangular chip 3a, and a total of 2 rows and 8 columns on the wafer 3 are provided. A plurality of probes 29 are attached to the probe holder 26 of the probe card 27 so as to simultaneously contact each pad 3b of 16 chips (CHIP1 to CHIP16) (contact so that they are all oriented perpendicular to the surface of the pads 3b).
2 is a schematic block diagram showing the connection relationship between the lobe 29 and the tester 30. FIG. Also, Figure 9 shows the relay RLI for Vss.
Connection circuit diagram of RL8 (or RL9 to RL16), 1st
0 is a diagram showing a connection wiring pattern on the relay board 23 (that is, a diagram for displaying the connection circuit diagram shown in FIG. 9 as a wiring pattern on the relay board 23),
FIG. 11 is an external view of the switching relays RL1 to RL16 on the Vss side used in this example (in this example, the coil voltage is 5V, the movable contact type is manufactured by Sanko Kogyo Co., Ltd.)
S-105N is used. ). Here, in this example, the explanation of the switching relays RL21 to RL36 on the Voo side is omitted, but they are arranged in the same way as the relay circuits for switching on the Vss side shown in FIGS. 9 to 11 described above. This makes it easy to connect the switching relay circuit on the Voo side (
(See Figures 5 and 8) can be realized. However, VDD
In the side relay circuit, G in the circuit diagram shown in Fig.
The ND line becomes a VDD line to which a predetermined voltage is applied from the tester 30.

テストに際しては、上述の例と同様に、第3図に示すよ
うに、所定の位置調整を行いながらチャック47を上昇
させ、これによって、すべてのプロープ29が、第4B
図に示すように、所定のICチップ3a上の各パッド3
bに対して垂直に向けられ、ばね31により所定の接触
圧を保ちながらそれらのパッド3bに夫々接触させる。
During the test, as in the above example, as shown in FIG.
As shown in the figure, each pad 3 on a predetermined IC chip 3a
b, and are brought into contact with the pads 3b, respectively, while maintaining a predetermined contact pressure by the spring 31.

そして、テスタ30側から所定の信号を各プローブ29
を通して各パッド3bに供給し、その結果を出力パッド
等に接触させられたプローブ29を通してテスタ30側
で検出することによって所定の例えばDCテスト等の各
試験を行う。この際、例えば各試験項目のうち1つの項
目について試験を行った結果が不良であったチップ3a
に対してはそのつとそのチップにおけるVooパッド及
びVssパツドを夫々テスタ30側から回路的に切離さ
なければならないため(そうしないと、他の正常なチ・
ノプ3aにテスタ30側から所定の電圧が十分供給され
なくなってしまい、その他のテスト項目の各試験が行え
なくなる。)、上述したように、各チツプ3aのVlパ
ッド及びV ssパツドとテスタ30側との間に接続さ
れた各リレーRL1〜RL36のうちの不良のチップ3
aに接続されたリレー(例えば第5図に示すCHIPI
が不良だとするとリレーRLI及びRL21)をテスタ
30側のコントロールによってオフさせる。即ち、リレ
ーのコイルにテスタ30側から例えば5vの電圧を加え
ることによってリレースイッチをオフさせ、不良チップ
3aのV 00バッド及びVssバッドのみをテスタ3
0側から切離す。
Then, a predetermined signal is sent from the tester 30 to each probe 29.
A predetermined test such as a DC test is performed by supplying the sample to each pad 3b through the probe 29 and detecting the result on the tester 30 side through a probe 29 brought into contact with an output pad or the like. At this time, for example, the chip 3a that was tested for one of the test items and was found to be defective.
For this reason, the Voo pad and Vss pad of that chip must be separated from the tester 30 side (otherwise, other normal chip
The predetermined voltage is no longer sufficiently supplied to the knob 3a from the tester 30 side, making it impossible to perform tests for other test items. ), as described above, the defective chip 3 of each relay RL1 to RL36 connected between the Vl pad and Vss pad of each chip 3a and the tester 30 side.
relay connected to a (e.g. CHIPI shown in Figure 5)
If it is found to be defective, relays RLI and RL21) are turned off by control on the tester 30 side. That is, by applying a voltage of, for example, 5V to the coil of the relay from the tester 30 side, the relay switch is turned off, and only the V00 and Vss bads of the defective chip 3a are detected by the tester 30.
Disconnect from the 0 side.

そして、実際に、例えば6インチのウエハ3における2
86個のICチップ3a(例えばIMのダイナミックR
AM)の試験手順を第7図において説明すると、まず、
スタート位置から矢印W1で示す方向に向かって(オリ
エンテーションフラット面に向かって)■の領域のすべ
てのチップ3aについて上述した各操作を繰返すことに
よって所定のテストを行う。この際、上述したように、
本例によるプローバ1のプローブカード27には、2行
8列で合計16チップにおける各パッド3bに同時に接
触させることができるプローブ29が設けられているが
、図に示すように、チップ3aの存在しない部分には当
然プローブ29は接触せず、従ってプローブ29が接触
したチップ3aのみの試験が行われる(その他の各領域
においても同様。
And actually, for example, 2 on a 6-inch wafer 3.
86 IC chips 3a (for example, IM dynamic R
AM) test procedure is explained in Figure 7. First,
A predetermined test is performed by repeating the above-mentioned operations for all chips 3a in the area (3) from the start position in the direction indicated by the arrow W1 (toward the orientation flat surface). At this time, as mentioned above,
The probe card 27 of the prober 1 according to this example is provided with a probe 29 that can simultaneously contact each pad 3b of a total of 16 chips arranged in 2 rows and 8 columns. Of course, the probe 29 does not come into contact with the areas where the probe 29 does not touch, and therefore only the chip 3a that the probe 29 touches is tested (the same applies to other areas as well).

次に、■の領域におけるすべてのチソプ3aについて各
試験を行った後、図中に矢印W2で示す方向に向かって
(オリエンテーションフラット面から図の下方に向かっ
て)■の領域のすべてのチップ3aについて上述と同様
の試験を行う。そして、■の領域におけるすべてのチッ
プ3aについての各試験を行った後、同様にして矢印W
3、W4及びW5の示す各方向に向かって■、■、■の
各領域におけるすべてのチップ3aについての各試験を
行うことによってウエハ3の試験を完了する。
Next, after performing each test on all the chips 3a in the region (■), all the chips 3a in the region (■) are Perform the same test as above. After performing each test on all the chips 3a in the region (■), similarly, arrow W
3. The test of the wafer 3 is completed by performing each test on all the chips 3a in each area of ■, ■, ■ in each direction indicated by W4 and W5.

なお、木例においては図示省略したが、例えば上述した
第3図においてチャック47の所定箇所にCCDカメラ
等を設置し、更に所定の光学系装置によって各プローブ
29が各ICチップ3aのパノド3bに接触する様子を
上記CCDカメラによって外部からモニタできるように
構成された所定のモニタ手段を有することにより、テス
トの際) には上述した例と同様にウエハ3 (ICチップ3a)
の位置の微調整が容易に行える。
Although not shown in the tree example, a CCD camera or the like is installed at a predetermined location on the chuck 47 in FIG. By having a predetermined monitoring means configured to be able to externally monitor the state of contact using the above-mentioned CCD camera, the wafer 3 (IC chip 3a) is
Fine adjustment of the position can be easily performed.

また、実際にはウエハ3上に形威されたICチップ3a
中に、性能は良好であるので本来は良品であるが、製品
としては良品として扱えないチップ3aが存在する(例
えばウェハ3の裏面には通常金めっきが施されるが、そ
の外周にはこれが施されない領域がどうしてもできてし
まう。)。予めそれらのチップ3aをテストしないチッ
プ(INK  CHIP)と決めてテストは行わないが
(本例では、第7図に示したように、ウェハ3上に形威
されたICチップ3aは全部で316個あるが、そのう
ち図示省略の上記INK  −CHIPが30個存在す
る。)、上述した例では説明の都合上、図示省略してあ
る(以下の例においても同様。)。
In addition, the IC chip 3a actually formed on the wafer 3
Among them, there is a chip 3a that is originally a good product because its performance is good, but cannot be treated as a good product as a product (for example, the back side of the wafer 3 is usually gold plated, but the outer periphery is not coated with gold). (There will inevitably be areas where this is not done.) These chips 3a are determined in advance as untested chips (INK CHIP) and are not tested (in this example, as shown in FIG. 7, there are a total of 316 IC chips 3a formed on the wafer 3). Among them, there are 30 INK-CHIPs (not shown), which are not shown in the above example for convenience of explanation (the same applies to the following examples).

以上に説明したように、本例によれば、複数のプローブ
29の先端部29aがICチップ3aのパッド3bの接
触面に対してすべて垂直に向けられるように構成されて
いるので、上述した従来のプロープ19のようにその先
端部19aが、パッド3bの接触面に対して斜めに(所
定の角度で)接触することはない。従って、プローブ2
9がICチップ3aのパッド3bに接触する際に、上述
したような横方向の力を受けることによる位置ずれを生
じることはなく (即ち、第4B図に示すように、プロ
ーブ29の先端部29aがパノド3bの接触面に対して
垂直に向けられて接触しているため、横方向の力は受け
ない。)、その位置決めも容易となり、信頼性の高い試
験が行える。
As explained above, according to this example, the tips 29a of the plurality of probes 29 are all oriented perpendicularly to the contact surface of the pad 3b of the IC chip 3a. The tip portion 19a of the probe 19 does not contact the contact surface of the pad 3b obliquely (at a predetermined angle). Therefore, probe 2
When the probe 9 comes into contact with the pad 3b of the IC chip 3a, the displacement due to the lateral force described above does not occur (that is, as shown in FIG. 4B, the tip 29a of the probe 29 Since it is oriented perpendicularly to the contact surface of the panod 3b and is in contact with it, it does not receive any lateral force.), its positioning becomes easy, and a highly reliable test can be performed.

また、木例では、上述したように、ブローブ29の先端
部29aにBeCuを用いているので、材質的に接触抵
抗が小さく、従って接触面における摩擦に対する悪影響
も少なく、従来のようにプローブ29の先端部29aの
摩擦等による減りを心配する必要もない。また、本例で
は、上述したように、プローブ29の先端部29aとは
別に形成されたスプリング3Jによってバノド3b面に
対する所定の接触圧を保持できるように構或しているの
で、そのスプリング31を適切に設計することによって
容易に上記接触圧を適宜設定できる。
In addition, in the wooden example, as mentioned above, since BeCu is used for the tip 29a of the probe 29, the contact resistance of the material is small, and therefore there is little negative effect on friction on the contact surface, and the probe 29 is made of BeCu as described above. There is no need to worry about wear of the tip 29a due to friction or the like. Furthermore, in this example, as described above, the spring 3J formed separately from the tip 29a of the probe 29 is configured to maintain a predetermined contact pressure against the surface of the blade 3b. By appropriate design, the above contact pressure can be easily set appropriately.

また、本例において注目すべきことは、上述した第5図
及び第6図において示したように、第7図に示すウエハ
3上において2行8列で合計16チップ(CHIP1〜
CHIP16)のrcチップ3aを同時に試験できるこ
とである。即ち、従来の斜めに突出したプローブ19(
第21図参照)によって第24図に示すように、本例の
ような16チップのICチップ3aを同時に試験するこ
とを考えた場合、上述したようなプローブ19のレイア
ウト上の制約により(即ち、従来のプローブ19では、
第21図に示したように横方向のレイアウトの制約を受
ける。)、隣接するチソプ3a間(例えばCHIP1と
CHI P9)において夫々隣接する各パッド3bへの
プローブ19の接触は不可能であるが、本例においては
、上述したように、各ICチップ3aの夫々のパッド3
bの接触面に対してすべて垂直に向けられるような複数
のプローブ29を有しているので、従来のように横方向
のレイアウト上の制約をほとんど問題にする必要がなく
、そのレイアウト上の自由度が増すことになる。その結
果、16チップ(CHIP1〜CHIP16)のすべて
の各パッド3bにブロープ29を接触させることができ
、本例のように例えば16チップ等といった多チップを
同様に試験することが可能となる。また、従来のプロー
ブ19ではチップ3a上のバッド3bの位置によってそ
のプロープ19の長さが異なり、そのためパッド3bへ
の接触力が異なりて所定の電圧が供給されなくなる可能
性があるが、本例によるブロープ2≦は、パッド3bの
位置によらず、一定の接触力を夫々のパッド3bに与え
ることができる。
What should be noted in this example is that, as shown in FIGS. 5 and 6 above, a total of 16 chips (CHIP1 to CHIP 1 to
The rc chip 3a of CHIP16) can be tested at the same time. That is, the conventional obliquely protruding probe 19 (
When considering testing 16 IC chips 3a at the same time as in this example, as shown in FIG. In the conventional probe 19,
As shown in FIG. 21, the layout is constrained in the horizontal direction. ), it is impossible for the probe 19 to contact each adjacent pad 3b between adjacent chips 3a (for example, CHIP1 and CHI P9), but in this example, as described above, pad 3
Since it has a plurality of probes 29 that are all oriented perpendicularly to the contact surface of b, there is almost no need to worry about lateral layout constraints as in the past, and the layout is free. The degree will increase. As a result, the probe 29 can be brought into contact with all the pads 3b of the 16 chips (CHIP1 to CHIP16), making it possible to test a large number of chips, such as 16 chips, in the same way as in this example. In addition, in the conventional probe 19, the length of the probe 19 varies depending on the position of the pad 3b on the chip 3a, and therefore the contact force to the pad 3b varies and there is a possibility that a predetermined voltage may not be supplied. Blope 2≦ can apply a constant contact force to each pad 3b regardless of the position of the pad 3b.

そして、実際に、1チップごとにテストを行った場合に
は、1枚のウエハ3上のすべての(例えば286チップ
)ICチップ3aのテストを完了するのに約2.19時
間という非常に多大な時間を要していたのに対し、本例
では上述したように16チップを同時にテストできるの
で、その要する時間を約12.9分と大幅に短縮できる
ことになる。これは、従来のテスト装置では全く考えら
れない画期的なことである。
In fact, if the test was conducted one chip at a time, it would take about 2.19 hours to complete the test of all (for example, 286 chips) IC chips 3a on one wafer 3. However, in this example, 16 chips can be tested at the same time as described above, so the time required can be significantly shortened to about 12.9 minutes. This is a breakthrough that would be completely unthinkable with conventional test equipment.

第12図〜第14図は本発明の他の例を示すものであっ
て、基本的な構造やその動作等は上述の第1の実施例と
ほぼ同様であるので、説明を省略するが、異なる点は、
ウエハ3上において1行1列で合計8チップ(CHIP
I〜CHI P8)を同時にテストするように構成され
ていることである。
FIGS. 12 to 14 show other examples of the present invention, and since the basic structure and operation thereof are almost the same as the above-mentioned first example, the explanation will be omitted. The difference is that
A total of 8 chips (CHIP
I to CHI P8) are configured to be tested simultaneously.

即ち、第13図及び第14図に示すように、上述の例と
同様の複数のプロープ29がCH I P 1〜CH 
I P8の各ICチップ3aにおける各パッド3b(V
ss側とV DD側の2辺に夫々位置している各パッド
)の接触面に対してすべて垂直に向けられるようにして
各パッド3bの接触面に同時に接触するように構成され
ている。
That is, as shown in FIGS. 13 and 14, a plurality of probes 29 similar to the above example are connected to CH I P 1 to CH
Each pad 3b (V
The contact surfaces of the pads (pads located on the ss side and VDD side) are all oriented perpendicularly to the contact surfaces of the pads 3b, respectively, so that they simultaneously contact the contact surfaces of the pads 3b.

従って、本例においても上述の例と同様にブローブ29
のICチップ3a上のバッド3bの接触面に接触する際
の位置ずれを心配する必要がないという利点を有すると
共に、この例でも、上述したように、8チノプ(CHI
P1〜CH I P8)を同時にテストできるように構
成しているので、実際に1枚のウエハ3上のすべての(
例えば286チップ)ICチップ3aのテストを完了す
るのに約20.8分と非常に短い時間で行えることは上
述の例と同様に注目すべきことである。
Therefore, in this example as well, the probe 29
This example has the advantage that there is no need to worry about misalignment when contacting the contact surface of the pad 3b on the IC chip 3a.
P1 to CH I P8) can be tested simultaneously, so all (P1 to CH I P8) on one wafer 3 can be tested simultaneously.
As with the above example, it is noteworthy that the test of the IC chip 3a (for example, 286 chips) can be completed in a very short time of about 20.8 minutes.

第15図及び第16図は本発明の他の例を示すものであ
って、基本的な構成は上述した第12図〜第14図の例
とほぼ同様であるので説明を省略するが、その他の異な
る点は、図に示すように、銅等により所定の配線パター
ン38aが施されたフレキシブル基板38を用いること
によって、ブローブカード37のボード37a上におけ
る同軸ケーブル等の配線の引回しを必要とせずに、予め
プロープ29を所定のプローブホルダ36に取付けてお
いてから、ブローブカード37のボード37aの開口部
35に挿入してそのボード37aに固定し、更に直接プ
ローブ29をフレキシブル基板38上に設けられたスル
ーホール38bを通して容易に取付けることができる。
FIG. 15 and FIG. 16 show other examples of the present invention, and the basic configuration is almost the same as the example shown in FIGS. The difference is that, as shown in the figure, by using a flexible substrate 38 with a predetermined wiring pattern 38a made of copper or the like, it is not necessary to route wiring such as coaxial cables on the board 37a of the probe card 37. First, attach the probe 29 to a predetermined probe holder 36 in advance, insert it into the opening 35 of the board 37a of the probe card 37 and fix it to the board 37a, and then directly attach the probe 29 onto the flexible board 38. It can be easily attached through the provided through hole 38b.

従って、上述したように、予め所定の配線パターン38
aが施されたフレキシブル基板38を用いているため、
プローブ29とテスタ30側との接続を行うためのブロ
ープカード37のボード37a上における配線の引回し
等を行う必要がないので、プロープカード37の製作も
容易となり、実装上も好都合となる。また、フレキシブ
ル基板38を変更することによって容易に配線パターン
を適宜変更でき、プローブ29とテスタ30側との接続
関係を適宜設定できる。また、フレキシブル基板38の
ようにフレキシブルな材料を用いているので、多重配線
も可能となり、実装密度の向上にもつながる。
Therefore, as described above, the predetermined wiring pattern 38
Since a flexible substrate 38 is used,
Since there is no need to route wiring on the board 37a of the probe card 37 for connecting the probe 29 and the tester 30 side, the probe card 37 can be manufactured easily and is convenient for mounting. Further, by changing the flexible substrate 38, the wiring pattern can be easily changed as appropriate, and the connection relationship between the probe 29 and the tester 30 side can be set as appropriate. Furthermore, since a flexible material like the flexible substrate 38 is used, multiple wiring becomes possible, which leads to an improvement in packaging density.

但し、本例では説明の都合上、各ICチップ3aのV 
noパッド及びV。パッドとテスタ30側との接続を切
離すための各リレーは図示省略してあるが、それらは上
述の例と同様に構或できる。また、図中の符号39はフ
レキシブル基板38をボード37a上に保持するための
補強板であるが、第16図においては図示省略してある
However, in this example, for convenience of explanation, V of each IC chip 3a is
no pad and V. Although the relays for disconnecting the pads from the tester 30 side are not shown, they can be configured in the same manner as in the above example. Further, the reference numeral 39 in the figure is a reinforcing plate for holding the flexible substrate 38 on the board 37a, but it is not shown in FIG. 16.

第17図は本発明の更に他の例を示すものであって、上
述した各例における複数のプローブ29は、全体がIC
チップ3aの各パッド3bの接触面に対してすべて垂直
に向けられるように構成されているが、本例の場合、プ
ロープ49の各先端部49aのみがパッド3bの接触面
に対してすべて垂直に向けられるように構成されている
ものであって、その他の構成は従来のブローブ19と同
様である。
FIG. 17 shows still another example of the present invention, in which the plurality of probes 29 in each of the above-described examples are entirely integrated into an IC.
Although the probe 49 is configured to be oriented perpendicularly to the contact surface of each pad 3b of the chip 3a, in this example, only each tip 49a of the probe 49 is oriented perpendicularly to the contact surface of the pad 3b. The other structure is similar to the conventional probe 19.

従って、本例においても、上述の例と同様に、ブローブ
49の各先端部49aがICチップ3aに対する各パッ
ド3bの接触面に対してすべて垂直に向けられるように
構成されているので、パノド3bに接触する際のプロー
ブ49の位置ずれ等とほとんど心配する必要がないとい
う利点を有していると共に、本例の場合、プローブ49
の先端部49aの設計を従来のものから多少変更するこ
とにより容易に実現できる。
Therefore, in this example as well, as in the above-mentioned example, each tip 49a of the probe 49 is configured to be oriented perpendicularly to the contact surface of each pad 3b with respect to the IC chip 3a. This has the advantage that there is almost no need to worry about the positional deviation of the probe 49 when it comes into contact with the probe 49.
This can be easily realized by slightly changing the design of the tip portion 49a from the conventional one.

第18図はICチンプ3aにおいてパッド3bが4辺に
位置する例であり、図示はしていないが、上述した例に
おけるプロープ29を用いれば、図に示したような配列
パターンのパッド3bを有するICチップ3aにおいて
も多チップ(例えば上述した例のように16チップ)を
同時に試験できるように容易に構成できる。
FIG. 18 shows an example in which the pads 3b are located on four sides of the IC chimp 3a. Although not shown, if the probe 29 in the above-mentioned example is used, the pads 3b can be arranged in the arrangement pattern shown in the figure. The IC chip 3a can also be easily configured so that multiple chips (for example, 16 chips as in the above example) can be tested at the same time.

第19図及び第20図は上述したプローブ29のポスト
部29cを絶縁性を有するキャップ5oを用いて覆うこ
とにより、夫々隣り合うプローブ29同士のショートを
防止できるようにした例である。即ち、図に示すように
、各プロープ29のポスト部29cに上述の例と同様に
ケーブル21が半田付けされ、更にその半田付けされた
ケーブル21と共にポスト部29cをキャップ5oによ
り覆ってから、夫々隣り合うプローブ29のボスト部2
9cに設けられたキャップ5oを交互に左右に曲げる。
FIGS. 19 and 20 show examples in which short circuits between adjacent probes 29 can be prevented by covering the post portion 29c of the probe 29 with an insulating cap 5o. That is, as shown in the figure, the cables 21 are soldered to the post portions 29c of each probe 29 in the same manner as in the above example, and the post portions 29c and the soldered cables 21 are covered with the caps 5o. Bost portions 2 of adjacent probes 29
The cap 5o provided on the cap 9c is bent left and right alternately.

以上、本発明を例示したが、上述した例は本発明の技術
的思想に基づいて更に変形可能である。
Although the present invention has been illustrated above, the above-described examples can be further modified based on the technical idea of the present invention.

例えば上述した例では複数のプローブの先端部がICチ
ップ3aの各パッド3bの接触面に対して完全にすべて
垂直に向けられるように構或したが、上記接触面に対し
て完全に垂直でなくて多少ずれていてもよく、或いは多
少角度を垂直からずらしてもよく、要は実質的に垂直で
あればよい。
For example, in the above example, the tips of the plurality of probes were configured to be completely perpendicular to the contact surface of each pad 3b of the IC chip 3a. The angle may be slightly deviated from the vertical, or the angle may be slightly deviated from the vertical, as long as it is substantially perpendicular.

また、上記プローブの材質、形状や構造等も種々変更し
てよく、例えば上述したプロープ29のパッド3b面へ
の接触圧を保持する手段は、ばね31以外にも弾性を有
する適宜の手段を用いてもよい。
Further, the material, shape, structure, etc. of the probe may be changed in various ways. For example, as the means for maintaining the contact pressure of the probe 29 to the pad 3b surface, an appropriate elastic means other than the spring 31 may be used. You can.

また、その他の各構或部分も種々変形可能である。In addition, other structures and portions can also be modified in various ways.

また、上述した例ではl6チ・ンプ及び8チップを同時
に試験する例について説明したが、上述したブローブ2
9等のように措或することにより、24チップや32チ
ップはもちろんのことl枚のウエハを一度に同時に試験
することも可能となる。また、上述した第18図の例の
ように、4辺にパッド3bを有するICチップ3aに対
し、多チップ同時測定用に構成されたブローブ29を有
するブローブカードを用いれば、2辺にパッド3bを有
するものにも使用でき、バッド3bのレイアウトによら
ずに自由度の高いウエハの試験が行える。更に、例えば
ウエハ3を吸着させたチャック47自体を回転させるよ
うに構成したり、プローブを設けたブローブカード自体
を回転可能に構成することにより、いちいちプローブカ
ード等を交換しなくとも容易に適切なウエハの試験が行
える。
In addition, in the above example, an example was explained in which 16 chips and 8 chips were tested simultaneously, but the probe 2 mentioned above
By using measures such as 9, it becomes possible to test not only 24 chips or 32 chips but also one wafer at a time. Further, as in the example shown in FIG. 18, if a probe card having a probe 29 configured for simultaneous multi-chip measurement is used for an IC chip 3a having pads 3b on four sides, pads 3b on two sides can be used. The wafer can be tested with a high degree of freedom regardless of the layout of the pad 3b. Furthermore, for example, by configuring the chuck 47 that holds the wafer 3 to rotate itself, or by configuring the probe card itself that is equipped with a probe to be rotatable, it is possible to easily obtain appropriate information without having to replace the probe card etc. each time. Can perform wafer testing.

また、上述した各例では、各プローブが同時にICチン
プ3aの各パッド3bに接触するように構或されている
が、例えばプランジャソレノイド等の適宜の選択手段を
用いて各プロープのうち、所定のブローブのみを選択的
にパッドに接触させるように構成することも可能である
Further, in each of the above-mentioned examples, each probe is configured to contact each pad 3b of the IC chimp 3a at the same time. It is also possible to configure only the probe to selectively contact the pad.

なお、上述した各例ではICチップの試験に本発明を適
用したが、その他の素子の試験に本発明を適用しても勿
論よい。
In each of the above-mentioned examples, the present invention was applied to the test of an IC chip, but the present invention may of course be applied to the test of other elements.

へ.発明の作用効果 本発明は、上述したように、複数の接触子(例えば上述
したプローブ29、49)のすべてにおいて少なくとも
各先端部(例えば上述した先端部29a,49a)がI
Cチップ等の素子のパッド等の接触面に対して実質的に
垂直に向けられるように構成しているので、従来のプロ
ーブ等のように上記接触面に対してその先端部が斜めに
接触することがない。従って、それによる上記接触面に
対する上記接触子の位置ずれのない、信頼性の高い素子
試験装置を提供できる。
fart. Effects of the Invention As described above, in the present invention, at least each tip portion (for example, the tip portions 29a, 49a mentioned above) of all the plurality of contacts (for example, the probes 29, 49 mentioned above) has an I.
Since it is configured to be oriented substantially perpendicularly to the contact surface of the pad of an element such as a C-chip, its tip comes into contact with the contact surface at an angle, unlike conventional probes. Never. Therefore, it is possible to provide a highly reliable device testing device that does not cause any displacement of the contact with respect to the contact surface.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第20図は本発明の実施例を示すものであって
、 第1図は本発明による16チップを同時に試験できるよ
うに構或されたブローブカードの斜視図、第2図は第1
図の一部破断斜視図、 第3図は第1図の■一■線に沿うプセーブカードとその
周辺のプローバ装置を示す要部断面図、第4A図はプロ
ープの内部構造及びそのプローブがICチップのパッド
に接触する前の状態を示す要部断面図、 第4B図は同プロープがICチップのパッドに接触した
後の状態を示す要部断面図、 第5図は各プローブを介して16個のICチップにおけ
る各パッドとテスタ側とが夫々接続されていることを説
明するための概略平面図、第6図は各プロープが16個
のICチップにおける各パッドに接触していることを説
明するための概略平面図、 第7図は実際のウエハにおいてプローバ装置によって試
験を行う手順を説明するための平面図、第8図は各プロ
ーブとテスタとの接続関係を説明するための}既略ブロ
ック図、 第9図はVss用パッドとテスタ側との接続を切離すた
めのリレー用のリレー回路図、 第10図は同リレー回路の実装用パターン図、第11図
はV ss用パッドとテスタ側との接続を切離すための
リレーの外観図、 第12図は本発明の他の例を示すブロープカードの斜視
図、 第13図は第12図のxm−xm線に沿うブロープカー
ドとその周辺のプローパ装置を示す要部断面図、 第14図は各プローブを介して8個のTCチノブにおけ
る各パッドとテスタ側とが夫々接続されていることを説
明するための概略平面図、第15図は本発明の他の例に
よるプローブカードとその周辺のプローバ装置を示す要
部断面図、第16図は第15図の例によるブローブカー
ドの分解斜視図、 第17図は本発明の他の例によるプローブの要部断面図
(但し、プローブは説明の都合上、断面を表す斜線を省
略してある。)、 第18図はICチップにおいて4辺にバッドを有する例
を示す概略平面図、 第19図はプローブに隣り合うプロープ同士の電気的シ
ョートを防止するためのキャップを取付ける状態を示す
斜視図、 第20図はすべてのプローブにキャンプを取付けた状態
を示す概略斜視図 である。 第21図〜第25図は従来例を示すものであって、 第21図は従来のブロープカードとその周辺のブローバ
装置を示す要部断面図(後述する第2!図のxxt−x
xt線断面図)、 第22A図及び第228図は夫々従来のプロ−ブのIC
チップのパッド面に対する位置ずれを説明するための要
部断面図(但し、説明の都合上、プローブには断面を表
す斜線を省略しである。)、 第23図はプローブのパッドに対する位置ずれによって
その先端部が減る様子を説明するためのプローブの要部
斜視図、 第24図は従来のプローブによって16個のICチンプ
の各パッドに同時に夫々接触させることは不可能である
ことを説明するための概略平面図、 第25図はプローバ装置の平面図 である。 なお、図面に示す符号において、 1・・・・・・・・・ブローバ装置 3・・・・・・・・・ウエハ 3a・・・・・・・・・ICチップ 3b・・・・・・・・・パッド 19、29、49・・・・・・・・・7” t:l −
 7’19a、29a、49a・・・・・・・・・先端
部10、20・・・・・・・・・ヘッドステージ21・
・・・・・・・・同軸ケーブル 26、36・・・・・・・・・ブロープホルダ27、3
7・・・・・・・・・プロープカード30・・・・・・
・・・テスタ 47・・・・・・・・・チャック RLI〜RL36・・・・・・・・・リレーである。
1 to 20 show embodiments of the present invention, in which FIG. 1 is a perspective view of a probe card according to the present invention configured to be able to test 16 chips at the same time, and FIG. 1
Figure 3 is a cross-sectional view of the main parts of the probe card and its surrounding prober device taken along line 1 and 2 in Figure 1. Figure 4A is a partially cutaway perspective view of the internal structure of the probe and its probe. Figure 4B is a cross-sectional view of the main part showing the state before the probe contacts the pad of the IC chip, Figure 5 is a cross-sectional view of the main part showing the state after the probe contacts the pad of the IC chip, and Figure 5 is a cross-sectional view of the main part showing the state before the probe contacts the pad of the IC chip. A schematic plan view for explaining that each pad on 16 IC chips is connected to the tester side, and FIG. 6 shows that each probe is in contact with each pad on 16 IC chips. FIG. 7 is a schematic plan view for explaining the procedure for testing an actual wafer using a prober device, and FIG. 8 is a schematic plan view for explaining the connection relationship between each probe and the tester. Schematic block diagram, Figure 9 is a relay circuit diagram for a relay to disconnect the Vss pad from the tester side, Figure 10 is a mounting pattern diagram of the relay circuit, and Figure 11 is a Vss pad. Fig. 12 is a perspective view of a blow card showing another example of the present invention; Fig. 13 is a blow card taken along the xm-xm line in Fig. 12. FIG. 14 is a schematic plan view illustrating that each pad in the eight TC chinobu is connected to the tester side through each probe. FIG. 15 is a cross-sectional view of a main part showing a probe card and a surrounding prober device according to another example of the present invention, FIG. 16 is an exploded perspective view of the probe card according to the example of FIG. 15, and FIG. A cross-sectional view of the main part of a probe according to another example (however, for convenience of explanation, the diagonal lines representing the cross section of the probe are omitted). FIG. 18 is a schematic plan view showing an example of an IC chip having pads on four sides. Figure 19 is a perspective view showing a state in which caps are attached to the probes to prevent electrical shorts between adjacent probes, and Figure 20 is a schematic perspective view showing a state in which camps are attached to all probes. . 21 to 25 show a conventional example, and FIG. 21 is a sectional view of a main part showing a conventional blow card and a blow bar device around it (xxt-x in FIG. 2, which will be described later).
xt line sectional view), Figure 22A, and Figure 228 respectively show the IC of the conventional probe.
A cross-sectional view of the main part to explain the misalignment of the chip with respect to the pad surface (however, for convenience of explanation, the diagonal lines representing the cross section are omitted on the probe). Figure 24 is a perspective view of the main part of the probe to explain how the tip decreases; Figure 24 is to explain that it is impossible to contact each pad of 16 IC chimps simultaneously with a conventional probe. FIG. 25 is a schematic plan view of the prober device. In addition, in the symbols shown in the drawings, 1...Blowbar device 3...Wafer 3a...IC chip 3b... ...Pad 19, 29, 49...7" t:l -
7'19a, 29a, 49a...Tip portions 10, 20...Head stage 21.
......Coaxial cable 26, 36...Brobe holder 27, 3
7... Prope card 30...
. . . Tester 47 . . . Chuck RLI to RL 36 . . . Relay.

Claims (1)

【特許請求の範囲】[Claims] 1、試験されるべき素子の所定箇所に各先端部を介して
電気的に接触される複数の接触子を有し、前記接触後に
前記複数の接触子に信号を供給することによって前記素
子が試験されるように構成され、前記複数の接触子のす
べてにおいて少なくとも前記各先端部が前記素子の接触
面に対して実質的に垂直に向けられるように構成された
素子試験装置。
1. A plurality of contacts are electrically contacted via respective tips at predetermined locations of the element to be tested, and the element is tested by supplying a signal to the plurality of contacts after the contact. an element testing device configured to be configured such that at least each of the tips of all of the plurality of contacts is oriented substantially perpendicularly to a contact surface of the element.
JP01303745A 1989-11-22 1989-11-22 Device test equipment Expired - Fee Related JP3076831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01303745A JP3076831B2 (en) 1989-11-22 1989-11-22 Device test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01303745A JP3076831B2 (en) 1989-11-22 1989-11-22 Device test equipment

Publications (2)

Publication Number Publication Date
JPH03163364A true JPH03163364A (en) 1991-07-15
JP3076831B2 JP3076831B2 (en) 2000-08-14

Family

ID=17924764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01303745A Expired - Fee Related JP3076831B2 (en) 1989-11-22 1989-11-22 Device test equipment

Country Status (1)

Country Link
JP (1) JP3076831B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021617A (en) * 1999-07-07 2001-01-26 Tesetsuku:Kk Method for carrying electronic part and its device
JP2007147589A (en) * 2005-11-24 2007-06-14 Powerchip Semiconductor Corp Probe device and system
JP2011137756A (en) * 2009-12-28 2011-07-14 Okutekku:Kk Testing device, test method, and opening/closing device
CN103969475A (en) * 2014-04-22 2014-08-06 上海华力微电子有限公司 Probe card device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789328B2 (en) * 2001-04-17 2004-09-14 Brooks Automation, Inc. Semiconductor load port alignment device
JP4338205B2 (en) 2006-03-29 2009-10-07 Tdk株式会社 Pod clamp unit, load port with pod clamp unit, mini environment system with pod and load port

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021617A (en) * 1999-07-07 2001-01-26 Tesetsuku:Kk Method for carrying electronic part and its device
JP2007147589A (en) * 2005-11-24 2007-06-14 Powerchip Semiconductor Corp Probe device and system
JP2011137756A (en) * 2009-12-28 2011-07-14 Okutekku:Kk Testing device, test method, and opening/closing device
CN103969475A (en) * 2014-04-22 2014-08-06 上海华力微电子有限公司 Probe card device

Also Published As

Publication number Publication date
JP3076831B2 (en) 2000-08-14

Similar Documents

Publication Publication Date Title
US6476626B2 (en) Probe contact system having planarity adjustment mechanism
US6605951B1 (en) Interconnector and method of connecting probes to a die for functional analysis
KR100196195B1 (en) Probe card
JPH04233480A (en) Flexible-tape type probe
JPH03163364A (en) Device testing apparatus
KR100638330B1 (en) Adapter For Testing Conductor Arrangements
JP2764854B2 (en) Probe card and inspection method
JPH03231438A (en) Probe card and probe device using the same
JPH10206464A (en) Probe apparatus
KR101322265B1 (en) Test probe apparatus
KR100706228B1 (en) Apparatus and method for testing electrical characterization of semiconductor workpiece
JPS612338A (en) Inspection device
KR100543191B1 (en) Probe guide assembly
KR200340108Y1 (en) Probe guide assembly
JP2000206148A (en) Prose card and probing method using the same
KR200339978Y1 (en) Probe guide assembly
KR100955493B1 (en) The probe block structure of probe card for semiconducter testing apparatus
JPH06308155A (en) Probe device
KR20050029066A (en) Probe card
JP3047361B2 (en) Probe needle position detection method
JPH1164385A (en) Probe for substrate for inspection
JPH02216467A (en) Prober
KR100292822B1 (en) Probe card for testing ic chip
JPH05160210A (en) Prober
JPS5918864B2 (en) Semiconductor wafer inspection equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees