JPH03159382A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH03159382A JPH03159382A JP1298320A JP29832089A JPH03159382A JP H03159382 A JPH03159382 A JP H03159382A JP 1298320 A JP1298320 A JP 1298320A JP 29832089 A JP29832089 A JP 29832089A JP H03159382 A JPH03159382 A JP H03159382A
- Authority
- JP
- Japan
- Prior art keywords
- floating diffusion
- solid
- gate
- transfer shift
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 238000007667 floating Methods 0.000 claims abstract description 36
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000000593 degrading effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000005036 potential barrier Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は固体撮像素子に関し、特にその水平転送出力さ
れる電荷を検出し、出力信号として取り出す7ローティ
ング・ディフユージョン・アンプに関する。
れる電荷を検出し、出力信号として取り出す7ローティ
ング・ディフユージョン・アンプに関する。
(0従米の技術
固体撮像素子はフィールド情報の転送方式により、イン
ターライン転送方式とフレーム転送方式に大別されるが
、何れの方式の固体撮像素子であれ、凡そ撮像部、垂直
転送シフトレジスタ、水平転送シフトレジスタ並びにフ
ローティング・ディフユージョン●アンプ(float
ing diffusion amplifier;以
下、FDAと称する)から購或されている。そして、各
フィールド期間に撮像部に蓄積されるフィールド電荷は
垂直転送シフトレジスタを介して水平転送シフトレジス
タに1行ずつ与えられ、この水平転送シフトレジスタに
より水平転送される電荷がFDAで検出されて、フィー
ルド電荷に対応する出力信号が1行ずつシリアル出力さ
れるようなされている。
ターライン転送方式とフレーム転送方式に大別されるが
、何れの方式の固体撮像素子であれ、凡そ撮像部、垂直
転送シフトレジスタ、水平転送シフトレジスタ並びにフ
ローティング・ディフユージョン●アンプ(float
ing diffusion amplifier;以
下、FDAと称する)から購或されている。そして、各
フィールド期間に撮像部に蓄積されるフィールド電荷は
垂直転送シフトレジスタを介して水平転送シフトレジス
タに1行ずつ与えられ、この水平転送シフトレジスタに
より水平転送される電荷がFDAで検出されて、フィー
ルド電荷に対応する出力信号が1行ずつシリアル出力さ
れるようなされている。
第・1図はそのような固体撮像素子のFDAの平面構造
を説明しており、MOS構造である水平転送シフ1・レ
ジスタ(1】)はその最終ステージのみがチャネル(1
1’)、第1層ポリシリコンゲー}’ (11+)(+
21)、第2層ポリシリコンゲート(11.)(12,
)として示され、同様にF D A (13)はチャネ
ル(13’)アウトプットゲー} (13.)、フロー
ティング・ディフユージョン(13fi)、リセットゲ
ート(13。)、Jセントダイオード(13i)並びに
オンチップのソースホロワ(13.)として示されてい
る。なお、ノセットダイオード(1:L)は,Iffi
常VDIJ電位にバイアスされ、アウトプットゲート(
13.)はそのゲートfに適度の高さのポテンシャル障
壁が形戊されるようなDCTL位■。にバイアスされて
いる。
を説明しており、MOS構造である水平転送シフ1・レ
ジスタ(1】)はその最終ステージのみがチャネル(1
1’)、第1層ポリシリコンゲー}’ (11+)(+
21)、第2層ポリシリコンゲート(11.)(12,
)として示され、同様にF D A (13)はチャネ
ル(13’)アウトプットゲー} (13.)、フロー
ティング・ディフユージョン(13fi)、リセットゲ
ート(13。)、Jセントダイオード(13i)並びに
オンチップのソースホロワ(13.)として示されてい
る。なお、ノセットダイオード(1:L)は,Iffi
常VDIJ電位にバイアスされ、アウトプットゲート(
13.)はそのゲートfに適度の高さのポテンシャル障
壁が形戊されるようなDCTL位■。にバイアスされて
いる。
上記の如く購戊されるF D A (13)の動作を第
5図のタイミングチャートを参照して説明する。
5図のタイミングチャートを参照して説明する。
タイミングt,において、転送クロブクφ1がハイレベ
ル、φ8がローレベルになると、水平転送シフトレジス
タ(1l)の第1層ポリシリコンゲート(11+)およ
び第2層ポリシリコンゲート(11.)下にポテンシャ
ル井戸が形或されて、第1層ポリシリコンゲー} (1
2r)および第2層ポリシリコンゲー} (12.)下
から信号電荷が転送される。また、このタイミングにて
リセットゲート(13、)にハイレベルのり七lトパル
スφウが印加されて、リセットゲート(13c)下のポ
テンシャル障壁が消失すると、フローティング・ディフ
ユージョン(13b)とノセットダイオード(13,)
が同通ずる。そこで、フローティング●ディフユージョ
ン(13.)の電f立vFDはvDDとなる。
ル、φ8がローレベルになると、水平転送シフトレジス
タ(1l)の第1層ポリシリコンゲート(11+)およ
び第2層ポリシリコンゲート(11.)下にポテンシャ
ル井戸が形或されて、第1層ポリシリコンゲー} (1
2r)および第2層ポリシリコンゲー} (12.)下
から信号電荷が転送される。また、このタイミングにて
リセットゲート(13、)にハイレベルのり七lトパル
スφウが印加されて、リセットゲート(13c)下のポ
テンシャル障壁が消失すると、フローティング・ディフ
ユージョン(13b)とノセットダイオード(13,)
が同通ずる。そこで、フローティング●ディフユージョ
ン(13.)の電f立vFDはvDDとなる。
この後、タイミングt,においてリセットパルスφ6が
ローレベルになると、リセントゲート(13e)下にポ
テンシャル障壁が形或されて、フローテイングデイフユ
ージョン( 1:h )はリセットダイオード(IL)
から分離される。このとき、リセットゲート(13,)
およびアウトプットゲート(13.)との容量結合のた
め、分離後のフローティング・デイ7ユージョンu3b
)の電位V,I)はVDDとはならず、フィールドスル
ーレベル■、に低下スる。
ローレベルになると、リセントゲート(13e)下にポ
テンシャル障壁が形或されて、フローテイングデイフユ
ージョン( 1:h )はリセットダイオード(IL)
から分離される。このとき、リセットゲート(13,)
およびアウトプットゲート(13.)との容量結合のた
め、分離後のフローティング・デイ7ユージョンu3b
)の電位V,I)はVDDとはならず、フィールドスル
ーレベル■、に低下スる。
続いて、タイミングt,において転送クロツクφ1、φ
,が反転し、φ1がローレベル,φ,がハイレヘルにな
ると、水平転送シフトレジスタ(11)の第1@ポリシ
リコンゲートm.)および第2層ポノシリコンゲート(
11.)下のポテンシャル井戸が浅くなり、そこに転送
、蓄積されていた電荷は、所定のDCt位V。にバイア
スされて適度の高さに設計されたアウトプノトゲー}
(13.)下のポテンシャルfi 17を越えて、フロ
ーティング・ディフユージョン(13b)に転送される
。
,が反転し、φ1がローレベル,φ,がハイレヘルにな
ると、水平転送シフトレジスタ(11)の第1@ポリシ
リコンゲートm.)および第2層ポノシリコンゲート(
11.)下のポテンシャル井戸が浅くなり、そこに転送
、蓄積されていた電荷は、所定のDCt位V。にバイア
スされて適度の高さに設計されたアウトプノトゲー}
(13.)下のポテンシャルfi 17を越えて、フロ
ーティング・ディフユージョン(13b)に転送される
。
この転送される電荷はチャネル抵抗等で定まる時2数で
フローティング・ディフユージゴン(13,〉に蓄積さ
れるため、フローティング・ディフユージョン(13b
)の電位VpDの変化は同図にV,。とじて図示する
ようなものとなる。
フローティング・ディフユージゴン(13,〉に蓄積さ
れるため、フローティング・ディフユージョン(13b
)の電位VpDの変化は同図にV,。とじて図示する
ようなものとなる。
(・・)5ヲ明が解決しようとする課題今口の固体撮像
素子はますます高画素化する傾向にあl)、それに伴っ
て水平転送シフトレジスタの転送速度枝びにフローティ
ング・ディフュージョン・アンプの動作速度の向上が望
まれている。
素子はますます高画素化する傾向にあl)、それに伴っ
て水平転送シフトレジスタの転送速度枝びにフローティ
ング・ディフュージョン・アンプの動作速度の向上が望
まれている。
然るに、従来のフローティング・ディフユージクン・ア
ンプは、動作速度の向上のたぬにそのノセノトゲートに
印加するクロックの周期を短くすると、フローティング
・ディフユージョンに充分にt荀が蓄積される前に、即
ちVPDが充分低下する前にリセ7トさtしる。そこで
、再び第5図を参照すると、その破線で示される波形に
従ってタイミングt,でサンプルすべきVヮがタイミン
グt4でサンプルされる結果、出力レンジがΔVだけ低
下してS/Nが劣化する欠点を有している。
ンプは、動作速度の向上のたぬにそのノセノトゲートに
印加するクロックの周期を短くすると、フローティング
・ディフユージョンに充分にt荀が蓄積される前に、即
ちVPDが充分低下する前にリセ7トさtしる。そこで
、再び第5図を参照すると、その破線で示される波形に
従ってタイミングt,でサンプルすべきVヮがタイミン
グt4でサンプルされる結果、出力レンジがΔVだけ低
下してS/Nが劣化する欠点を有している。
本発明は従来の固体m像素子に存する斯る課題の解決を
目的とする。
目的とする。
(二)課題を解決するための手段
上記した課題は、各フィールド明間に光学像の充電変換
を行いフィールド電荷を得る撮像部と、このフィールド
電荷を垂直方向に転送する複数の垂直転送シフトレジス
タと、この垂直転送シフトレジスタよりフィールド電荷
が1行ずつ与えられ、そのフィールド電荷を水平方向に
転送する水平転送シフトレジスタと、この水平転送シフ
トレジスタの出力端に並列形戊され、順次、水平転送出
力される電荷をそれぞれ異なるタイミングで時分割検出
する複数のフローティング・デイフユージョン・アンプ
からFR威される本発明の固体撮像素fにより解決され
る。
を行いフィールド電荷を得る撮像部と、このフィールド
電荷を垂直方向に転送する複数の垂直転送シフトレジス
タと、この垂直転送シフトレジスタよりフィールド電荷
が1行ずつ与えられ、そのフィールド電荷を水平方向に
転送する水平転送シフトレジスタと、この水平転送シフ
トレジスタの出力端に並列形戊され、順次、水平転送出
力される電荷をそれぞれ異なるタイミングで時分割検出
する複数のフローティング・デイフユージョン・アンプ
からFR威される本発明の固体撮像素fにより解決され
る。
(本)作用
充分なリセット周期が与えられる個々の7ローティング
・ディフユージョン・アンプを並列時分割動作させる上
記購或は、SINを劣化させることなく、フローティン
グ・ディフュージョン・アンプの見かけの動作速度を向
上させる。
・ディフユージョン・アンプを並列時分割動作させる上
記購或は、SINを劣化させることなく、フローティン
グ・ディフュージョン・アンプの見かけの動作速度を向
上させる。
(へ)実施例
以丁、第1図及至第3図を参!!Gして本発明の実施例
を説明する。
を説明する。
第1図は本発明のフローティング・デイフユージョン・
アンプ近傍の平面構造を説明するものであって、水平転
送シフトレジスタ(1)およびその出力端に岨列形威さ
れる複数のF D A (3)(4)(5)が示されて
いる。
アンプ近傍の平面構造を説明するものであって、水平転
送シフトレジスタ(1)およびその出力端に岨列形威さ
れる複数のF D A (3)(4)(5)が示されて
いる。
M O S ill造である水平転送シフトレジスタ(
1)はその最終ステージのみがチャネル(1゛)、第1
層ポリシリコ:/ゲート(1+)(L)、第2層ポリシ
リコンゲート(1.)(2.)として示され、複数のF
DA(3)(4)(5)はそれぞれチャネル(3’)(
4’)(5’)、アウトプゾトゲート(3.)(4.)
(5.)、フローテイング・ディフユージョン<3b
)(4b )(5b )、リセントゲート(3,)(4
e)(5。)、リセットダイオード(3*)(−+a)
(56)、ンースホロワ(3.)(4.)(5.)とし
て示されている。なお、フローティング・ディフユージ
ョン(3b)(4b)(5b)にそれぞれ接続されるソ
ースホロワは省略されている。
1)はその最終ステージのみがチャネル(1゛)、第1
層ポリシリコ:/ゲート(1+)(L)、第2層ポリシ
リコンゲート(1.)(2.)として示され、複数のF
DA(3)(4)(5)はそれぞれチャネル(3’)(
4’)(5’)、アウトプゾトゲート(3.)(4.)
(5.)、フローテイング・ディフユージョン<3b
)(4b )(5b )、リセントゲート(3,)(4
e)(5。)、リセットダイオード(3*)(−+a)
(56)、ンースホロワ(3.)(4.)(5.)とし
て示されている。なお、フローティング・ディフユージ
ョン(3b)(4b)(5b)にそれぞれ接続されるソ
ースホロワは省略されている。
上記した水平転送シフトレジスタ(1)およびその出力
端に花列形戊される複数のF D A (3)(4)(
5)の断面構造は第2図に概念的に示されている。
端に花列形戊される複数のF D A (3)(4)(
5)の断面構造は第2図に概念的に示されている。
斯る構遣はp型S1基板表面層に、第1図に示すチャネ
ルパターンに従って、n型不純物を注入してX領域を形
戊し、第1層ポリシリコンゲート杉戊後にそれをマスク
としてp型不純物を注入して\一領域を形成し、さらに
7B2層ポリシリコンゲート形戊後にそれをマスクとし
てn型不純物の高濃度;t人によりX”領域を形處する
典型的な一連の玉程により実現されるが、これに限定さ
れるものではない。なお、同図には水平転送シフトレジ
スタ(1)の最終ステージが3分割形處される如く示さ
tLているが説明の都合によるものである。
ルパターンに従って、n型不純物を注入してX領域を形
戊し、第1層ポリシリコンゲート杉戊後にそれをマスク
としてp型不純物を注入して\一領域を形成し、さらに
7B2層ポリシリコンゲート形戊後にそれをマスクとし
てn型不純物の高濃度;t人によりX”領域を形處する
典型的な一連の玉程により実現されるが、これに限定さ
れるものではない。なお、同図には水平転送シフトレジ
スタ(1)の最終ステージが3分割形處される如く示さ
tLているが説明の都合によるものである。
次に、第3図のタイミングチャートを参照して本発明の
FDAの動作を説明する。
FDAの動作を説明する。
タイミング【1において、転送クロツクφ1がハイレベ
ル、φ,がローレベルになると、水平転送シフトレジス
タ(1)の茅1層ポリシリコンゲート(1.〉および第
2層ポリシリコンゲート(1.)下にポ?ンシャル井戸
が形戒されて、第1層ポリシリコンゲー1−(21)お
よび第2層ポリシリコンゲート(2.)下から信号電荷
が転送される。また、このタイミングではリセlトゲー
ト(3c)のみにハイレベルのリセyトバルスφ,1が
印加されて、リ七ノトゲート(3e)下のポテンシャル
障壁が消失する。これにより、フローティング・ディフ
ユージョン(3l,)とリセ・1トダイオード(3■)
が同通して、フローティング・ディフユージョン(3,
)の電位はV p O トなる。なお、このリセットゲ
ート(3。)がリセットパルスφ,1により次にオンす
るのは、転送クロックの3周′UI後である。
ル、φ,がローレベルになると、水平転送シフトレジス
タ(1)の茅1層ポリシリコンゲート(1.〉および第
2層ポリシリコンゲート(1.)下にポ?ンシャル井戸
が形戒されて、第1層ポリシリコンゲー1−(21)お
よび第2層ポリシリコンゲート(2.)下から信号電荷
が転送される。また、このタイミングではリセlトゲー
ト(3c)のみにハイレベルのリセyトバルスφ,1が
印加されて、リ七ノトゲート(3e)下のポテンシャル
障壁が消失する。これにより、フローティング・ディフ
ユージョン(3l,)とリセ・1トダイオード(3■)
が同通して、フローティング・ディフユージョン(3,
)の電位はV p O トなる。なお、このリセットゲ
ート(3。)がリセットパルスφ,1により次にオンす
るのは、転送クロックの3周′UI後である。
タイミングt1において、リセ/トゲート(3c)のリ
セットパルスφklがローレベルになると,リセットゲ
−1− (3c)およびアウトプットゲート(3.)と
容量結合するフローティング・デイフユージョン(35
)のtlVFDはV。0とならず、フィールドスルーレ
ベルvT+に低下する。
セットパルスφklがローレベルになると,リセットゲ
−1− (3c)およびアウトプットゲート(3.)と
容量結合するフローティング・デイフユージョン(35
)のtlVFDはV。0とならず、フィールドスルーレ
ベルvT+に低下する。
タイミングt,において、転送クロンクφ,、φ* が
反転L、φ1がローレベル、φ,がノ1イレベルになる
と共にアウトプットゲー} (3.)のみにハイレベル
のクロノクOG,が印加されると、水平転送シフトレジ
スタ(1)の第1層ポリシリコンゲー} (1+)およ
び第2層ポリシリコンゲート(1.)下のポテンシャル
井戸が浅くなって、そこに蓄積されていた信号電荷はポ
テンシャル障壁が低くなったアウトプントゲート(3.
)を介して7ローテイング・デイフユージョン(3b)
に転送される。そこで、フローティンダ・ディフユージ
ョン(3,)にはチャネル抵抗等で定まる時定数で信号
電荷が蓄積されていき、、その電位は同図にV01とし
て示すものとなる。そして、この蓄積電荷はこれより転
送クロンクの2.5周期後にリセットされる間に充分に
蓄積される。
反転L、φ1がローレベル、φ,がノ1イレベルになる
と共にアウトプットゲー} (3.)のみにハイレベル
のクロノクOG,が印加されると、水平転送シフトレジ
スタ(1)の第1層ポリシリコンゲー} (1+)およ
び第2層ポリシリコンゲート(1.)下のポテンシャル
井戸が浅くなって、そこに蓄積されていた信号電荷はポ
テンシャル障壁が低くなったアウトプントゲート(3.
)を介して7ローテイング・デイフユージョン(3b)
に転送される。そこで、フローティンダ・ディフユージ
ョン(3,)にはチャネル抵抗等で定まる時定数で信号
電荷が蓄積されていき、、その電位は同図にV01とし
て示すものとなる。そして、この蓄積電荷はこれより転
送クロンクの2.5周期後にリセットされる間に充分に
蓄積される。
タイミングt4において、先のクロックOGがローレベ
ルとなった後に、再び転送クロックφがハイレベル、φ
,がローレベルになると、水平転送シフトレジスタ(1
)の第1層ポリシリコンゲート(ll)および第2層ポ
リシリコンゲート(l.)下にポテンシャル井戸が形戊
されて、第1層ボリ?リコンゲー}(21)および第2
層ポリシリコンゲート(2.)下から新たな信号電荷が
転送される。
ルとなった後に、再び転送クロックφがハイレベル、φ
,がローレベルになると、水平転送シフトレジスタ(1
)の第1層ポリシリコンゲート(ll)および第2層ポ
リシリコンゲート(l.)下にポテンシャル井戸が形戊
されて、第1層ボリ?リコンゲー}(21)および第2
層ポリシリコンゲート(2.)下から新たな信号電荷が
転送される。
また、このタイミングではリセットゲート(4、)のみ
にハイレベルのリセットパルスφ。が印加されて、リセ
ットゲ一ト(4c)下のポテンシャル障壁が消失する。
にハイレベルのリセットパルスφ。が印加されて、リセ
ットゲ一ト(4c)下のポテンシャル障壁が消失する。
これにより、フローティング・ディフユージョン(4b
)とリセットダイオード(44)が同涌して、7ローテ
ィング・ディフユージョン(4,)の電位はVDDとな
る。なお、このリセノトゲート(4c)がリセットパル
スφ■により次にオンするのは、先と同様の転送クロッ
クの3周期後である。
)とリセットダイオード(44)が同涌して、7ローテ
ィング・ディフユージョン(4,)の電位はVDDとな
る。なお、このリセノトゲート(4c)がリセットパル
スφ■により次にオンするのは、先と同様の転送クロッ
クの3周期後である。
以下、同様にして、充分なリセット周期が与えられる個
々のフローティング・ディフュージョン・アンプ(3)
(4)(5)が並列時分割動作することによって、フロ
ーティング・ディフュージョン・アンプの見かけの動作
速度が向上される。なお、フローティング・ディフュー
ジョン・アンプの数は実施例に限定されることなく任意
に設計される。
々のフローティング・ディフュージョン・アンプ(3)
(4)(5)が並列時分割動作することによって、フロ
ーティング・ディフュージョン・アンプの見かけの動作
速度が向上される。なお、フローティング・ディフュー
ジョン・アンプの数は実施例に限定されることなく任意
に設計される。
(ト)発明の効果
以上述べたように本発明の固体撮像素子はその個々のフ
ローティング・ディフュージョン・アンプに充分なりセ
ント周期を与えることができるため出力レベルの低下が
なく、S/Nの劣化が回避される。
ローティング・ディフュージョン・アンプに充分なりセ
ント周期を与えることができるため出力レベルの低下が
なく、S/Nの劣化が回避される。
また、フローティング・ディフユージ3ン・アンプの見
かけの動作速度が向上されるため、固体撮像素子の高画
素化に対応可能である。
かけの動作速度が向上されるため、固体撮像素子の高画
素化に対応可能である。
第1図は本発明の実施例の平面構造を説明する図、第2
図は実施1列の断面構造を説明する図、第3図は実施例
の動作を説明するタイミングチャート、第t図は従来例
の平面構造を説明する図、第5図は従来例の動作を説明
するタイミングチャートである。
図は実施1列の断面構造を説明する図、第3図は実施例
の動作を説明するタイミングチャート、第t図は従来例
の平面構造を説明する図、第5図は従来例の動作を説明
するタイミングチャートである。
Claims (4)
- (1)各フィールド期間に光学像の光電変換を行いフィ
ールド電荷を得る撮像部と、このフィールド電荷を垂直
方向に転送する複数の垂直転送シフトレジスタと、この
垂直転送シフトレジスタよりフィールド電荷が1行ずつ
与えられ、そのフィールド電荷を水平方向に転送する水
平転送シフトレジスタと、この水平転送シフトレジスタ
の出力端に並列形成され、順次、水平転送出力される電
荷をそれぞれ異なるタイミングで時分割検出する複数の
フローティング・ディフュージョン・アンプから構成さ
れる固体撮像素子。 - (2)前記複数のフローティング・ディフュージョン・
アンプはそのアウトプットゲート並びにリセットゲート
が順次、クロック制御されて時分割動作することを特徴
とする請求項1記載の固体撮像素子。 - (3)フレーム転送方式が採用される請求項1記載の固
体撮像素子。 - (4)前記フローティング・ディフュージョン・アンプ
のそれぞれのアウトプットゲートが水平転送シフトレジ
スタの共通チャネル上に延在されることを特徴とする請
求項1記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1298320A JPH03159382A (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1298320A JPH03159382A (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03159382A true JPH03159382A (ja) | 1991-07-09 |
Family
ID=17858125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1298320A Pending JPH03159382A (ja) | 1989-11-16 | 1989-11-16 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03159382A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5309240A (en) * | 1991-01-18 | 1994-05-03 | Nec Corporation | CCD linear image sensor including a CCD shift register on both sides of linearly arranged photosensor cells |
WO2008157553A3 (en) * | 2007-06-20 | 2009-03-05 | Micron Technology Inc | Imager pixel structure and circuit |
-
1989
- 1989-11-16 JP JP1298320A patent/JPH03159382A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5309240A (en) * | 1991-01-18 | 1994-05-03 | Nec Corporation | CCD linear image sensor including a CCD shift register on both sides of linearly arranged photosensor cells |
WO2008157553A3 (en) * | 2007-06-20 | 2009-03-05 | Micron Technology Inc | Imager pixel structure and circuit |
US7642580B2 (en) | 2007-06-20 | 2010-01-05 | Apitina Imaging Corporation | Imager pixel structure and circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821556B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
US7626620B2 (en) | Photoelectric conversion unit stacked structure | |
EP1515540B1 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
US5430481A (en) | Multimode frame transfer image sensor | |
EP3627556A1 (en) | Solid-state image sensor and image-capturing device | |
JP2001186415A (ja) | 高感度cmos画像センサのためのインターレースオーバーラップピクセル設計 | |
KR19980071795A (ko) | 능동 픽셀 이미지 센서 및 능동 픽셀 센서 | |
JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
US5748232A (en) | Image sensor and driving method for the same | |
JPH03159382A (ja) | 固体撮像素子 | |
JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
JPH0758308A (ja) | 固体撮像素子 | |
JPH11331491A (ja) | 固体撮像装置 | |
US20030122948A1 (en) | Solid-state image capturing device and imaging apparatus using the same | |
US7518759B2 (en) | Readout system for a CMOS-based image sensor array | |
JP3367852B2 (ja) | 固体撮像装置 | |
JPS6376582A (ja) | 光電変換装置 | |
JP4238398B2 (ja) | 固体撮像装置 | |
JP2699895B2 (ja) | イメージセンサの駆動方法 | |
JPH02171088A (ja) | 固体撮像素子 | |
US5260591A (en) | Solid-state image sensor for temporarily fixing a picture on a video screen | |
JPH01225355A (ja) | 電荷転送固体撮像素子 | |
JPS5928069B2 (ja) | 固体撮像装置 | |
JPH01258568A (ja) | 固体撮像素子 |