JPH03154957A - 並列バス用のアービトレーション装置 - Google Patents
並列バス用のアービトレーション装置Info
- Publication number
- JPH03154957A JPH03154957A JP2286053A JP28605390A JPH03154957A JP H03154957 A JPH03154957 A JP H03154957A JP 2286053 A JP2286053 A JP 2286053A JP 28605390 A JP28605390 A JP 28605390A JP H03154957 A JPH03154957 A JP H03154957A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- input
- output
- priority
- input connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
９
本発明は並列バス（母線）に使用するアービトレーショ
ン（ａｒｂｉｔｒａｔｉｏｎ、仲裁）装置、特に並列バ
スシステム上のユニットのアービトレーションを行なう
回路であってＡＮＳＩ（Ａｍｅｒｉｃａｎ Ｎａｔｉｏ
ｎ（１８）ｔａｎｄａｒｄ ｏｆ Ｉｎ５ｔｉｔｕｔｅ
） Ｘ ３ Ｔ ９．２に適合する通常５Ｃ３Ｉ−１
１と称されるものに関する。アービトレーションを受け
る各ユニットはＡＮＳＩ Ｘ３７９．２に規定される進
歩的 ５Ｃ３Ｉ （Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙ
ｓｔｅｍ Ｉｎｔｅｒｆａｃｅ、小型計算機用インター
フェース）である。
ン（ａｒｂｉｔｒａｔｉｏｎ、仲裁）装置、特に並列バ
スシステム上のユニットのアービトレーションを行なう
回路であってＡＮＳＩ（Ａｍｅｒｉｃａｎ Ｎａｔｉｏ
ｎ（１８）ｔａｎｄａｒｄ ｏｆ Ｉｎ５ｔｉｔｕｔｅ
） Ｘ ３ Ｔ ９．２に適合する通常５Ｃ３Ｉ−１
１と称されるものに関する。アービトレーションを受け
る各ユニットはＡＮＳＩ Ｘ３７９．２に規定される進
歩的 ５Ｃ３Ｉ （Ｓｍａｌｌ ＣｏｍｐｕｔｅｒＳｙ
ｓｔｅｍ Ｉｎｔｅｒｆａｃｅ、小型計算機用インター
フェース）である。
（従来技術）
多数の「情報」装置を相互接続するこのような高速並列
バスにおいてはしばしば二以上の情報装置がその共有の
単一高速バス上で競合することがある。その結果、高速
並列バスシステムにおいては予測可能かつ秩序ある方法
でバスの時分割をするためのある種の優先制とアービト
レーション制が必要である。しばしば使用される優先制
あるいは優先制の一つは当該バス上の各装置に特定の優
０ 先順位を与えることである。米国標準局にューヨーク州
ニューヨーク市）発行のＡＮＳＩ Ｘ３ Ｔ ９．２１
９８６に規定されている５Ｃ３Ｉバスはこのような方法
を採っている。
バスにおいてはしばしば二以上の情報装置がその共有の
単一高速バス上で競合することがある。その結果、高速
並列バスシステムにおいては予測可能かつ秩序ある方法
でバスの時分割をするためのある種の優先制とアービト
レーション制が必要である。しばしば使用される優先制
あるいは優先制の一つは当該バス上の各装置に特定の優
０ 先順位を与えることである。米国標準局にューヨーク州
ニューヨーク市）発行のＡＮＳＩ Ｘ３ Ｔ ９．２１
９８６に規定されている５Ｃ３Ｉバスはこのような方法
を採っている。
５Ｃ３Ｉバスに於いては、各ユニットに優先順位が、指
定される。通常、この優先順位は変更されない。
定される。通常、この優先順位は変更されない。
但し、優先順位を動的に指定することはその結果生ずる
優先順位が一義的である限り可能である。
優先順位が一義的である限り可能である。
上に述べたＳＣ３Ｉバスの基準によれば、アービトレー
ションが基本的なものである場合、データ線の数と同数
の識別番号または優先順位が設けられる。
ションが基本的なものである場合、データ線の数と同数
の識別番号または優先順位が設けられる。
５Ｃ３Ｉバスにとって、このことは高々８個の優先順位
しか設けることができないことを意味する。その理由は
８個のデータ線しかないからである。バスの自由サイク
ルに従えば、次回のデータサイクルにおいてデータ転送
をしたい各々の５Ｃ３Ｉバスが、その優先順位に応じて
データ線を駆動ないし使用する。中央のアー、ビトレー
ションネットワーク（回路網）がないので、次回のバス
サイクルを待機している各ユニットは前回のアービトレ
ーショ１ ２ ンを受けられなかったのか、あるいは受けられており、
したがって情報を送る準備をすべきなのか、それ自身で
決定しなければならない。８個のユニットについて８個
のＳＣ３Ｉバスのアービトレーションを行なう回路は知
られている。
しか設けることができないことを意味する。その理由は
８個のデータ線しかないからである。バスの自由サイク
ルに従えば、次回のデータサイクルにおいてデータ転送
をしたい各々の５Ｃ３Ｉバスが、その優先順位に応じて
データ線を駆動ないし使用する。中央のアー、ビトレー
ションネットワーク（回路網）がないので、次回のバス
サイクルを待機している各ユニットは前回のアービトレ
ーショ１ ２ ンを受けられなかったのか、あるいは受けられており、
したがって情報を送る準備をすべきなのか、それ自身で
決定しなければならない。８個のユニットについて８個
のＳＣ３Ｉバスのアービトレーションを行なう回路は知
られている。
（解決すべき課題）
ＳＣ３Ｉ−１１バスは８個以上、例えば１６個とか３２
個ののバスを含むことができる。５Ｃ３Ｉ−、ＩＩババ
ス解決しなければならない第一の問題は、指定可能優先
順位数が８から１６にあるいは１６から３２に増加する
ことである。優先順位数がより大きくなるということは
各アービトレーション回路への入力数がより大きくなる
ことを意味する。通常、より大きな入力数は、入力間の
アービトレーションのため、回路が一層大きく一層複雑
なものとなることを意味する。
個ののバスを含むことができる。５Ｃ３Ｉ−、ＩＩババ
ス解決しなければならない第一の問題は、指定可能優先
順位数が８から１６にあるいは１６から３２に増加する
ことである。優先順位数がより大きくなるということは
各アービトレーション回路への入力数がより大きくなる
ことを意味する。通常、より大きな入力数は、入力間の
アービトレーションのため、回路が一層大きく一層複雑
なものとなることを意味する。
５Ｃ３Ｉ−１１バスシステムにおいて遭遇する第二の問
題は、さらに複雑なアービトレーションシステムをいか
にして小さくし、５Ｃ３Ｉ−１１に関連する他の回路と
併せてＬＳ Ｉ／ＶＬＳ Ｉ集積回路に容易に含め得る
かどうかである。
題は、さらに複雑なアービトレーションシステムをいか
にして小さくし、５Ｃ３Ｉ−１１に関連する他の回路と
併せてＬＳ Ｉ／ＶＬＳ Ｉ集積回路に容易に含め得る
かどうかである。
５Ｃ３Ｉ−１１バスシステムにおいて遭遇する第三の問
題は、上記５Ｃ３Ｉ−１１の標準に基づいて割り当てら
れた２、２マイクロ秒という最小待ち時間内に「アービ
トレーションを得た／失ったＪという結果をいかにして
与えるかである。
題は、上記５Ｃ３Ｉ−１１の標準に基づいて割り当てら
れた２、２マイクロ秒という最小待ち時間内に「アービ
トレーションを得た／失ったＪという結果をいかにして
与えるかである。
５Ｃ３Ｉ−１１バスシステムにおける別の問題は、旧式
の５Ｃ３Ｉ−１１を進歩的システムと共用できるように
したいことである。ｓｃｓ ｉと５ｃｓｒ−ｕの間の上
方互換性が非常に望まれる。
の５Ｃ３Ｉ−１１を進歩的システムと共用できるように
したいことである。ｓｃｓ ｉと５ｃｓｒ−ｕの間の上
方互換性が非常に望まれる。
本発明の目的は、１６以上のデータ線を有するバスに接
続できる、少な（とも１５個の入力を有するアービトレ
ーション回路を与えることである。
続できる、少な（とも１５個の入力を有するアービトレ
ーション回路を与えることである。
本発明の別の目的は、簡単、がっ小型のアービトレーシ
ョン回路を与えることである。
ョン回路を与えることである。
本発明のさらに別の目的は、バスにアービトレーション
を求める少なくとも１６個のユニットがらアービトレー
ションの結果を生ずるアービトレーション回路を与える
ことである。
を求める少なくとも１６個のユニットがらアービトレー
ションの結果を生ずるアービトレーション回路を与える
ことである。
３
本発明のさらに別の目的は、８ラインバス用ユニツトと
上方互換性があるアービトレーション回路を与えること
である。
上方互換性があるアービトレーション回路を与えること
である。
（課題を解決するための手段）
簡単に述べると、上記の目的を達成するため、本発明は
個別の複数アービトレーション段から成るアービトレー
ション回路装置を与える。ローカル入力のみを有する第
一段を除き、各アービトレーション段は、第一入力がそ
の前段の出力に接続され、第２入力が当該段の優先順位
を持つ遠隔のユニットと接続できるようにされた第１論
理回路ゲートと、第一入力が当該段の第一論理ゲートの
出力に接続されるとともに第二入力が本アービトレーシ
ョン装置につながれたローカルユニットの入力に接続で
きるようにされた第２論理回路とを有する。各段の出力
は次段の第一ゲートの入力に接続される。
個別の複数アービトレーション段から成るアービトレー
ション回路装置を与える。ローカル入力のみを有する第
一段を除き、各アービトレーション段は、第一入力がそ
の前段の出力に接続され、第２入力が当該段の優先順位
を持つ遠隔のユニットと接続できるようにされた第１論
理回路ゲートと、第一入力が当該段の第一論理ゲートの
出力に接続されるとともに第二入力が本アービトレーシ
ョン装置につながれたローカルユニットの入力に接続で
きるようにされた第２論理回路とを有する。各段の出力
は次段の第一ゲートの入力に接続される。
４
（作用および効果）
この構成によって、ローカル入力が宣言された場合、そ
の入力はより高い優先順位を持つ遠隔入力によってその
後伝送を阻止されるまで、当該入力段を越えるすべての
段を通過する。このためのアービトレーションのルール
としては、ローカル入力か遠隔入力かを問わず、いかな
る優先順位でもただ１個の入力のみが実行されることが
必要である。さもないと、ある条件の下では二つのユニ
ットがあたかも最高の優先順位を有するがのごとくに応
答することになろう。
の入力はより高い優先順位を持つ遠隔入力によってその
後伝送を阻止されるまで、当該入力段を越えるすべての
段を通過する。このためのアービトレーションのルール
としては、ローカル入力か遠隔入力かを問わず、いかな
る優先順位でもただ１個の入力のみが実行されることが
必要である。さもないと、ある条件の下では二つのユニ
ットがあたかも最高の優先順位を有するがのごとくに応
答することになろう。
簡単のため、第１段では第一ゲートが除がれているが、
これは不能化するべき論理レベルをこれに発する下位段
がないからである。
これは不能化するべき論理レベルをこれに発する下位段
がないからである。
本発明の下記一実施例によれば、前記の諸口的はＮレベ
ルの優先順位間のアービトレーションを行なうアービト
レーション装置を与えることにより達成される。ただし
Ｎは整数である。本発明は最下位優先順位のローカル入
力と最下位段出方を有するインバーターとを含む最下位
段と、Ｎレベ５ ６ ルの優先順位に対応するＮ個のアービトレーション段と
を含む。これらの各アービトレーション段は、２入力Ｎ
ＯＲゲートであってその第一入力がすぐ下位段の出力に
接続されるとともに第二入力が当該段の優先順位の遠隔
入力に接続され、かつ第一ＮＯＲゲート出力を有するよ
うにされた第一２入力ＮＯＲゲートと、２入力ＮＯＲゲ
ートであってその第一入力が各段の該第一ＮＯＲゲート
出力に接続されるとともに第二入力が当該段優先順位の
ローカル入力に接続でき、かつ当該段の出力となる第二
ＮＯＲゲート出力を有するようにされた第二の２入力Ｎ
ＯＲゲートとを含む。第Ｎ段の該第二ＮＯＲゲート出力
は優先順位回路全体の出力端子となる。この出力端子は
ここに現われる「低」論理レベルによって、接続されて
いるローカル入力が宣言している優先順位の方がいかな
る低順位遠隔入力が主張している優先順位よりも高いこ
とを示し、高論理レベルが現われたことによって遠隔入
力の一つが他の低順位ローカル入力よりも高い優先順位
を宣言していることを示す。
ルの優先順位間のアービトレーションを行なうアービト
レーション装置を与えることにより達成される。ただし
Ｎは整数である。本発明は最下位優先順位のローカル入
力と最下位段出方を有するインバーターとを含む最下位
段と、Ｎレベ５ ６ ルの優先順位に対応するＮ個のアービトレーション段と
を含む。これらの各アービトレーション段は、２入力Ｎ
ＯＲゲートであってその第一入力がすぐ下位段の出力に
接続されるとともに第二入力が当該段の優先順位の遠隔
入力に接続され、かつ第一ＮＯＲゲート出力を有するよ
うにされた第一２入力ＮＯＲゲートと、２入力ＮＯＲゲ
ートであってその第一入力が各段の該第一ＮＯＲゲート
出力に接続されるとともに第二入力が当該段優先順位の
ローカル入力に接続でき、かつ当該段の出力となる第二
ＮＯＲゲート出力を有するようにされた第二の２入力Ｎ
ＯＲゲートとを含む。第Ｎ段の該第二ＮＯＲゲート出力
は優先順位回路全体の出力端子となる。この出力端子は
ここに現われる「低」論理レベルによって、接続されて
いるローカル入力が宣言している優先順位の方がいかな
る低順位遠隔入力が主張している優先順位よりも高いこ
とを示し、高論理レベルが現われたことによって遠隔入
力の一つが他の低順位ローカル入力よりも高い優先順位
を宣言していることを示す。
本発明の上記要約から、種々の目的が理解される。本発
明の他の目的および適用可能範囲は以下の詳細な説明か
ら理解されよう。詳細な説明は本発明の一実施例もしく
は別の実施例を示すものであって、単に例示のためであ
り、本発明の要旨の範囲内で設計変更や改変がなしうろ
ことを了解されたい。本明細書の特許請求の範囲によっ
て本発明の要旨が明確に特定されているが、実施例に関
する以下の詳細な説明と添付の図面から本発明が一層良
く理解されよう。
明の他の目的および適用可能範囲は以下の詳細な説明か
ら理解されよう。詳細な説明は本発明の一実施例もしく
は別の実施例を示すものであって、単に例示のためであ
り、本発明の要旨の範囲内で設計変更や改変がなしうろ
ことを了解されたい。本明細書の特許請求の範囲によっ
て本発明の要旨が明確に特定されているが、実施例に関
する以下の詳細な説明と添付の図面から本発明が一層良
く理解されよう。
（実施例）
第１図には本発明によるアービトレーション回路１０の
一実施例のブロック図が示されている。
一実施例のブロック図が示されている。
アービトレーション回路ＩＯは段０からＮを有するが、
これらは最初の段を除きすべて同一である。
これらは最初の段を除きすべて同一である。
以下に説明するように、本アービトレーション回路ＩＯ
はＮ＋１個の優先順位とアービトレーションレベル（ア
ービトレーション順位）を与える。
はＮ＋１個の優先順位とアービトレーションレベル（ア
ービトレーション順位）を与える。
８個の並列データ線を有する５Ｃ３Ｉバスシステムの７
場合、Ｎは通常は７であり、８並列線および３２並列線
を有する５Ｃ３ｉｌｌバスシステムの場合はＮは通常、
それぞれ１５および３１である。しかし、ＳＣ３Ｉでな
いものに対する本アービトレーション回路ｌＯの適用例
では任意数の段数を有しうる。
を有する５Ｃ３ｉｌｌバスシステムの場合はＮは通常、
それぞれ１５および３１である。しかし、ＳＣ３Ｉでな
いものに対する本アービトレーション回路ｌＯの適用例
では任意数の段数を有しうる。
各段１２０ １２Ｎはローカル入力１４゜１４、を有
する。非常に単純な構成ではローカル入力１４０ １
４Ｎのうちのたった１個のみが動作するように接続され
る。各ローカル装置がアービトレーション回路ｌＯを有
する場合は、各ローカル装置が異なったローカル入力１
４゜−１４Ｎを有しており、Ｎ＋１個の独自の優先レベ
ルを持つことが可能である。各ローカル装置はＡＮＳＩ
Ｘ３Ｔ９．２に基づく一義的優先順位を有することが
必要であるが、上記の単純な構成はこの条件を満たして
いる。この単純な構成では、回路１０のアービトレーシ
ョンの対象となる各ローカル装置の優先順位は予め選択
され、その際に永久的な接続がなされる。−旦ローカル
入力が予め選択されると他のすべてローカル入力１４゜
−１４Ｎはローカ８ ルな固定的非宣言論理レベル（ｆｉｘｅｄ ｎｏ−ａｓ
ｓｅｒｔｅｄｌ（＋ｇｉｃ １ｅｖｅｌｓ）に接続され
る。この代わりとして、ローカル入力１４ｏ−１４Ｎは
オペレーターが手動開閉することにより優先順位を選択
するスイッチ、例えばＮ＋１局の双対インラインスイッ
チ、に接続したり、あるいは当該ローカル装置が動的に
切替えるＮ＋１ビツトレジスターに接続することができ
る。もしも動的に切替え可能な構成を使用するのであれ
ば、５Ｃ３Ｉ／ ５ＣＤＯ−ＩＩシステムに基づいて各
優先順位が一義的ととなることを保証するため、動的割
当（ｄｙｎａｍｉｃ ａｓｓｉｇｎｅｍｅｎｔ）の統一
化に注意しなければならない。このような動的割当およ
び他の割当は当業者のよく知るところである。
する。非常に単純な構成ではローカル入力１４０ １
４Ｎのうちのたった１個のみが動作するように接続され
る。各ローカル装置がアービトレーション回路ｌＯを有
する場合は、各ローカル装置が異なったローカル入力１
４゜−１４Ｎを有しており、Ｎ＋１個の独自の優先レベ
ルを持つことが可能である。各ローカル装置はＡＮＳＩ
Ｘ３Ｔ９．２に基づく一義的優先順位を有することが
必要であるが、上記の単純な構成はこの条件を満たして
いる。この単純な構成では、回路１０のアービトレーシ
ョンの対象となる各ローカル装置の優先順位は予め選択
され、その際に永久的な接続がなされる。−旦ローカル
入力が予め選択されると他のすべてローカル入力１４゜
−１４Ｎはローカ８ ルな固定的非宣言論理レベル（ｆｉｘｅｄ ｎｏ−ａｓ
ｓｅｒｔｅｄｌ（＋ｇｉｃ １ｅｖｅｌｓ）に接続され
る。この代わりとして、ローカル入力１４ｏ−１４Ｎは
オペレーターが手動開閉することにより優先順位を選択
するスイッチ、例えばＮ＋１局の双対インラインスイッ
チ、に接続したり、あるいは当該ローカル装置が動的に
切替えるＮ＋１ビツトレジスターに接続することができ
る。もしも動的に切替え可能な構成を使用するのであれ
ば、５Ｃ３Ｉ／ ５ＣＤＯ−ＩＩシステムに基づいて各
優先順位が一義的ととなることを保証するため、動的割
当（ｄｙｎａｍｉｃ ａｓｓｉｇｎｅｍｅｎｔ）の統一
化に注意しなければならない。このような動的割当およ
び他の割当は当業者のよく知るところである。
上位Ｎ段１２１ １２Ｎはそれぞれがローカル入力１
４．−１４Ｎに加えて５ＩＳＣ／５Ｃ３Ｉ−ＴＩの遠隔
入力１６．−１６Ｎを有する。入力１６゜１６Ｎへの遠
隔優先信号は５ＩＳＣ／５Ｃ３Ｉ−ＩＩババス図示して
無し）のデータ線によって伝送される。
４．−１４Ｎに加えて５ＩＳＣ／５Ｃ３Ｉ−ＴＩの遠隔
入力１６．−１６Ｎを有する。入力１６゜１６Ｎへの遠
隔優先信号は５ＩＳＣ／５Ｃ３Ｉ−ＩＩババス図示して
無し）のデータ線によって伝送される。
そしてこれらのデータ線は常にローカル５ＩＳＣ／９
０
５Ｃ３Ｉ−ＩＩ装置に接続されているので、これらデー
タ線を本アービトレーション回路ｌＯの遠隔入力１６、
−１６Ｎに接続することは容易なことである。好ましい
実施例においてはこの接続は反転バッファ（図示して無
し）を介して行なわれる。
タ線を本アービトレーション回路ｌＯの遠隔入力１６、
−１６Ｎに接続することは容易なことである。好ましい
実施例においてはこの接続は反転バッファ（図示して無
し）を介して行なわれる。
各上位段１２．−１２Ｎは、好ましくは第一の２入力Ｎ
ＯＲゲート１８．−１８Ｎおよび第二の２入力Ｎゲート
２０．−２ＯＮを有する。もっとも、当業者はこれと同
一の論理結果を得るのに他の構成の論理ゲートの組み合
わせも使用可能であることがわかろう。そのような組み
合わせはすべて本発明の範囲に属する。最下位段１２゜
は論理反転を行なう任意のゲート、例えばインバーター
ＮＯＲゲート、あるいは入力をすべて共通に接続された
ＮＡＮＤゲートでよい。
ＯＲゲート１８．−１８Ｎおよび第二の２入力Ｎゲート
２０．−２ＯＮを有する。もっとも、当業者はこれと同
一の論理結果を得るのに他の構成の論理ゲートの組み合
わせも使用可能であることがわかろう。そのような組み
合わせはすべて本発明の範囲に属する。最下位段１２゜
は論理反転を行なう任意のゲート、例えばインバーター
ＮＯＲゲート、あるいは入力をすべて共通に接続された
ＮＡＮＤゲートでよい。
ローカル入力１４．は、段１２゜のゲート２０゜に接続
される。ゲート２０゜の出力は段１２．のゲート１８１
の第一入力に接続される。遠隔入力１６１は２入力ＮＯ
Ｒゲート１８１の第二入力である。２入力ＮＯＲゲート
１８＋の出力は２入力ＮＯＲゲート２０１の入力の一方
に接続される。
される。ゲート２０゜の出力は段１２．のゲート１８１
の第一入力に接続される。遠隔入力１６１は２入力ＮＯ
Ｒゲート１８１の第二入力である。２入力ＮＯＲゲート
１８＋の出力は２入力ＮＯＲゲート２０１の入力の一方
に接続される。
ローカル入力１４．は２入力ＮＯＲゲート２０の第二入
力である。２入力ＮＯＲゲート２０１の出力は段ｌの出
力であり、次位優先順位段である段１２＋の入力の一方
に接続される。最終段である段１２Ｎを除き、各々の段
が順次同様に接続される。段１２Ｎの出力２４は（すべ
てのゲートの伝送遅延を考慮に入れた）論理信号を出す
が、これはアービトレーション回路ＩＯにつながってい
るローカル５Ｃ３Ｉ／５Ｃ３Ｉ−１１装置が当該アービ
トレーションサイクル時においていかなる遠隔装置の優
先順位よりも高い優先順位を有するかいなかを示す。
力である。２入力ＮＯＲゲート２０１の出力は段ｌの出
力であり、次位優先順位段である段１２＋の入力の一方
に接続される。最終段である段１２Ｎを除き、各々の段
が順次同様に接続される。段１２Ｎの出力２４は（すべ
てのゲートの伝送遅延を考慮に入れた）論理信号を出す
が、これはアービトレーション回路ＩＯにつながってい
るローカル５Ｃ３Ｉ／５Ｃ３Ｉ−１１装置が当該アービ
トレーションサイクル時においていかなる遠隔装置の優
先順位よりも高い優先順位を有するかいなかを示す。
各段１２゜−１２Ｎはそれぞれローカル入力１４、−１
４Ｎを有する。アービトレーションの際におけるこの入
力の優先順位はその段のレベルに対応する：段のレベル
が高いほど、これに対応するローカル入力１４゜−１４
Ｎの優先順位も高い。加えて、５Ｃ３Ｉ／５Ｃ３Ｉ−１
１条件によれば、各順位は一義的である。即ち、優先順
位毎にアービト３、、ル −ジョンをすべきＳＣ３Ｉ／ ＳＣ３ｉ Ｉ Ｉ装置が
ただ１個存在する。このことは第１図に示す各段が動作
可能なローカル入力１４゜−１４Ｎを１個のみ有し得て
、その他の入力は物理的にもしくは論理的に非接続され
ていることを意味するのであり、例えばアービトレーシ
ョン回路ｌＯが関与しているローカル装置（図示して無
し）によって「低」論理レベルに放逐されているものは
論理的に非接続である。
４Ｎを有する。アービトレーションの際におけるこの入
力の優先順位はその段のレベルに対応する：段のレベル
が高いほど、これに対応するローカル入力１４゜−１４
Ｎの優先順位も高い。加えて、５Ｃ３Ｉ／５Ｃ３Ｉ−１
１条件によれば、各順位は一義的である。即ち、優先順
位毎にアービト３、、ル −ジョンをすべきＳＣ３Ｉ／ ＳＣ３ｉ Ｉ Ｉ装置が
ただ１個存在する。このことは第１図に示す各段が動作
可能なローカル入力１４゜−１４Ｎを１個のみ有し得て
、その他の入力は物理的にもしくは論理的に非接続され
ていることを意味するのであり、例えばアービトレーシ
ョン回路ｌＯが関与しているローカル装置（図示して無
し）によって「低」論理レベルに放逐されているものは
論理的に非接続である。
入力１４）゜−１４，の一つに現われた高論理レベルは
これに対応する段１２ｏ−１２Ｎの出力に「低」論理レ
ベルを引き起こす。この「低」レベルは、高優先順位の
ゲー）１８．−１８Ｎの遠隔入力１６．−１６Ｎにおい
て宣言されるいかなる高論理レベルによっても不能化さ
れなければ、各高優先順位段を通過する。一つのローカ
ル２０２ＯＮからのローカル「低」レベル信号が不能化
されないときは、これがすべての高順位アービトレーシ
ョン段を通過し、ＷＩＮ出力端子２４に論理「低」を発
生する。これはアービトレーショ２ ン回路ＩＯにつながっているそのローカル装置が次回バ
ス情報サイクルに対するアービトレーションを勝ち得た
ことを示す。
これに対応する段１２ｏ−１２Ｎの出力に「低」論理レ
ベルを引き起こす。この「低」レベルは、高優先順位の
ゲー）１８．−１８Ｎの遠隔入力１６．−１６Ｎにおい
て宣言されるいかなる高論理レベルによっても不能化さ
れなければ、各高優先順位段を通過する。一つのローカ
ル２０２ＯＮからのローカル「低」レベル信号が不能化
されないときは、これがすべての高順位アービトレーシ
ョン段を通過し、ＷＩＮ出力端子２４に論理「低」を発
生する。これはアービトレーショ２ ン回路ＩＯにつながっているそのローカル装置が次回バ
ス情報サイクルに対するアービトレーションを勝ち得た
ことを示す。
どのアービトレーションサイクルの間も各優先順位レベ
ルには高々１個の５Ｃ３Ｉ／５Ｃ３Ｉ−１１装置が指定
されているので、最下位優先順位段の回路は簡単化でき
る。その理由は、もしもローカル装置が最下位優先順位
を有するときは他の装置はそれを有しない。従ってすべ
ての遠隔優先順位がその最下位優先順位よりも高いので
、他のいかなるアービトレーション回路ｌＯもその最下
位順位のアービトレーションをする必要がないからであ
る。
ルには高々１個の５Ｃ３Ｉ／５Ｃ３Ｉ−１１装置が指定
されているので、最下位優先順位段の回路は簡単化でき
る。その理由は、もしもローカル装置が最下位優先順位
を有するときは他の装置はそれを有しない。従ってすべ
ての遠隔優先順位がその最下位優先順位よりも高いので
、他のいかなるアービトレーション回路ｌＯもその最下
位順位のアービトレーションをする必要がないからであ
る。
さらに、もしも遠隔装置が最下位優先順位を有するなら
、間違いなく他のすべてのアービトレーション装置はも
っと高い優先順位を有するのであり、したがって不能化
ゲートや最下位優先順位の遠隔入力線を有する必要がな
いからである。したがって、段１２゜は図示したように
非常に簡単化されている。
、間違いなく他のすべてのアービトレーション装置はも
っと高い優先順位を有するのであり、したがって不能化
ゲートや最下位優先順位の遠隔入力線を有する必要がな
いからである。したがって、段１２゜は図示したように
非常に簡単化されている。
動作化／不能化ゲーｈ１８． １８Ｎは、単に３
４
低位ローカル優先順位のアービトレーション結果が出力
端２４に伝送されることを不能化する働き以上のことを
行なう。各動作化／不能化ゲート１８、−１８．はさら
に、その遠隔入力１６１６Ｎに現われた論理ｒ高」によ
って駆動されるときは、それぞれ論理「高」を発生する
が、これを高位レベル段を通ってＷＩＮ端子２４まで伝
える。端子２４における論理「高」は、当該ローカル装
置がアービトレーションで次回のバス情報サイクルへを
勝ち得なかったことを示している。動作化／不能化ＮＯ
Ｒゲート１８．−１８Ｎの一つから出される論理「高」
は、それがローカル入力１４１−１４Ｎの一つにおける
高位優先順位のｒ高」入力によって不能化されないかぎ
り、出力端子２４まで伝わる。
端２４に伝送されることを不能化する働き以上のことを
行なう。各動作化／不能化ゲート１８、−１８．はさら
に、その遠隔入力１６１６Ｎに現われた論理ｒ高」によ
って駆動されるときは、それぞれ論理「高」を発生する
が、これを高位レベル段を通ってＷＩＮ端子２４まで伝
える。端子２４における論理「高」は、当該ローカル装
置がアービトレーションで次回のバス情報サイクルへを
勝ち得なかったことを示している。動作化／不能化ＮＯ
Ｒゲート１８．−１８Ｎの一つから出される論理「高」
は、それがローカル入力１４１−１４Ｎの一つにおける
高位優先順位のｒ高」入力によって不能化されないかぎ
り、出力端子２４まで伝わる。
したがって、出力２４は論理［低ｊとなったとき、この
ことはアービトレーション回路１０と交渉しているロー
カル装置がアービトレーションに勝ったことをしめして
いる。この場合、そのローカル入力は他のいかなる遠隔
入力よりも高い優先順位を有する。そうでない場合は出
力２４は論理「高Ｊとなるが、このことはある遠隔装置
が当該ローカル入力の優先順位よりも高位の優先順位の
論理「高」を主張したために当該ローカル装置がアービ
トレーションに勝てなかったことを示す。
ことはアービトレーション回路１０と交渉しているロー
カル装置がアービトレーションに勝ったことをしめして
いる。この場合、そのローカル入力は他のいかなる遠隔
入力よりも高い優先順位を有する。そうでない場合は出
力２４は論理「高Ｊとなるが、このことはある遠隔装置
が当該ローカル入力の優先順位よりも高位の優先順位の
論理「高」を主張したために当該ローカル装置がアービ
トレーションに勝てなかったことを示す。
ここで第二のアービトレーション回路＋ＯＡが示されて
いる第２Ａ図、２Ｂ図を参照する。この第二のアービト
レーション回路１０Ａはゲート２０ Ａ Ｎ−＋がＯＲ
ゲートであり、その出力が動作化拡張５Ｃ３Ｉ−１１ア
ービトレーシヨン入力（ｅｎａｂｌｅｅｘｔｅｎｄｅｄ
５Ｃ３ｒ−１１ａｒｂｉｔｒａｔｉｏｎ １ｎｐｕｔ
） ３４付きＮＡＮＤゲート３０に接続する点を除き、
第１図の回路と同一である。入力３４が論理「高」で駆
動されるときは、拡張アービトレーションが動作化され
、ゲート２０ＡＮ−とゲート３０の結合体の出力が第１
実施例における対応のＮＯＲゲート２０ＡＮ−１（図示
してなし）の出力と論理的に等価となる。しかしながら
、この出力信号が次段１２ＡＮ−１に伝わる前に、一つ
の追加時間遅延が生ずる。同様に、もしも動作化拡張５
Ｃ３Ｉアービト５ ６ レーシヨン入力３４が論理「低」で駆動されると、ゲー
ト３０の出力は論理「高」となり、この効果として、あ
たかも段０ないし１１−８、ゲート３０、およびアービ
トレーション回路１０Ａのゲート１８Ａ＋；−＋が接続
解除されてゲート２０ＡＮ□７への入力が除去されたか
のようになる。したがって付加的ゲート３０は、アービ
トレーション回路１０Ａが８ビットアービトレーション
付き５ｃｓｉバスシステムのインターフェースとなって
いるときは、第１２Ａｃ−１２Ｎ、の出力を無視する能
力をアービトレーション回路１０Ａに与える。
いる第２Ａ図、２Ｂ図を参照する。この第二のアービト
レーション回路１０Ａはゲート２０ Ａ Ｎ−＋がＯＲ
ゲートであり、その出力が動作化拡張５Ｃ３Ｉ−１１ア
ービトレーシヨン入力（ｅｎａｂｌｅｅｘｔｅｎｄｅｄ
５Ｃ３ｒ−１１ａｒｂｉｔｒａｔｉｏｎ １ｎｐｕｔ
） ３４付きＮＡＮＤゲート３０に接続する点を除き、
第１図の回路と同一である。入力３４が論理「高」で駆
動されるときは、拡張アービトレーションが動作化され
、ゲート２０ＡＮ−とゲート３０の結合体の出力が第１
実施例における対応のＮＯＲゲート２０ＡＮ−１（図示
してなし）の出力と論理的に等価となる。しかしながら
、この出力信号が次段１２ＡＮ−１に伝わる前に、一つ
の追加時間遅延が生ずる。同様に、もしも動作化拡張５
Ｃ３Ｉアービト５ ６ レーシヨン入力３４が論理「低」で駆動されると、ゲー
ト３０の出力は論理「高」となり、この効果として、あ
たかも段０ないし１１−８、ゲート３０、およびアービ
トレーション回路１０Ａのゲート１８Ａ＋；−＋が接続
解除されてゲート２０ＡＮ□７への入力が除去されたか
のようになる。したがって付加的ゲート３０は、アービ
トレーション回路１０Ａが８ビットアービトレーション
付き５ｃｓｉバスシステムのインターフェースとなって
いるときは、第１２Ａｃ−１２Ｎ、の出力を無視する能
力をアービトレーション回路１０Ａに与える。
以上、５Ｃ３Ｉ−１１もしくは類似のバスシステムの間
のアービトレーションを行なうアービトレーション回路
を開示したことが了解されよう。本発明は特に好ましい
実施例について例示し、図示したが、当業者にとっては
種々の形態、詳細の変更および他の適用例が本発明の範
囲内で可能であることを了解されたい。例えば可能化拡
張アービトレーション３０を挿入し、また前記ＮＯＲゲ
ートをＯＲゲートに変更することはアービトレーション
回路１０Ａのどこでもなし得る。
のアービトレーションを行なうアービトレーション回路
を開示したことが了解されよう。本発明は特に好ましい
実施例について例示し、図示したが、当業者にとっては
種々の形態、詳細の変更および他の適用例が本発明の範
囲内で可能であることを了解されたい。例えば可能化拡
張アービトレーション３０を挿入し、また前記ＮＯＲゲ
ートをＯＲゲートに変更することはアービトレーション
回路１０Ａのどこでもなし得る。
したがって、別記特許請求の範囲は、本発明の要旨と範
囲から逸脱せずになし得る形式、詳細、適用方式の変更
をすべて含むものである。
囲から逸脱せずになし得る形式、詳細、適用方式の変更
をすべて含むものである。
第１図は本アービトレーション装置の一実施例のブロッ
ク図であり、第２Ａ図および第２Ｂ図は本発明の第２の
実施例のブロック図である。図中、同一の番号は同一の
要素を示す。 ｌＯ・・・アービトレーション装置、１２・・・アービ
トレーション装置、１４・・・ローカル入力、１６・・
・遠隔入力、１８．２０・・・ゲート。 出願代理人 西 山 善 章 ７ ８ ＦＩＧ、２Ｂ
ク図であり、第２Ａ図および第２Ｂ図は本発明の第２の
実施例のブロック図である。図中、同一の番号は同一の
要素を示す。 ｌＯ・・・アービトレーション装置、１２・・・アービ
トレーション装置、１４・・・ローカル入力、１６・・
・遠隔入力、１８．２０・・・ゲート。 出願代理人 西 山 善 章 ７ ８ ＦＩＧ、２Ｂ
Claims (19)
- （１）複数優先順位に対応する複数段と出力端子とを有
し、ローカルバスインターフェースと少なくとも１個の
遠隔バスインターフェースとの間のアービトレーション
を行なう電子装置であって、 該ローカルバスインターフェースが該アー ビトレーションを勝ち得たことを示すべく該出力端子に
ローカルアービトレーション入力信号を該複数段の残り
のシリアル接続を通して伝える最下位優先順位入力を有
する最下位段装置を含み、 該最下位段と該出力端子間に接続された残 りの該複数段の各々が、 遠隔優先装置であって、該ローカルバス インターフェースがアービトレーシヨンを 勝ち得たことを示すべく低優先順位からの すべてのアービトレーション信号の伝達を 阻止するが、遠隔入力信号が宣言されたと きはその遠隔バスインターフェースがアー ビトレーションを勝ちえたことを示すべく その遠隔入力信号を伝達するようにされた 遠隔優先装置と、 ローカル優先装置であって、該ローカル バスインターフェースが該ローカル優先装 置に対しより高優先順位のローカルアービ トレーション入力を宣言して該ローカルバ スインターフェースがアービトレーション を勝ち得たことを示すべく該高優先順位ロ ーカルアービトレーション信号を該出力端 子に伝達する場合を除き、該遠隔優先装置 から該出力端子にアービトレーション信号 を伝達するようにされた遠隔優先順位装置 と、 を含むことを特徴とする電子装置。 - （２）Ｎを整数としてＮ＋１個の優先順位の間のアービ
トレーションを行なうアービトレーション装置であって
、 最下位優先順位のローカル入力および最下 位段出力を備えたインバーターを含む最下位段と、 Ｎ個の優先順位に対応するＮ個のアービト レーション段であって、それぞれがすぐ下位の段の出力
に接続された第一入力と、 その段の順位に対応する優先順位を持つ 遠隔入力に接続された第二入力と、 第一のＮＯＲゲート出力とを有する第一 の２入力ＮＯＲゲートと、 各段の該第一ＮＯＲゲート出力に接続さ れた第一入力と、 各段の優先順位に対応する優先順位を持 つローカル入力に接続できる第二入力と、 各段の出力となる第二のＮＯＲゲート と を有する第二の２入力ＯＮＲゲートとを含んでいるＮア
ービトレーション段と、 該第Ｎ段に接続された出力端子であって、すべての遠隔
入力が宣言している優先順位よりも該第Ｎ段に接続され
ているローカル入力がより高い優先順位を宣言したこと
を「低」論理レベルで示し、他方、接続されているいず
れのローカル入力よりも高位優先順位を一遠隔入力が宣
言したことを「高」論理レベルで示すようにされた出力
端子と を含むアービトレーション装置。 - （３）特許請求の範囲第（２）項に記載のアービトレー
ション装置において、該整数Ｎが７であるアービトレー
ション装置。 - （４）特許請求の範囲第（２）項に記載のアービトレー
ション装置において、該整数Ｎが１５であるアービトレ
ーション装置。 - （５）特許請求の範囲第（２）項に記載のアービトレー
ション装置において、該整数Ｎが３１であるアービトレ
ーション装置。 - （６）ローカルユニットと共通バスを競う複数の遠隔ユ
ニットとを有するシステムに使用するアービトレーショ
ン装置であって、 該ローカルユニットに接続される入力を有 する第一ゲートと、 第一入力が該第一ゲートの一出力に接続さ れるとともに第二入力が第一優先順位を有する第一遠隔
ユニットに接続されるための第二ゲートと、 第一入力が該第二ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第二接続
子に接続されるための第三ゲートと、 第一入力が該第三ゲートの一出力に接続さ れるとともに第二入力が第二優先順位を有する第二遠隔
ユニットに接続されるための第四ゲートと、 第一入力が該第三ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第三接続
子に接続されるための第五ゲート第一入力が該第五ゲー
トの一出力に接続さ れるとともに第二入力が第三優先順位を有する第三遠隔
ユニットに接続されるための第六ゲートと、 第一入力が該第六ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第四接続
子に接続されるための第七ゲートと、 第一入力が該第七ゲートの一出力に接続さ れるとともに第二入力が第四優先順位を有する第四遠隔
ユニットに接続されるための第八ゲートと、 第一入力が該第八ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第五接続
子に接続されるための第九ゲートと、 第一入力が該第九ゲートの一出力に接続さ れるとともに第二入力が第五優先順位を有する第五遠隔
ユニットに接続されるための第十ゲートと、 第一入力が該第十ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第六接続
子に接続されるための第十一ゲートと、 第一入力が該第十一ゲートの一出力に接続 されるとともに第二入力が第六優先順位を有する第六遠
隔ユニットに接続されるための第十二ゲートと、 第一入力が該第十二ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第七接
続子に接続されるための第十三ゲートと、 第一入力が該第十三ゲートの一出力に接続 されるとともに第二入力が第七優先順位を有する第七遠
隔ユニットに接続されるための第十四ゲートと、 第一入力が該第十四ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第八接
続子に接続されるための第十五ゲートと、 第一入力が該第十五ゲートの一出力に接続 されるとともに第二入力が第八優先順位を有する第八遠
隔ユニットに接続されるための第十六ゲートと、 第一入力が該第十六ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第九接
続子に接続されるための第十七ゲートと、 第一入力が該第十七ゲートの一出力に接続 されるとともに第二入力が第九優先順位を有する第九遠
隔ユニットに接続されるための第十八ゲートと、 第一入力が該第十八ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第十接
続子に接続されるための第十九ゲートと、 第一入力が該第十九ゲートの一出力に接続 されるとともに第二入力が第十優先順位を有する第十遠
隔ユニットに接続されるための第二十ゲートと、 第一入力が該第二十ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第十一
接続子に接続されるための第二十一ゲートと、 第一入力が該第二十一ゲートの一出力に接 続されるとともに第二入力が第十一優先順位を有する第
十一遠隔ユニットに接続されるための第二十二ゲートと
、 第一入力が該第二十二ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
二接続子に接続されるための第二十三ゲートと、 第一入力が該第二十三ゲートの一出力に接 続されるとともに第二入力が第十二優先順位を有する第
十二遠隔ユニットに接続されるための第二十四ゲートと
、 第一入力が該第二十四ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
三接続子に接続されるための第二十五ゲートと、 第一入力が該第二十五ゲートの一出力に接 続されるとともに第二入力が第十三優先順位を有する第
十三遠隔ユニットに接続されるための第二十六ゲートと
、 第一入力が該第二十六ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
四接続子に接続されるための第二十七ゲートと、 第一入力が該第二十七ゲートの一出力に接 続されるとともに第二入力が第十四優先順位を有する第
十四遠隔ユニットに接続されるための第二十八ゲートと
、 第一入力が該第二十八ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
五接続子に接続されるための第二十九ゲートと、 第一入力が該第二十九ゲートの一出力に接 続されるとともに第二入力が第十五優先順位を有する第
十五遠隔ユニットに接続されるための第三十ゲートと、 第一入力が該第三十ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第十六
接続子に接続されるための第三十一ゲートであって、 システムバスへのアービトレーションを 求めるユニットのなかで該ローカルユニッ トが最高優先順位のユニットであるか否か を該ローカルユニットに対して示す論理信 号レベルをゲート出力が有しているように された該第三十一ゲートと を含むアービトレーション装置。 - （７）特許請求の範囲第（６）項に記載のアービトレー
ション装置において、該第一ゲートが単一の入力論理イ
ンバーターであるアービトレーション装置。 - （８）特許請求の範囲第（６）項に記載のアービトレー
ション装置において、該第一ゲートが単一の入力ＮＯＲ
ゲートであるアービトレーション装置。 - （９）特許請求の範囲第（６）項に記載のアービトレー
ション装置において、該第一ゲートが単一の入力ＮＡＮ
Ｄゲートであるアービトレーション装置。 - （１０）特許請求の範囲第（７）項に記載のアービトレ
ーション装置において、該第一ゲートを除くすべての該
ゲートが２入力ＮＯＲゲートであるアービトレーション
装置。 - （１１）特許請求の範囲第（８）項に記載のアービトレ
ーション装置において、該第一ゲートを除くすべての該
ゲートが２入力ＮＯＲゲートであるアービトレーション
装置。 - （１２）特許請求の範囲第（９）項に記載のアービトレ
ーション装置において、該第一ゲートを除くすべての該
ゲートが２入力ＮＯＲゲートであるアービトレーション
装置。 - （１３）ローカルユニットと共通バスを競う複数の遠隔
ユニットとを有するシステムに使用するアービトレーシ
ョン装置であって、 該ローカルユニットに接続される入力を有 する第一ゲートと、 第一入力が該第一ゲートの一出力に接続さ れるとともに第二入力が第一優先順位を有する第一の遠
隔ユニットに接続される第二ゲートと、 第一入力が該第二ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第二接続
子に接続されるための第三ゲートと、 第一入力が該第三ゲートの一出力に接続さ れるとともに第二入力が第二優先順位を有する第二遠隔
ユニットに接続される第四ゲートと、 第一入力が該第三ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第三接続
子に接続されるための第五ゲートと、 第一入力が該第五ゲートの一出力に接続さ れるとともに第二入力が第三優先順位を有する第三遠隔
ユニットに接続される第六ゲートと、 第一入力が該第六ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第四接続
子に接続されるための第七ゲートと、 第一入力が該第七ゲートの一出力に接続さ れるとともに第二入力が第四優先順位を有する第四遠隔
ユニットに接続される第八ゲートと、 第一入力が該第八ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第五接続
子に接続されるための第九ゲートと、 第一入力が該第九ゲートの一出力に接続さ れるとともに第二入力が第五優先順位を有する第五遠隔
ユニットに接続される第十ゲートと、 第一入力が該第十ゲートの一出力に接続さ れるとともに第二入力が該ローカルユニットの第六接続
子に接続されるための第十一ゲートと、 第一入力が該第十一ゲートの一出力に接続 されるとともに第二入力が第六優先順位を有する第六遠
隔ユニットに接続される第十二ゲートと、 第一入力が該第十二ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第七接
続子に接続されるための第十三ゲートと、 第一入力が該第十三ゲートの一出力に接続 されるとともに第二入力が第七優先順位を有する第七遠
隔ユニットに接続される第十四ゲートと、 第一入力が該第十四ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第八接
続子に接続されるための第十五ゲートと、 第一入力が該第十五ゲートの一出力に接続 されるとともに第二入力が第七優先順位より高い優先順
位を持つ遠隔ユニットとのアービトレーションを行なわ
しめる動作化信号を受信する第十六ゲートと、 第一入力が該第十六ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第九接
続子に接続されるための第十七ゲートと、 第一入力が該第十七ゲートの一出力に接続 されるとともに第二入力が第九優先順位を有する第九遠
隔ユニットに接続される第十八ゲートと、 第一入力が該第十八ゲートの一出力に接続 されるとともに第二入力が第九優先順位を有する第九遠
隔ユニットに接続される第十九ゲートと、 第一入力が該第十九ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第十接
続子に接続されるための第二十ゲートと、 第一入力が該第二十ゲートの一出力に接続 されるとともに第二入力が第十優先順位を有する第十遠
隔ユニットに接続される第二十一ゲートと、 第一入力が該第二十一ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
一接続子に接続されるための第二十二ゲートと、 第一入力が該第二十二ゲートの一出力に接 続されるとともに第二入力が第十一優先順位を有する第
十一遠隔ユニットに接続される第二十三ゲートと、 第一入力が該第二十三ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
二接続子に接続されるための第二十四ゲートと、 第一入力が該第二十四ゲートの一出力に接 続されるとともに第二入力が第十二優先順位を有する第
十二遠隔ユニットに接続される第二十五ゲートと、 第一入力が該第二十五ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
二接続子に接続されるための第二十六ゲートと、 第一入力が該第一ゲートの一出力に接続さ れるとともに第二入力が第十三優先順位を有する第十三
遠隔ユニットに接続される第二十七ゲートと、 第一入力が該第二十七ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
四接続子に接続されるための第二十八ゲートと、 第一入力が該第二十八ゲートの一出力に接 続されるとともに第二入力が第十四優先順位を有する第
十四遠隔ユニットに接続される第二十九ゲートと、 第一入力が該第二十九ゲートの一出力に接 続されるとともに第二入力が該ローカルユニットの第十
五接続子に接続されるための第三十ゲートと、 第一入力が該第三十ゲートの一出力に接続 されるとともに第二入力が第十五優先順位を有する第十
五遠隔ユニットに接続される第三十一ゲートと、 第一入力が該第三十ゲートの一出力に接続 されるとともに第二入力が該ローカルユニットの第十六
接続子に接続されるための第三十二ゲートであって、 該動作化信号が「低」論理レベルである ときは必ず、システムバスへのアービトレ ーションを求めるユニットのなかで該ロー カルユニットが最高優先順位のユニットで あるか否かを該ローカルユニットに対して 示す論理信号レベルをゲート出力が有して いるようにされた該第三十二ゲートと、 を含むアービトレーション装置。 - （１４）特許請求の範囲第（１３）項に記載のアービト
レーション装置において、該第一ゲートが端一の入力論
理インバーターであり、該第十六ゲートが２入力ＯＲゲ
ートであるアービトレーション装置。 - （１５）特許請求の範囲第（１３）項に記載のアービト
レーション装置において、該第一ゲートが端一の入力Ｎ
ＯＲゲートであり、該第十六ゲートが２入力ＯＲゲート
であるアービトレーション装置。 - （１６）特許請求の範囲第（１３）項に記載のアービト
レーション装置において、該第一ゲートが端一の入力Ｎ
ＡＮＤゲートであり、該第十六ゲートが２入力ＯＲゲー
トであるアービトレーション装置。 - （１７）特許請求の範囲第（１４）項に記載のアービト
レーション装置において、該第一ゲートおよび第十六ゲ
ートを除くすべてのゲートが２入力ＮＯＲゲートである
アービトレーション装置。 - （１８）特許請求の範囲（１５）項に記載のアービトレ
ーション装置において、該第一ゲートおよび第十六ゲー
トを除くすべてのゲートが２入力ＮＯＲゲートであるア
ービトレーション装置。 - （１９）特許請求の範囲第（１６）項に記載のアービト
レーション装置において、該第一ゲートおよび第十六ゲ
ートを除くすべてのゲートが２入力ＮＯＲゲートである
アービトレーション装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US432,422 | 1989-11-03 | ||
| US07/432,422 US5081578A (en) | 1989-11-03 | 1989-11-03 | Arbitration apparatus for a parallel bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154957A true JPH03154957A (ja) | 1991-07-02 |
| JP3196898B2 JP3196898B2 (ja) | 2001-08-06 |
Family
ID=23716101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28605390A Expired - Fee Related JP3196898B2 (ja) | 1989-11-03 | 1990-10-25 | 並列バス用のアービトレーション装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5081578A (ja) |
| JP (1) | JP3196898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009041245A (ja) * | 2007-07-13 | 2009-02-26 | Dooei Gaiso Kk | 渡り通路用目地装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545482B2 (ja) * | 1990-03-15 | 1996-10-16 | 富士通株式会社 | インタ―フェイス装置の転送パラメ―タ設定方法 |
| KR920001351A (ko) * | 1990-06-30 | 1992-01-30 | 이헌조 | Id 처리전용 scsi 버스 인터페이스 로직 |
| US6091884A (en) | 1991-08-19 | 2000-07-18 | Index Systems, Inc. | Enhancing operations of video tape cassette players |
| DE4227346C2 (de) * | 1991-08-19 | 1999-09-09 | Sequent Computer Systems Inc | Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten |
| US6487362B1 (en) | 1991-08-19 | 2002-11-26 | Index Systems, Inc. | Enhancing operations of video tape cassette players |
| US5274785A (en) * | 1992-01-15 | 1993-12-28 | Alcatel Network Systems, Inc. | Round robin arbiter circuit apparatus |
| US5268962A (en) * | 1992-07-21 | 1993-12-07 | Digital Equipment Corporation | Computer network with modified host-to-host encryption keys |
| US5535414A (en) * | 1992-11-13 | 1996-07-09 | International Business Machines Corporation | Secondary data transfer mechanism between coprocessor and memory in multi-processor computer system |
| EP0617372A1 (en) * | 1993-03-25 | 1994-09-28 | International Business Machines Corporation | Apparatus for determing the optimal value of a control parameter and use of the apparatus |
| US5596727A (en) * | 1993-06-02 | 1997-01-21 | Lucent Technologies Inc. | Arrangement for expanding the device capacity of a bus |
| US5613076A (en) * | 1994-11-30 | 1997-03-18 | Unisys Corporation | System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus |
| US6026094A (en) * | 1995-05-24 | 2000-02-15 | Thomson Consumer Electronics, Inc. | Digital data bus system including arbitration |
| US6016527A (en) * | 1996-09-30 | 2000-01-18 | Lsi Logic Corporation | Method and apparatus for improving fairness in SCSI bus arbitration |
| US6105084A (en) * | 1997-02-11 | 2000-08-15 | Alcatel | Priority-based access control arrangement by assigning first and second own priorities to each of units |
| KR101956219B1 (ko) * | 2017-03-09 | 2019-03-08 | 정규성 | 디지털 토크 표시 드라이버 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229791A (en) * | 1978-10-25 | 1980-10-21 | Digital Equipment Corporation | Distributed arbitration circuitry for data processing system |
| US4320467A (en) * | 1980-02-25 | 1982-03-16 | Raytheon Company | Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority |
| FR2490434B1 (fr) * | 1980-09-12 | 1988-03-18 | Quinquis Jean Paul | Dispositif de resolution des conflits d'acces et d'allocation d'une liaison de type bus interconnectant un ensemble de processeurs non hierarchises |
| US4381542A (en) * | 1980-10-20 | 1983-04-26 | Digital Equipment Corporation | System for interrupt arbitration |
| FR2513407B1 (fr) * | 1981-09-24 | 1987-01-16 | Finger Ulrich | Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun |
| US4473880A (en) * | 1982-01-26 | 1984-09-25 | Intel Corporation | Arbitration means for controlling access to a bus shared by a number of modules |
| US4620278A (en) * | 1983-08-29 | 1986-10-28 | Sperry Corporation | Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus |
| US4787033A (en) * | 1983-09-22 | 1988-11-22 | Digital Equipment Corporation | Arbitration mechanism for assigning control of a communications path in a digital computer system |
| US4646232A (en) * | 1984-01-03 | 1987-02-24 | Texas Instruments Incorporated | Microprocessor with integrated CPU, RAM, timer, bus arbiter data for communication system |
| SE445861B (sv) * | 1984-12-12 | 1986-07-21 | Ellemtel Utvecklings Ab | Prioritetsfordelningsanordning for datorer |
| US4734696A (en) * | 1985-12-02 | 1988-03-29 | Telenex Corporation | System and method for transmitting information |
| US4706082A (en) * | 1986-02-24 | 1987-11-10 | Chrysler Motors Corporation | Serial data bus for intermodule data communications |
| US4719458A (en) * | 1986-02-24 | 1988-01-12 | Chrysler Motors Corporation | Method of data arbitration and collision detection in a data bus |
| US4785394A (en) * | 1986-09-19 | 1988-11-15 | Datapoint Corporation | Fair arbitration technique for a split transaction bus in a multiprocessor computer system |
-
1989
- 1989-11-03 US US07/432,422 patent/US5081578A/en not_active Expired - Lifetime
-
1990
- 1990-10-25 JP JP28605390A patent/JP3196898B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009041245A (ja) * | 2007-07-13 | 2009-02-26 | Dooei Gaiso Kk | 渡り通路用目地装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5081578A (en) | 1992-01-14 |
| JP3196898B2 (ja) | 2001-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03154957A (ja) | 並列バス用のアービトレーション装置 | |
| US7003593B2 (en) | Computer system architecture and memory controller for close-coupling within a hybrid processing system utilizing an adaptive processor interface port | |
| EP0795158B1 (en) | A computer system having a bridge between buses | |
| EP0834135B1 (en) | Architecture for an i/o processor that integrates a pci to pci bridge | |
| US5913045A (en) | Programmable PCI interrupt routing mechanism | |
| US6182178B1 (en) | Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across a PCI host bridge supporting multiple PCI buses | |
| US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
| US6185520B1 (en) | Method and system for bus switching data transfers | |
| US6816938B2 (en) | Method and apparatus for providing a modular system on-chip interface | |
| JP2613005B2 (ja) | デバイスのアービトレーション優先レベルを切り換える方法並びに多優先レベルのアービトレーションを行うためのアダプタ及びシステム | |
| EP0428330A2 (en) | Computer interface circuit | |
| JPH07504774A (ja) | リアルタイム処理システム | |
| US6892266B2 (en) | Multicore DSP device having coupled subsystem memory buses for global DMA access | |
| JPH07105146A (ja) | 共有メモリ装置 | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| US6178477B1 (en) | Method and system for pseudo delayed transactions through a bridge to guarantee access to a shared resource | |
| US6449672B1 (en) | PCI device arbiter | |
| EP0913941A1 (en) | System for connecting peripheral devices and having a priority arbitration, particularly in a microcontroller chip emulator | |
| JPH02239357A (ja) | コンピュータインターフェイス | |
| CN116266168A (zh) | 菊链spi集成电路及其操作方法 | |
| KR100258631B1 (ko) | 멀티 프로세서 시스템의 버스 사용권 중재 장치 | |
| JPS59188721A (ja) | バス構成 | |
| Del Corso | Design of Multiprocessor Buses | |
| JPH09231163A (ja) | Ｉｏブリッジ | |
| JPH04104348A (ja) | バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |