JPH03151692A - 多層厚膜回路の製造方法 - Google Patents

多層厚膜回路の製造方法

Info

Publication number
JPH03151692A
JPH03151692A JP28358790A JP28358790A JPH03151692A JP H03151692 A JPH03151692 A JP H03151692A JP 28358790 A JP28358790 A JP 28358790A JP 28358790 A JP28358790 A JP 28358790A JP H03151692 A JPH03151692 A JP H03151692A
Authority
JP
Japan
Prior art keywords
sheets
thick film
pressure
film circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28358790A
Other languages
English (en)
Inventor
Mark S O'brien
マーク　スティーブン　オブライエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03151692A publication Critical patent/JPH03151692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は厚膜回路の製造に関する。
［従来の技術］ シリコン集積回路チップの複雑性が増大するにつれて、
−層高い複雑性と微細なラインを有する厚膜ハイブリー
ノド回路の必要性が生じた。この要求を満たすために、
低温共焼セラミック加玉法を使用する技術が開発された
。この技術は、それぞれ独自の導体、抵抗およびコンデ
ンサのパターンを有する、個別の未焼成（生）セラミッ
クシート層を積層することにより多層回路を製造するこ
とからなる。（例えば、１９８７年６月２３〜２５日に
開催された第１回国際ＳＡＭＰＥ電子会議における講演
集の７２０〜７３４頁に記載された、ベーター（Ｂｈｅ
ｄｕａｒ）の“低温共焼セラミックテープシステム−そ
の概観”と題する論文参照）［発明が解決しようとする
課題］ 現在、各シートの積層は一軸または等圧（Ｉｓｏｓｔａ
ｔｌｃ）加圧方法により行われている。一軸方法は効果
的な方法であるが、大抵の場合、インサートおよびコン
ファイニング（ｃｏｎｆｉｎｉｎｇ）ダイを必要とする
欠点がある。現在の等圧加用方法も有効な方法ではある
が、水のような液杖加圧媒体を使用する。このため、シ
ートをバッグ（袋）内に収納し、積層中の部品を保護し
なければならない。更に、部品の袋内への収納は処理工
程をスローダウンさせ、加圧中に袋が破袋したり、漏洩
したりすることがあり、その結果、部品を損傷する可能
性がある。
従って、本発明の［」的は多層厚膜回路製造におけるセ
ラミックシートの別の積層方法を提供することである。
［課題を解決するための手段］ 前記目的およびその他の目的は本発明の多層厚膜回路の
製造方法により達成される。それぞれ、少なくとも　・
方のＬ四面に導体パターンを有する複数枚のセラミック
シートを準備する。これらのシートを閉鎖容器内に積り
げ、そして、この閉鎖容器内にガスを導入し、前記シー
トに十分な圧力を等圧的に加え、各シート間で接着を起
こさせる。
その後、続いて、得られた構造物を加熱し、複数枚のシ
ートを一緒に焼結する。
［実施例］ 以下、図面を参照しながら本発明を更に詳細に説明する
。
第１図は本発明により製造できる簡単な多層厚膜回路の
一例の模式図である。この回路は未焼成または“生”状
態の数層のセラミックシート１０〜１３を有する。この
シートの厚さは−・般的に、０．１〜０．３−諺の範囲
内で変化する。各シートは裏と表の両側に主要面を有し
、これらの主要面の何れか一方または両方に導体パター
ンが形成されている。このパターンは導体（例えば、１
４）、抵抗（例えば、１５）およびコンデンサ（例えば
、１６）を有する。また、シートを貫通して形成された
導通路（例えば、１７）も有し、この導通路には導電性
物質が充填され、半導体チップ（図示されていない）を
実装するための相互接続を、シー）１１〜１３を通して
、各シート上の部品とキャビティ１８との間に形成して
いる。このパターンは、標準的な材料を用いるスクリー
ン印刷のような標準的な厚膜形成技術により形成される
。例えば、導体はＡｕであり、抵抗材料はルテニウム系
であり、コンデンサは図示されているようにセラミック
シートの何れかの而−Ｌの２個の導体から形成されてい
る。導通孔はＡｕで充満させることができる。パターン
はシートＬに印刷されるが、層が下記に説明されるよう
な加工処理を受けるまで、シートは未焼成のままである
。
第２図に示されるように、プレートドに積層するために
、複数枚のシートを積重する。プレートはベース２０（
一般的に、アルミニュームからなる）からなる。シート
（例えば、２１）は位置決めピン２２および２３により
位置決めされる。位置決めピン２２および２３はベース
から、シート中に形成された導通孔を通して延びている
。積重後、このような数枚のプレートを、第３図で符号
３０により示されるようなラック中に配置することがで
きる。このラックは数段の棚を有する。シート（図示さ
れていない）は主に水平方向に配設することができる。
棚はフレームにより蓋３２に連結されている。この蓋に
より、ラックの配置されたチャンバ内を空密シールする
ことができる。
導入パイプ３５によりガス源３４をチャンバ３３に連結
する。導入ガスの圧力を監視するため、導入パイプには
圧力計３６も接続されている。また、標準的な温調器３
７が、高圧熱電対３８および加熱テープ（一部分だけが
符号３９で示されている）５− −〇− によりチャンバに接続されている。一般的に、加熱テー
プはチャンバの大部分の表面上に形成された抵抗材料で
ある。
使用された特定の装置はＡＯＨの製品コードでプレッシ
ャー・プロダクツ社から市販されている等圧加用装置で
あった。
特定の実施例では、シート間に閉じ込められている気体
を除去するために、先ずシートを、３５９−Ｆの製品コ
ードでフル（Ｈｕｌｌ）社から市販されているような標
準的な一軸プレス機で予備積層したらこのｐ備積層は、
シートを７０℃で１分間加熱しながら、低圧（７０Ｋｇ
／ｃｍ　２未満）で行った。
その後、このシートを加圧チャンバ３３内に装入し、ガ
ス源３４から空気をチャンバ内に導入し、圧力を約２１
０Ｋｇ／ｃｍ　２にまで］−昇させた。好ましくは、圧
力は１５０〜２５０Ｋｇ／ｃ＋ｓ　２の範囲内でなけれ
ばならない。ラックを約７０℃の温度に維持した。５０
℃〜１１０℃の範囲内の温度も使用できる。約１０分間
にわたり、等圧積屑処理を行った。一般的に、５〜１５
分間の範囲内の処理時間が有用である。
この積層処理工程に続いて、得られた多層部品を加圧装
置から取出し、標準的な焼成炉内に配置した。有機物の
標準的な焼却は約３５０℃の温度で約１時間にわたって
打った。この後、続けて、約８５０℃の温度で約１５分
間にわたって焼結した。大抵のセラミックシートの場合
、焼却は２５０〜５００℃で１／２〜４時間にわたって
打われ、焼結は７５０〜９５０℃で５分間〜２時間にわ
たって行われる。積層処理では各種シートを接着させる
が、焼成処理ではセラミックシートをＵいに融着し、様
々な導体、抵抗およびコンデンサがセラミック内に埋封
された均質なセラミックを形成する。
本発明の気相積層技術は、優れた接着性を有し、明らか
に層間に空気が全く閉じ込められていない多層構造物を
形成することが発見された。また、ガス流にも拘らず、
貼合わせ処理中の層間の適正な位置合わせは維持された
。液相等圧処理法と同様に、層内にキャビティを画成す
るためのインサートは不要であるばかりか、部品がスタ
ックされないように防１１−するコンファイニングダイ
も不要であった。しかし、液相等圧処理法と異なり、本
発明の方法は部品を袋内に入れなくても実施できる。
本発明の様々な変法は当業者に明らかになるであろう。
例えば、窒素のような非反応性ガスを空気の代わりにガ
ス媒体として使用することもできる。更に、本発明の方
法は袋を使用せずに行うことが好ましいが、特定の場合
には、積層前に、シートを袋に入れることが望ましいこ
とも有り得る。
しかし、この袋は液相加圧媒体で・般的に必要とされる
厚さ（０，０２ｍｍ）よりも遥かに薄くすることができ
、その結果、端部およびキャビテイ壁面との良好な相似
性が得られる。また、ガス源３４からガスをチャンバ内
に導入する前に、チャンバ３３が先ず排気される場合、
予備積層−［程は不要なこともある。従来技術を凌駕す
る本発明の教示に基本的に基づく、このような変法は全
て、明らかに本発明の範囲内に含まれるものと思料され
る。
［発明の効果］ 以上説明したように、本発明の気相等圧積層方法は、優
れた接着性を有し、明らかに層間に空気が全く閉じ込め
られていない多層構造物を形成することが発見された。
また、ガス流にも拘らず、積層処理中の層間の適正な位
置合わせは維持される。液相等圧処理法と同様に、層内
にキャビティを画成するためのインサートは不要である
ばかりか、部品がスタックされないように防１Ｆ、する
コンファイニングダイも不要である。しかし、液相等圧
処理法と異なり、本発明の方法は部品を袋内に入れなく
ても実施でき、袋の破袋および液状加圧媒体の漏洩によ
る部品損傷は全く起こらないなどの多数の利点を有する
。
【図面の簡単な説明】
第１図は本発明の一実施例による回路製造用のシート積
重物の模式的分解断面図である。 第２図は前記と同じ実施例で使用できる前記シートを積
層するための装置の部分側面図である。 ９− １０− 第３図は前記と同じ実施例により前記シートを積層する
ための装置の別の部分の模式図である。

Claims (7)

    【特許請求の範囲】
  1. （１）各シートの少なくとも一方の主要面上に導体パタ
    ーン（１４）を有する複数枚のセラミック生シート（１
    ０〜１３）を供給する工程からなる、多層厚膜回路の製
    造方法であって、 前記シートをチャンバ（３３）内に積上げ、そして、該
    チャンバ内にガスを導入し、前記シートに等圧的に十分
    な圧力を加え、該シート間で接着を起こさせ；そして、 続いて、得られた構造物を加熱し、複数枚のシートを一
    緒に焼結する； 工程を特徴とする多層厚膜回路の製造方法。
  2. （２）ガスは空気または窒素からなる群から選択される
    請求項１記載の多層厚膜回路の製造方法。
  3. （３）圧力は１５０〜２５０Ｋｇ／ｃｍ＾２の範囲内で
    ある請求項１記載の多層厚膜回路の製造方法。
  4. （４）等圧的に圧力を加える前に、シート積重物に一軸
    圧力をかける請求項１記載の多層厚膜回路の製造方法。
  5. （５）一軸圧力は２５〜７５Ｋｇ／ｃｍ＾２の範囲内で
    ある請求項４記載の多層厚膜回路の製造方法。
  6. （６）シートは、シートを包囲するコンプライアントバ
    ッグ無しに、チャンバ内に積上げられる請求項１記載の
    多層厚膜回路の製造方法。
  7. （７）シート積重物は５０℃〜１１０℃の範囲内の温度
    に維持され、そして、圧力は５〜１５分間の範囲内の時
    間にわたって加えられる請求項１記載の多層厚膜回路の
    製造方法。
JP28358790A 1989-10-23 1990-10-23 多層厚膜回路の製造方法 Pending JPH03151692A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42562089A 1989-10-23 1989-10-23
US425620 1989-10-23

Publications (1)

Publication Number Publication Date
JPH03151692A true JPH03151692A (ja) 1991-06-27

Family

ID=23687330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28358790A Pending JPH03151692A (ja) 1989-10-23 1990-10-23 多層厚膜回路の製造方法

Country Status (3)

Country Link
EP (1) EP0425148A3 (ja)
JP (1) JPH03151692A (ja)
CA (1) CA2023713A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JP4455696B2 (ja) * 1999-08-13 2010-04-21 忠弘 大見 多層プリント配線基板の製造方法及び製造装置
EP1416546A1 (en) * 2002-10-21 2004-05-06 Friedrich-Alexander-Universität Erlangen-Nürnberg Method of making a laminated ceramic with a non-planar structure
DE102010020900C5 (de) * 2010-05-18 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung von Leistungshalbleitersubstraten
DE102011079658A1 (de) * 2011-07-22 2013-01-24 Robert Bosch Gmbh Verfahren zur Herstellung eines keramischen Mehrlagenbauelements und keramisches Mehrlagenbauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51103910A (ja) * 1975-03-10 1976-09-14 Ngk Spark Plug Co Seramitsukusekisotainoseizoho
JPS61159718A (ja) * 1984-12-29 1986-07-19 株式会社村田製作所 積層セラミック電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
CH673435A5 (ja) * 1987-05-27 1990-03-15 Fela Planungs Ag
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51103910A (ja) * 1975-03-10 1976-09-14 Ngk Spark Plug Co Seramitsukusekisotainoseizoho
JPS61159718A (ja) * 1984-12-29 1986-07-19 株式会社村田製作所 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
CA2023713A1 (en) 1991-04-24
EP0425148A3 (en) 1991-08-14
EP0425148A2 (en) 1991-05-02

Similar Documents

Publication Publication Date Title
US5772837A (en) Apparatus for forming cavities without using an insert
US3960635A (en) Method for the fabrication of printed circuits
US4799983A (en) Multilayer ceramic substrate and process for forming therefor
JP2000263577A5 (ja)
JPH03151692A (ja) 多層厚膜回路の製造方法
US5785800A (en) Apparatus for forming cavity structures using thermally decomposable surface layer
US5788808A (en) Apparatus for forming cavity substrates using compressive pads
US5676788A (en) Method for forming cavity structures using thermally decomposable surface layer
US5746874A (en) Apparatus and method for forming cavity substrates using flexible preform insert
WO2006042228A1 (en) Method of producing an ltcc substrate with cavities having improved bondability
US5707476A (en) Method for forming multiple cavity products
JP3277195B2 (ja) 多層プリント配線板およびその製造方法
US5759320A (en) Method of forming cavity substrates using compressive pads
US5707480A (en) Apparatus for forming multiple cavity products
JPH11333975A (ja) 樹脂付き導体箔およびそれを用いた積層板およびそれらの製造方法
US6423174B1 (en) Apparatus and insertless method for forming cavity substrates using coated membrane
JPH0697661A (ja) セラミックス多層基板の製造方法
JPH01253426A (ja) 多段ホットプレス
JPS62196146A (ja) セラミツクシ−ト積層体の圧着装置
JPH09139443A (ja) キャビティを有するセラミック積層製品の形成方法およびそのための装置
JP3238780B2 (ja) 積層セラミック電子部品の製造方法
JPH02141479A (ja) セラミックス多層基板の製造方法
JPS59147486A (ja) グリ−ンシ−トの穴充填法
GB2243803A (en) Lamination of integrated circuit packages
JPH08195326A (ja) グリーンシート積層体の製造方法と製造用治具