JPH03145355A - Pm wave demodulation circuit - Google Patents

Pm wave demodulation circuit

Info

Publication number
JPH03145355A
JPH03145355A JP28414489A JP28414489A JPH03145355A JP H03145355 A JPH03145355 A JP H03145355A JP 28414489 A JP28414489 A JP 28414489A JP 28414489 A JP28414489 A JP 28414489A JP H03145355 A JPH03145355 A JP H03145355A
Authority
JP
Japan
Prior art keywords
circuit
wave
output
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28414489A
Other languages
Japanese (ja)
Inventor
Noriaki Katsumata
憲明 勝俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP28414489A priority Critical patent/JPH03145355A/en
Publication of JPH03145355A publication Critical patent/JPH03145355A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE:To eliminate the need for a phase detection circuit and to simply constitute a PM wave modulation circuit by outputting a Manchester modulation signal from a comparator and a flip-flop. CONSTITUTION:First and 2nd comparators A2, A3 compare positive and negative PM wave inputs (a) based on positive and negative reference voltages VT1, VT2 respectively to obtain outputs b, c, which set/reset a flip-flop F1, then an output (d) is obtained. Thus, the digital signal output (d) is a Manchester modulation output and a demodulation digital signal is obtained by using a timing extraction circuit D1 and an identification circuit A6. Thus, the PM wave demodulation circuit with simple constitution not requiring a phase detection circuit is realized.

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、PM波復調回路に関する。[Detailed description of the invention] A. Industrial application field The present invention relates to a PM wave demodulation circuit.

B0発明の概要 本発明は、PM波よりマンチェスタ変調出力を得てタイ
ミング波抽出回路と識別再生回路を用いて復調ディジタ
ル信号を得るようにしたP〜1波復調回路において、萌
記マンチェスタ変調出力を、PM波大人ツノ正、負入力
を夫々正、負基準電圧と比較する第1.第2のコンパレ
ータと、この第1第2のコンパレータの夫々の出力が入
力されるフリップフロップとより得るようにしたもので
ある。
B0 Summary of the Invention The present invention provides a P~1 wave demodulation circuit which obtains a Manchester modulated output from a PM wave and uses a timing wave extraction circuit and an identification reproducing circuit to obtain a demodulated digital signal. , the first PM wave adult horn positive and negative inputs are compared with positive and negative reference voltages, respectively. The output is obtained from a second comparator and a flip-flop to which the respective outputs of the first and second comparators are input.

C1従来の技術 従来、第4図(a)のようなPM波入力から同(b)の
ようなデイノタル原信号をi!するPMtl!復調回路
としては、第5図又は第6図に示す同期検波方式復調回
路又は遅延検波方式復調回路か用いられている。
C1 Conventional technology Conventionally, i! PMtl! As the demodulation circuit, a synchronous detection demodulation circuit or a delayed detection demodulation circuit shown in FIG. 5 or 6 is used.

これらの復調回路は位相検波回路lと、搬送波再生回路
2又はタイムスロット遅延回路3よりマンチェスタ変調
波を得て、タイミング波抽出回路4と識別再生回路5に
より復′JA1ディジタル信号を得るようになっている
These demodulation circuits obtain a Manchester modulated wave from a phase detection circuit 1 and a carrier wave regeneration circuit 2 or a time slot delay circuit 3, and obtain a demodulated JA1 digital signal from a timing wave extraction circuit 4 and an identification regeneration circuit 5. ing.

D1発明が解決しようとずろ課題 しかし、上記従来P M波復調回路は、位相検波回路が
用いられており、回路構成が?Biとなる欠点があった
D1 Problems that the invention is intended to solveHowever, the above-mentioned conventional PM wave demodulation circuit uses a phase detection circuit, and what is the circuit configuration? There was a drawback that it became Bi.

本発明は、このような従来問題点に鑑みてなされたもの
であり、その目的とするところは、位相検波回路を必要
としない構成の簡弔なPM波復調回路を提供することに
ある。
The present invention has been made in view of these conventional problems, and its purpose is to provide a simple PM wave demodulation circuit that does not require a phase detection circuit.

81課題を解決するための手段 上記目的を達成するために、本発明におけるPM波復調
回路は、PM波入力のり、マンチェスタ変調出力を得て
、タイミング波抽出回路と識別再生回路を用いて復調デ
ィノタル信号を得るようにしたものにおいて、 前記マンチェスタ変調出力を、PM波入力の正,負入力
を夫々正、負基準電圧と比較する第1.第2のコンパレ
ータと、この第1.第2のコンパレータの夫々の出力が
入力されるフリップフロップとより得るようにしたもの
である。
81 Means for Solving the Problems In order to achieve the above object, the PM wave demodulation circuit of the present invention obtains a PM wave input signal, a Manchester modulation output, and demodulates the signal using a timing wave extraction circuit and an identification/regeneration circuit. In the apparatus for obtaining a signal, the Manchester modulation output is compared with the positive and negative inputs of the PM wave input with the positive and negative reference voltages, respectively. a second comparator; The outputs of the second comparators are obtained from input flip-flops.

F1作用 第1.第2のコンパレータにより第2図のようにPM波
大人カニ正、負入力を正、負基準電圧VTl、VT2に
より夫々比較すると第2図の出力す、cが得られる。こ
の出力す、cによりフリップフロップをセット、リセッ
トすれば第2図の出力dが得られる。
F1 action 1st. When the second comparator compares the positive and negative inputs of the PM wave with the positive and negative reference voltages VT1 and VT2, respectively, as shown in FIG. 2, the outputs S and C shown in FIG. 2 are obtained. If the flip-flops are set and reset by these outputs S and C, the output D shown in FIG. 2 is obtained.

したかって、このディジタル信号出力dはマンチェスタ
変調出力であるので、タイミング波抽出回路と識別回路
を用いて復調ディジタル信号を得ることかできる。
Therefore, since this digital signal output d is a Manchester modulated output, a demodulated digital signal can be obtained using a timing wave extraction circuit and an identification circuit.

G、実施例 本発明の実施例について図面を参照して説明する。G. Example Embodiments of the present invention will be described with reference to the drawings.

第1図はPM波復調回路を示し、第2図は第1図回路の
各部波形を示す。
FIG. 1 shows a PM wave demodulation circuit, and FIG. 2 shows waveforms of various parts of the circuit shown in FIG.

第1図において、l\1はPVI波入波及力1幅する前
置アンプ、A2はアンプl〜lよりのP M波入力aの
反転した出力と基塾電圧VTIを反転させて比較するコ
ンパレータ、A3はアンプAIよりのPM波入力1の反
転した出力を反転させて、基準電圧VT2と比較するコ
ンパレータ、A4及びA5は夫々コンパレータA2及び
A3の出力す及びCを反転するインバータ、Flはイン
バータA4及びA5の出力がS及びR端子に入力される
フリップフロップ、DIはフリップフロップFlの出力
Cからクロックeを抽出するクロック抽出回路、八〇は
フリップフロップFlの出力dとクロック抽出回路DI
の抽出クロックeが人力されディジタル出力fを出力す
るEXOR回路である。
In Fig. 1, l\1 is a preamplifier with a PVI wave input wave width of 1, and A2 is a comparator that inverts and compares the inverted output of the PM wave input a from amplifiers l to l with the basic voltage VTI. , A3 is a comparator that inverts the inverted output of PM wave input 1 from amplifier AI and compares it with reference voltage VT2. A4 and A5 are inverters that invert the outputs S and C of comparators A2 and A3, respectively. Fl is an inverter. The outputs of A4 and A5 are input to the S and R terminals of a flip-flop, DI is a clock extraction circuit that extracts the clock e from the output C of the flip-flop Fl, and 80 is the output d of the flip-flop Fl and the clock extraction circuit DI.
This is an EXOR circuit which manually inputs the extracted clock e and outputs a digital output f.

次に、このPM波復調回路の動作を第2図のチャートを
用いて説明する。コンパレータA2にはPM波入力&と
基Q7Ij、圧VTIから出力すが得られ、コンパレー
タA3にはPM波入力1と基学電圧VT2から出力Cが
得られる。また、フリップフロップF!は出力すの立ち
上がりから出力Cの立ち下がりの聞出力するので出力d
を出力する。
Next, the operation of this PM wave demodulation circuit will be explained using the chart of FIG. The comparator A2 receives a PM wave input &, the base Q7Ij, and an output from the voltage VTI, and the comparator A3 receives an output C from the PM wave input 1 and the base voltage VT2. Also, flip-flop F! is output from the rising edge of output C to the falling edge of output C, so output d
Output.

出力dはマンチェスタ変調されたデイノタル信号である
。この出力dからクロック抽出回路DIから抽出クロッ
クeを得て、出力dとより識別再生回路としてのEXO
r(回路へ〇に入力する。
The output d is a Manchester modulated deinotal signal. From this output d, an extracted clock e is obtained from the clock extraction circuit DI, and from the output d, EXO as an identification reproducing circuit is obtained.
r (Input 〇 to the circuit.

しかして、EXOR回路A6は出力d又は抽出クロック
eの一方のみが出力しているとき出力するので、復調デ
イノタル信号出力rが得られる。
Therefore, since the EXOR circuit A6 outputs when only one of the output d and the extracted clock e is being output, a demodulated di-notional signal output r is obtained.

第3図はPM人力aが2倍の周波数になった場合を示し
たものであるが、このPM大入力おいてら抽出クロック
eが2倍になることて、第2図の場合と同様に復調する
ことができる。
Figure 3 shows the case where the frequency of the PM manual input a is doubled, but since the extracted clock e is doubled after this PM large input, demodulation is performed in the same way as in the case of Figure 2. can do.

H1発明の効果 本発明は、上述のとおり構成されているので、マンチェ
スタ変調信号をコンパレータとフリップフロップにより
得ることができ、従来のアナログ回路よりなる複雑な構
成の位相検波回路が不要となるので、PM波変調回路に
簡単に構成することができる。
H1 Effects of the Invention Since the present invention is configured as described above, a Manchester modulation signal can be obtained by a comparator and a flip-flop, and a phase detection circuit with a complicated configuration made of a conventional analog circuit is not required. It can be easily configured into a PM wave modulation circuit.

【図面の簡単な説明】 第1図は本発明の実施例を示す回路図、第2図及び第3
図は第1図番部の電圧を示すタイムチャート、第4図は
従来例を説明するためのタイムチャート、第5図及び第
6図は異なる従来例を示す回路図である。 A4.A3・・・コンパレータ、F!・・・フリップフ
ロップ、DI・・・タイミング抽出回路、A6・・・E
XOR回路。 ■ 第2図 第8図 (ハ) エカC 国訓1■−凹一・ (へ)k″;タル出力f 園丁]−・ 第5図 第6図
[Brief Description of the Drawings] Figure 1 is a circuit diagram showing an embodiment of the present invention, Figures 2 and 3 are circuit diagrams showing an embodiment of the present invention.
FIG. 4 is a time chart showing the voltage at the numbered part in FIG. 1, FIG. 4 is a time chart for explaining a conventional example, and FIGS. 5 and 6 are circuit diagrams showing different conventional examples. A4. A3... Comparator, F! ...Flip-flop, DI...timing extraction circuit, A6...E
XOR circuit. ■ Fig. 2 Fig. 8 (c) Eka C National Precept 1 ■ - Koichi・ (e) k″; Tal output f Garden] -・ Fig. 5 Fig. 6

Claims (1)

【特許請求の範囲】[Claims] (1)PM波入力より、マンチエスタ変調出力を得て、
タイミング波抽出回路と識別再生回路を用いて復調ディ
ジタル信号を得るようにしたものにおいて、 前記マンチエスタ変調出力を、PM波入力の正,負入力
を夫々正,負基準電圧と比較する第1,第2のコンパレ
ータと、この第1,第2のコンパレータの夫々の出力が
入力されるフリップフロップとより得ることを特徴とし
たPM波復調回路。
(1) Obtain Manchiesta modulation output from PM wave input,
A demodulated digital signal is obtained by using a timing wave extraction circuit and an identification reproducing circuit, wherein the Manchiesta modulation output is compared with the positive and negative inputs of the PM wave input with the positive and negative reference voltages, respectively. 1. A PM wave demodulation circuit comprising a second comparator and a flip-flop to which the outputs of the first and second comparators are input.
JP28414489A 1989-10-31 1989-10-31 Pm wave demodulation circuit Pending JPH03145355A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28414489A JPH03145355A (en) 1989-10-31 1989-10-31 Pm wave demodulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28414489A JPH03145355A (en) 1989-10-31 1989-10-31 Pm wave demodulation circuit

Publications (1)

Publication Number Publication Date
JPH03145355A true JPH03145355A (en) 1991-06-20

Family

ID=17674739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28414489A Pending JPH03145355A (en) 1989-10-31 1989-10-31 Pm wave demodulation circuit

Country Status (1)

Country Link
JP (1) JPH03145355A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547518B2 (en) 2003-09-26 2013-10-01 Canon Kabushiki Kaisha Stage base, stage apparatus, exposure apparatus, and device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547518B2 (en) 2003-09-26 2013-10-01 Canon Kabushiki Kaisha Stage base, stage apparatus, exposure apparatus, and device manufacturing method

Similar Documents

Publication Publication Date Title
JPH1022799A (en) Phase detection circuit
JPH03145355A (en) Pm wave demodulation circuit
JPS6231238A (en) Demodulation device
JP3820295B2 (en) FM demodulation circuit
KR101414285B1 (en) Low power non-coherent binary phase shift keying (bpsk) demodulator using differential output comparators with usb signals, delayed lsb signals and cancelling clock jitter by latch
KR101417593B1 (en) Low power non-coherent binary phase shift keying (bpsk) demodulator using complementary signal of differential output comparator with dsb separation and shift
JP3561171B2 (en) Demodulation circuit
JPS6010913A (en) Noise eliminating circuit of pulse signal
DE58909726D1 (en) Circuit arrangement for demodulating an auxiliary carrier
JP3658768B2 (en) FM receiver
JPS55149554A (en) Carrier reproducing circuit
JPS61289752A (en) Digital low pass filter
JP2803100B2 (en) Demodulation circuit for FM magnetic recording
JPH0129341B2 (en)
JPH03154410A (en) Narrow band digital fm demodulator
JPS62272640A (en) Digital demodulation circuit
JPH01146422A (en) Noise eliminating circuit
JPS61142842A (en) Carrier wave lead-in auxiliary system
JPH0389651A (en) Digital phase detector
JPH05160722A (en) Digital frequency division circuit
JPS59110256A (en) Reference carrier wave regenerating circuit of two-phase demodulator
JPH0219026A (en) Serial data reproduction circuit device
JPH1127051A (en) Fm demodulation circuit
JPH02142248A (en) Dc off-set correcting system
JPH0831798B2 (en) D / A converter