JPH03145310A - オフセット自動補償回路 - Google Patents
オフセット自動補償回路Info
- Publication number
- JPH03145310A JPH03145310A JP1284030A JP28403089A JPH03145310A JP H03145310 A JPH03145310 A JP H03145310A JP 1284030 A JP1284030 A JP 1284030A JP 28403089 A JP28403089 A JP 28403089A JP H03145310 A JPH03145310 A JP H03145310A
- Authority
- JP
- Japan
- Prior art keywords
- proportional
- integral
- offset
- circuit
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000007704 transition Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000001052 transient effect Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、高利得を有する増幅器の出力に含まれるオ
フセット量を、定常状態のみではなく、過渡状態でも自
動的に補償する回路に関する。
フセット量を、定常状態のみではなく、過渡状態でも自
動的に補償する回路に関する。
第３図は高利得増幅器のオフセットａを補償する第１従
来例を示した回路図である。
来例を示した回路図である。
この第３図に示す第１従来例回路は、高利得増幅器２の
入力側に加算器３を設け、半固定抵抗器で構成したオフ
セット調整器４からの信号を、この高利得増幅器２の入
力信号に、加算器３を介してあらかじめ補正信号として
与えるようにしている。しかしながら、この第３図に示
す第１従来例回路では、たとえば高利１７増幅器２の温
度ドリフトなどのように、使用開始後に徐々にあられれ
てくるオフセット量は補償できないので、このようなオ
フセット補償回路では、ドリフトが殆どない高精度で高
価な増幅器を使用しなければならない。
入力側に加算器３を設け、半固定抵抗器で構成したオフ
セット調整器４からの信号を、この高利得増幅器２の入
力信号に、加算器３を介してあらかじめ補正信号として
与えるようにしている。しかしながら、この第３図に示
す第１従来例回路では、たとえば高利１７増幅器２の温
度ドリフトなどのように、使用開始後に徐々にあられれ
てくるオフセット量は補償できないので、このようなオ
フセット補償回路では、ドリフトが殆どない高精度で高
価な増幅器を使用しなければならない。
第４図は高利得増幅器のオフセフ）■を１１１信する第
２従来例を示した回路図である。
２従来例を示した回路図である。
この第４図に示す第２従来例回路は、高利ｉ″ｆ増幅器
２の出力信号を比例積分演算２Ｓ５に入力さ仕、この比
例積分演算器５の出力を高利得増幅器２の人力信号に補
正信号として加算するようにしている。
２の出力信号を比例積分演算２Ｓ５に入力さ仕、この比
例積分演算器５の出力を高利得増幅器２の人力信号に補
正信号として加算するようにしている。
第５図は第４図に示す第２従来例回路の構成を詳細に示
した回路図であって、比例積分演算器５は演算増幅器５
１、積分コンデンサ５２、帰還抵抗５３、人力抵抗５４
および５５とで４７４成しており、高利得増幅器２の出
力信号は人力抵抗５・１を経て またオフモノ１−世設
定器６の設定信号は入力抵抗５５を経て比例積分演算器
５に人力されている。
した回路図であって、比例積分演算器５は演算増幅器５
１、積分コンデンサ５２、帰還抵抗５３、人力抵抗５４
および５５とで４７４成しており、高利得増幅器２の出
力信号は人力抵抗５・１を経て またオフモノ１−世設
定器６の設定信号は入力抵抗５５を経て比例積分演算器
５に人力されている。
よって、オフヒツトリ設定器６がオフセットｊｉ）零を
設定すると、この比例積分演１γ器５は、人力抵抗５４
からの人力信号と、入力抵抗５５からの入力信号との偏
差を零にする制ｉ１［１信号、すなわち高利得増幅器２
のオフセット量を零にする制ｉｌ １．”ｇ号を、加算
器３へ補正信号として出力する。その結果、温度ドリフ
トなどの経時変化をするオフセノｉｔをも零にすること
ができる。
設定すると、この比例積分演１γ器５は、人力抵抗５４
からの人力信号と、入力抵抗５５からの入力信号との偏
差を零にする制ｉ１［１信号、すなわち高利得増幅器２
のオフセット量を零にする制ｉｌ １．”ｇ号を、加算
器３へ補正信号として出力する。その結果、温度ドリフ
トなどの経時変化をするオフセノｉｔをも零にすること
ができる。
〔発明が解決しようとする課題］
上述した第５図に示す第２従来例回路を使用すれば、高
利得増幅器２のオフセットｕを定常的には自動的に零に
することができる。しかしながら、過渡状態においては
、比例積分演算器５には特性のばらつきがあるので、た
とえば３相交流回路において、この比例積分演算器５を
、高利得増幅器２のオフヒツト自動補償用として、各相
ごとに別個に使用すると、突発短絡とか負荷遮断などの
状態や、変時にオフセットの補償が同一にならない不都
合を生しる。
利得増幅器２のオフセットｕを定常的には自動的に零に
することができる。しかしながら、過渡状態においては
、比例積分演算器５には特性のばらつきがあるので、た
とえば３相交流回路において、この比例積分演算器５を
、高利得増幅器２のオフヒツト自動補償用として、各相
ごとに別個に使用すると、突発短絡とか負荷遮断などの
状態や、変時にオフセットの補償が同一にならない不都
合を生しる。
具体的には、交流模擬回路では多数の高利得増幅器を使
用しており、この高利得増幅器のオフセットを第５図に
示す第２従来例回路を用いて自動補１賞している場合に
は、３相負荷遮断などの過渡状態を模擬する際に、比例
積分演算器の特性のばらつきのために、３相交流回路の
ｉＭ渡状態を正確に模擬することができない不都合を生
しる。
用しており、この高利得増幅器のオフセットを第５図に
示す第２従来例回路を用いて自動補１賞している場合に
は、３相負荷遮断などの過渡状態を模擬する際に、比例
積分演算器の特性のばらつきのために、３相交流回路の
ｉＭ渡状態を正確に模擬することができない不都合を生
しる。
そこでこの発明の目的は、高利得増幅器のオフセットを
比例積分演算器で自動補イ賞する場合の、この比例積分
演算器の特性が定常状態でも過渡状態でもばらつかない
ようにすることにある。
比例積分演算器で自動補イ賞する場合の、この比例積分
演算器の特性が定常状態でも過渡状態でもばらつかない
ようにすることにある。
上記の目的を達成するために、この発明のすフセント自
動補償回路は、高利得を有する増幅器の出力信号と、オ
フセット屋設定器が設定するオフセット零信号とを比例
積分演算手段に入力させ、ごの比例積分演算手段の出力
はりを前記増幅器の人力信号に補正信号として加算する
ことで、前記増幅器の出力信号に含まれるオフセノ！・
星を雰にするオフセノ］自動補償回路二こよｔいて、ｉ
ｎ記増幅器出力側と前記比例積分演算手段の入力端とを
接続する回路に第１可変抵抗器を挿入し、かつこの比例
積分演算手段の積分コンデンサ電流を分流さゼる第２可
変抵抗器を設けるものとする。
動補償回路は、高利得を有する増幅器の出力信号と、オ
フセット屋設定器が設定するオフセット零信号とを比例
積分演算手段に入力させ、ごの比例積分演算手段の出力
はりを前記増幅器の人力信号に補正信号として加算する
ことで、前記増幅器の出力信号に含まれるオフセノ！・
星を雰にするオフセノ］自動補償回路二こよｔいて、ｉ
ｎ記増幅器出力側と前記比例積分演算手段の入力端とを
接続する回路に第１可変抵抗器を挿入し、かつこの比例
積分演算手段の積分コンデンサ電流を分流さゼる第２可
変抵抗器を設けるものとする。
この発明は、高利得増幅器のオフセットを自動補償する
べく使用している比例積分演算器の入力回路に第１可変
抵抗器を設りて、この比例積分演算器の比例ゲインを調
整できるようにするとともに、積分コンデンサの電流を
分流する第２可変抵抗器を設けて、積分時間を調整でき
るようにすることで、５複数の比例積分演算器の特性を
、定常状態でも過渡状態でも同一になるように揃えるこ
とができるようにするものである。
べく使用している比例積分演算器の入力回路に第１可変
抵抗器を設りて、この比例積分演算器の比例ゲインを調
整できるようにするとともに、積分コンデンサの電流を
分流する第２可変抵抗器を設けて、積分時間を調整でき
るようにすることで、５複数の比例積分演算器の特性を
、定常状態でも過渡状態でも同一になるように揃えるこ
とができるようにするものである。
第１図は本発明の実施例をあられした回路図である。
この第１図において、高利得増幅器２０入力信号は、加
算器３を経て人力するのであるが、この高利得増幅器２
の出力信号に含まれているオフセット量を零にするため
に、この出力信号を入力紙（穴５４を介して、またオフ
セット零を設定しているオフセットＭ設定器６からの設
定信号を、入力抵抗５５を介して比例積分演算器５へ入
力さ廿ることにより、この比例積分演算器５への前述し
た両入力の偏差を零にする制御信号を、前述した加１γ
器３に補正信号として出力するのは、第５図で既述の第
２従来例回路の場合と同しである。
算器３を経て人力するのであるが、この高利得増幅器２
の出力信号に含まれているオフセット量を零にするため
に、この出力信号を入力紙（穴５４を介して、またオフ
セット零を設定しているオフセットＭ設定器６からの設
定信号を、入力抵抗５５を介して比例積分演算器５へ入
力さ廿ることにより、この比例積分演算器５への前述し
た両入力の偏差を零にする制御信号を、前述した加１γ
器３に補正信号として出力するのは、第５図で既述の第
２従来例回路の場合と同しである。
本発明においては、高利得増幅器２の出力回路と入力抵
抗５４とを接続する回路に、第１可変砥抗器としての比
例ゲイン設定器１１を挿入するとともに、積分コンデン
サ５２と帰遷抵抗５３との接続点に、第２可変抵抗器と
しての積分時間設定器１２を接続する。
抗５４とを接続する回路に、第１可変砥抗器としての比
例ゲイン設定器１１を挿入するとともに、積分コンデン
サ５２と帰遷抵抗５３との接続点に、第２可変抵抗器と
しての積分時間設定器１２を接続する。
複数の比例積分演算器のすべてに、これら比例ゲイン設
定器１１と積分時間設定器１２とを設け、これらを調整
することで各比例積分演算器の比例ゲインと積分時間を
同一に揃えることにより、定常状態でも過渡状態でも特
性は同一となる。
定器１１と積分時間設定器１２とを設け、これらを調整
することで各比例積分演算器の比例ゲインと積分時間を
同一に揃えることにより、定常状態でも過渡状態でも特
性は同一となる。
第２図は第１図に示す実施例回路を３相交流模擬回路に
適用した場合を示す回路図である。
適用した場合を示す回路図である。
この第２図は３相交流発電典の電機子電流演算部であっ
て、上から第１相、第２相、第３相の順に記載している
。
て、上から第１相、第２相、第３相の順に記載している
。
第１相について述べれば、１次遅れ回路７Ａ、高利得増
幅器２Ａ、増幅器８Δがあって、高利（１増幅器２Ａに
はオフセット自動補償器２ＯＡを付属しているが、この
オフセット自動！ｉｌｉ償器２ＯＡは第１図に記載の本
発明実施例回路と同一である。
幅器２Ａ、増幅器８Δがあって、高利（１増幅器２Ａに
はオフセット自動補償器２ＯＡを付属しているが、この
オフセット自動！ｉｌｉ償器２ＯＡは第１図に記載の本
発明実施例回路と同一である。
この発明によれば、高利得増幅器のオフセフ）を比例積
分演算器を用いて自動的に補償する場合に、この比例積
分演算器の比例ゲインおよび積分時間を所望値に設定で
きる可変抵抗器を別個に備えているので、複数の比例積
分演算器の特性をこれら可変抵抗器の調整により揃える
ことができるので、定常状態はもちろんのこと、過渡状
態においても容易に同一特性にできる効果が得られる。
分演算器を用いて自動的に補償する場合に、この比例積
分演算器の比例ゲインおよび積分時間を所望値に設定で
きる可変抵抗器を別個に備えているので、複数の比例積
分演算器の特性をこれら可変抵抗器の調整により揃える
ことができるので、定常状態はもちろんのこと、過渡状
態においても容易に同一特性にできる効果が得られる。
第１図は本発明の実施例をあられした回路図、第２図は
第１図に示す実施例回路を３相交流模擬回路に適用した
場合を示す回路図、第３図は高利得増幅器のオフセット
量を補償する第１従来例を示した回路図、第４図は高利
得増幅器のオフセット量を補償する第２従来例を示した
回路図、第５図は第４図に示す第２従来例回路の構成を
詳細に示した回路図である。 ２．２Ａ、２８ ２Ｃ・・・高利得増幅器、３・・・加
算器、４・・・オフセット調整器、５・・・比例積分演
算器、６・・・オフセット量設定器、７Ａ、７Ｂ、７Ｃ
・・１次遅れ回路、８Ａ、８Ｂ、８Ｃ・・・増幅器、１
１・・第１可変抵抗器としての比例ゲイン設定器、１２
第２・・・可変抵抗器としての積分時間設定器、２０Ａ
２０Ｂ、２０Ｃ・・・オフセット自動補償器、５１・・
・演算増幅器、５２・・・積分コンデンサ、５３・・・
ＩＩＷ 還抵抗、５４５５・・・入力抵抗。 １５１ 図 お ２ 霞 蔓 図 蔓 そ 記
第１図に示す実施例回路を３相交流模擬回路に適用した
場合を示す回路図、第３図は高利得増幅器のオフセット
量を補償する第１従来例を示した回路図、第４図は高利
得増幅器のオフセット量を補償する第２従来例を示した
回路図、第５図は第４図に示す第２従来例回路の構成を
詳細に示した回路図である。 ２．２Ａ、２８ ２Ｃ・・・高利得増幅器、３・・・加
算器、４・・・オフセット調整器、５・・・比例積分演
算器、６・・・オフセット量設定器、７Ａ、７Ｂ、７Ｃ
・・１次遅れ回路、８Ａ、８Ｂ、８Ｃ・・・増幅器、１
１・・第１可変抵抗器としての比例ゲイン設定器、１２
第２・・・可変抵抗器としての積分時間設定器、２０Ａ
２０Ｂ、２０Ｃ・・・オフセット自動補償器、５１・・
・演算増幅器、５２・・・積分コンデンサ、５３・・・
ＩＩＷ 還抵抗、５４５５・・・入力抵抗。 １５１ 図 お ２ 霞 蔓 図 蔓 そ 記
Claims (1)
- １）高利得を有する増幅器の出力信号と、オフセット量
設定器が設定するオフセット零信号とを比例積分演算手
段に入力させ、この比例積分演算手段の出力信号を前記
増幅器の入力信号に補正信号として加算することで、前
記増幅器の出力信号に含まれるオフセット量を零にする
オフセット自動補償回路において、前記増幅器出力側と
前記比例積分演算手段の入力側とを接続する回路に第１
可変抵抗器を挿入し、かつこの比例積分演算手段の積分
コンデンサ電流を分流させる第２可変抵抗器を設けるこ
とを特徴とするオフセット自動補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284030A JPH03145310A (ja) | 1989-10-31 | 1989-10-31 | オフセット自動補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284030A JPH03145310A (ja) | 1989-10-31 | 1989-10-31 | オフセット自動補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145310A true JPH03145310A (ja) | 1991-06-20 |
Family
ID=17673394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284030A Pending JPH03145310A (ja) | 1989-10-31 | 1989-10-31 | オフセット自動補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03145310A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61747A (ja) * | 1984-06-14 | 1986-01-06 | Nippon Steel Corp | スリ−ブなし熱間探傷器 |
| JPS6281106A (ja) * | 1985-10-03 | 1987-04-14 | Brother Ind Ltd | 増幅回路 |
-
1989
- 1989-10-31 JP JP1284030A patent/JPH03145310A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61747A (ja) * | 1984-06-14 | 1986-01-06 | Nippon Steel Corp | スリ−ブなし熱間探傷器 |
| JPS6281106A (ja) * | 1985-10-03 | 1987-04-14 | Brother Ind Ltd | 増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071962B1 (en) | Pressure transmitter employing non-linear temperature compensation | |
| US4050030A (en) | Offset adjustment circuit | |
| JPH067143B2 (ja) | 電子バ−デン | |
| CA1053752A (en) | Apparatus for controlling controlled systems with dead time | |
| GB2122831A (en) | Voltage to current converting amplifiers | |
| JPH03145310A (ja) | オフセット自動補償回路 | |
| US4679162A (en) | Wide dynamic range linear to log converter with microcomputer control | |
| US5148361A (en) | Method and device for balancing the circuits of a three-phase system | |
| US4107618A (en) | Amplifier system having signal gain independent of a reference voltage | |
| CA1056062A (en) | Analog mathematical root extractor | |
| JPS55130208A (en) | Adjusting method for op amplifier | |
| US4878009A (en) | Voltage source having preset values for source voltage and internal resistance | |
| US4114085A (en) | Method of improving the temperature stability of a voltage source, and a stabilized voltage source for carrying out the method | |
| CA1135349A (en) | Current sources | |
| JPS60145710A (ja) | ドリフト補正増幅装置 | |
| US2748337A (en) | Electrical regulators | |
| US2653288A (en) | Thyratron control system for series motors | |
| JPH0624886Y2 (ja) | 比例積分増幅回路 | |
| JPH09236617A (ja) | 加速度センサの調整方法 | |
| SU1582137A1 (ru) | Масштабный преобразователь | |
| SU1681380A1 (ru) | Регулируемый усилитель | |
| JPH04111608A (ja) | Ｄｃオフセット調整回路 | |
| JPH0213939Y2 (ja) | ||
| JPS61203707A (ja) | 温度補償回路 | |
| JPH01320803A (ja) | 演算増幅器のオフセット電圧調整回路 |