JPH0314318A - リニアライザ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電圧制御発振器（以下、ＶＣＯという）の非
線形発振特性を補償するリニアライザ回路に関する。

［従来の技術］ 従来より、変調周波数が可変のＦＭ通信機器においては
、入力電圧に応じた周波数で発振するＶＣＯが用いられ
ている。

例えば、ＦＭ信号を電波として放射し、目標物からの反
射波により該目標物の距離測定等を行うＦＭ−ＣＷ測距
装置においては、該ＦＭ信号の周波数を所定範囲内で変
化させ、探知対象距離の走査探知を行うために、該ＦＭ
信号を周波数可変的に発生させるＶＣＯが有意である。

更に、前記ｖＣＯの非線形発振特性を補償するりニアラ
イザ回路が、該ｖＣＯに付随して用いられている。すな
わち、前記ＶＣＯの発振特性は、入力電圧に対する発振
周波数の特性、いわゆる入力電圧対発振周波数特性とし
て表すことができ、この特性は理想的には線形特性が求
められる。例えば、入力電圧が直線的に変化した場合に
、発振周波数も直線的に変化するような発振特性を有す
るＶＣＯであれば、入力電圧を直線的に変化させること
により、変調周波数が直線的に変化するＦＭ信号を容易
に発生させることができる。しかし、実際には、酊記Ｖ
ＣＯの入力電圧対発振周波数特性はある程度の非線形性
を有しているため、入力電圧が直線的に変化した場合に
も、発振周波数は必ずしも直線的には変化しない。従っ
て、線形の発振特性を得るために、この非線形性を補償
するりニアライザ回路を前記ＶＣＯに付設し、該リニア
ライザ回路及びｖＣＯの全体での発振特性を線形に補償
することが行われている。

このようなりニアライザ回路の構成としては、オーブン
ループ型とクローズドルーブ型の２種類がある。

まず、オープンルーブ型のりニアライザ回路は、前記Ｖ
ＣＯの発振特性を記憶するメモリ及びメモリ出力のデジ
タル／アナログ変換を行うＤ／Ａ変換器を含んでいる。

すなわち、例えば前記ｖＣＯの入力電圧対発振周波数特
性を量子記憶する前記メモリに、所望の発振周波数に係
るデジタルデータを入力すると、該入力データに対応す
る電圧データが読み出される。この電圧データは、前記
Ｄ／Ａ変換器に供給され、前記ｖＣＯへの入力に係る電
圧に変換される。ここで、前記メモリには、前記ＶＣＯ
の非線形性を包含した発振特性データが予め格納されて
いるため、前記電圧によるｖＣＯの発振周波数は、前記
入力データの表現する所望の発振周波数に一致し、従っ
て該ＶＣＯとリニアライザ回路の全体としては、該ＶＣ
Ｏの非線形特性が補償された発振特性を得ることができ
る。

一方、クローズドループ型のりニアライザ回路において
は、前記ＶＣＯの発振周波数を検出する周波数検出回路
を含み、この検出に係る周波数を電圧変換してＶＣＯの
入力電圧を補正することにより、該ＶＣＯの非線形発振
特性の補償が行われる。

このように、前記オープンルーブ型およびクローズドル
ープ型の従来のりニアライザ回路によれば、前記ＶＣＯ
の入力電圧対発振周波数特性の非線形性が補償され、Ｖ
ＣＯ及びリニアライザ回路の全体としては、線形の発振
特性を得ることができる。このリニアライザ回路をＦＭ
変調回路に用いた場合には、線形の変調周波数特性を有
するＦＭ変調回路を供給することが可能となる。

［発明が解決しようとする課題］ しかしながら、このような構或を有する従来のリニアラ
イザ回路においては、次のような問題点があった。

（１）オープンループ型においては、ＶＣＯの入力電圧
対発振周波数特性が、環境変化等により経時変化したと
きに、該変化に追従できず、従って非線形性の補償精度
が低下する。

（２）クローズドルーブ型においては、急激に立ち上り
／立ち下りするような波形、例えば、のこぎり波の入力
電圧信号によりＶＣＯが動作されている場合に、このよ
うな立ち上り／立ち下りに追従できず、応答性が低い。

本発明は、このような問題点を解決することを課題とし
てなされたものであり、のこぎり波などの急立ち上り／
立ち下りを有する周期的入力電圧信号によりｖＣＯが動
作されている場合にも応答性を低下させることなく、更
にｖＣＯの入力電圧対発振周波数特性の経時変化にも追
従しつつ、該特性の非線形性補償を行うリニアライザ回
路を提供することを目的とする。

［課題を解決するための手段］ 前記目的を達成するために、本発明は、■ＣＯの入力電
圧対発振周波数特性データを記憶するメモリを含み、こ
のデータに基づきＶＣＯに信号電圧を提供する信号電圧
発生回路と、ｖＣＯの発振周波数を検出する周波数検出
回路と、ＶＣＯの発振周波数と所望の発振周波数を比較
してこれらの周波数差を検出する誤差検出回路と、この
周波数差によりメモリに記憶されたデータを更新する誤
差補正回路と、を有し、ＶＣＯの入力電圧対発振周波数
特性の経時変化を学習しつつ、この特性の非線形性を補
償することを特徴とする。

Ｃ作用Ｊ 本発明においては、ｖＣＯの発振周波数が検出され、こ
の検出された発振周波数に基づき、メモリに記憶された
ｖＣＯの入力電圧対発振周波数特性データが更新される
。このとき、ｖＣＯの入力電圧の波形が急な立ち上り／
立ち下りを有する周期的波形であっても、従前の前記特
性データがメモリに記憶されているため応答性は低下せ
ず、更にｖＣＯの入力電圧対発振周波数特性が経時変化
した場合にも、これに追従して該特性の非線形性補償が
行われる。

［実施例〕 以下、本発明の実施例を図面に基づいて説明する。

第１図には、“本発明の一実施例に係るリニアライザ回
路の構成が示されている。

入力電圧に応じた周波数で発振する発振器であるＶＣＯ
ＩＯの入力電圧対発振周波数特性を記憶するメモリ１２
には、該メモリ１２の一アドレスを指定するアドレスゼ
ネレータ１４が接続されている。すなわち、前記メモリ
１２からは、前記アドレスゼネレータ１４により指定さ
れたアドレスに係るデータが読み出される。この読み出
されたデータは、前記ＶＣＯＩＯの入力電圧を示すデジ
タルデータである。従って、前記アドレスゼネレータ１
４により前記メモリ１２のアドレス指定が行われると、
このアドレスに格納されたＶＣＯ　１０の入力電圧に対
応するデジタルデータが、メモリ１２から出力される。

前記メモリ１２には、メモリ出力のデジタル／アナログ
変換を行うＤ／Ａ変換器ｌ６が接続され、該Ｄ／Ａ変換
器１６には、該Ｄ／Ａ変換器１６の出力電圧をスムージ
ングするＬＰＦ１ｇが接続されている。更に、前記ＬＰ
Ｆ１ｇは、前記ｖＣＯ１０に接続されている。

すなわち、前記メモリ１２から出力されたデジタルデー
タは、前記Ｄ／Ａ変換器１６に入力され、該デジタルデ
ータに対応した値のアナログ電圧に変換される。このア
ナログ電圧は、前記ＬＰＦ　１８においてスムージング
され、前記ＶＣＯＩＯに出力される。そして、前記ＶＣ
ＯＩＯは、前記ＬＰＦ１８の出力電圧に応じた発振周波
数での発振動作を行い、従って、該ｖｃｏｉｏは、前記
アドレスゼネレータ１４によるアドレス指定に対応する
周波数で発振する。

前記ＶＣ０１０１．：ｉ；！、該ＶＣＯＩＯ（７）出力
を２方向に分岐する方向性結合器２０が接続され、該方
向性結合器２０の出力端のうちーには、後続の回路、例
えば送信アンテナに接続された増幅器等の回路が接続さ
れ、他のーの出力端には、ｖＣＯ１０の発振周波数より
低い周波数の局部発振器２２が接続されたミキサ２４が
接続されている。すなわち、前記ＶＣＯＩＯにおいて発
振した信号は、前記方向性結合器２０を介して外部、例
えばアンテナに供給され、送信される。一方で、前記方
向性結合器２０においては、前記ＶＣＯＩＯにおいて発
振した信号の一部が、前記ミキサ１４に分岐出力される
。前記ミキサ２４においては、前記局部発振器２２の発
振出力と、前記ＶＣＯＩＯの発振出力とが混合され、よ
り低い周波数の信号に変換される。

前記ミキサ２４には、該ミキサ２４の出力信号を分周す
る分周器２Ｇが接続され、該分周器２６には、該分周器
２６の分周出力を計数するカウンタ２８が接続されてい
る。すなわち、前記ミキサ２４の出力は、前記分周器２
６及びカウンタ２８により、前記ＶＣＯＩＯの発振周波
数を表すデジタルデータに変換され、出力される。

前記カウンタ２８には、入力される２個のデジタルデー
タの差を検出する誤差検出器３０が接続され、該誤差検
出機３０には更に、前記アドレスゼネレータ１４が接続
されている。すなわち、前記カウンタ２８の出力であり
、前記ＶＣＯＩＯの発振周波数を表すデジタルデータは
、前記アドレスゼネレータ１４の出力であって、前記ｖ
ｃｏ　ｉ０について期待する発振周波数を表すデジタル
データと比較される。そして、この二つのデジタルデー
タの差、すなわち、前記ＶＣＯＩＯについて期待する発
振周波数と実際の発振周波数との差が検出され、この差
を表すデータが生成される。

前記誤差検出器３２は、前記メモリ１２の出力であるデ
ジタルデータと、該誤差検出器３０の出力に係るデジタ
ルデータとを加算する加算器３２が接続され、この加算
器３２が前記メモリ１２に接続されている。すなわち、
前記誤差検出器３０において、検出された周波数差、す
なわち前記ＶＣＯＩＯに期待する発振周波数と該ｖｃｏ
ｉｏの実際の発振周波数との差に係るデジタルデータが
、前記加算器３２に供給される。この加算器３２におい
ては、前記メモリ１２の出力、すなわち、前記ＶＣＯＩ
Ｏの入力電圧に係るデジタルデータに、前記誤差検出器
３０の出力に係る周波数差を表すデジタルデータが加算
され、更に、加算結果がメモリ１２に格納され、従って
メモリ１２に記憶されたＶＣＯＩＯの入力電圧対発振周
波数特性デ−夕が更新される。

このように、本発明の一実施例に係るリニアライザ回路
によれば、前記メモリ１２に従前の前記ＶＣＯＩＯの入
力電圧対発振周波数特性が記憶されているため、前記ｖ
ｃｏｉｏの入力電圧が、例えばのこぎり波のような急な
立ち上り／立ち下りを含む波形であっても、既にメモリ
１２上に記憶されている特性データにより、応答性を低
下させることなく、該ＶＣＯＩＯの非線形発振特性を補
償することが可能である。

また、環境変化等による前記ＶＣＯＩＯの入力電圧対発
振周波数特性の経時変化が生じた場合には、前記メモリ
１２に記憶された特性データの更新を行うことにより、
該変化への追従が可能である。すなわち、環境変化など
に起因する前記特性の経時変化は、時間的には、前記Ｖ
ＣＯＩＯの入力電圧の変化等に比べ、極めて緩慢な変化
であるため、ｖｃｏｉｏの発振周波数検出及びフィード
バックにより、メモリ１２上の特性データを更新するこ
とによっても、追従することが可能である。

従って、前記ＶＣＯ１０の入力電圧対発振周波数特性か
経時変化した場合にも、これに追従して、該特性の非線
形性補償を行うことが可能である。

加えて、本実施例においては、前記ＶＣＯ　１　０の非
線形性補償の安定性が向上し、従って該ｖＣ０１０とし
てＱ値の低いＶＣＯＩＯを用いることができ、より広帯
域の直線変調特性が実現する。

更に、非線形性補償に係る調整工程が不要となり、操作
性が向上する。

なお、この実施例においては、前記ＶＣＯＩＯの発振周
波数検出及びフィードバックに係るフィートバックルー
プが′，＋ｋに構成されているが、動作開始直後や、定
期保守時等の必要時のみこのループを接続し、いわゆる
キヤリプレーションモードとして用いることも可能であ
る。

また、前記メモリ１２に不揮発性メモリを用いた場合に
は、前回使用時の前記ＶＣＯ１０の入力電圧対発振周波
数特性データが残存しているため、回路の立上がりをよ
り早くすることができる。

［発明の効果］ 以上説明したように、本発明に係るリニアライザ回路に
よれば、ＶＣＯの入力電圧波形が急な立ち上り／立ち下
りを有する波形であっても、応答性を低下させることな
く、ＶＣＯの入力電圧対発振周波数特性の非線形性を補
償することが可能である。

また、ＶＣＯの入力電圧対発振周波数特性が経時変化し
た場合でも、これに追従して、この特性の非線形性を補
償することが可能である。更に、ＶＣＯの入力電圧対発
振周波数特性の非線形性補償の安定性が高まるため、Ｖ
ＣＯとしてＱ値の低いＶＣＯを用いることが可能となり
、より広帯域の直線変調特性が得られる。加えて、ＶＣ
Ｏの発振周波数の初期設定に係る調整工程が不要となり
、操作性が向上する。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るリニアライザ回路の
構成を示す構戊図である。 １０　・・・　ＶＣＯ １２　・・・　メモリ Ｄ／Ａ変換器 方向性結合器 カウンタ 誤差検出器 加算器

Claims (1)

1. 【特許請求の範囲】 入力電圧に応じた周波数の信号を発生させる電圧制御発
   振器の入力電圧対発振周波数特性データを記憶するメモ
   リを含み、所望の発振周波数に応じてこのメモリから読
   み出されたデータに基づき電圧制御発振器に信号電圧を
   供給する信号電圧発生回路と、 前記電圧制御発振器の発振周波数を検出する周波数検出
   回路と、 前記周波数検出回路により検出された発振周波数を所望
   の発振周波数と比較してこれらの周波数差を検出する誤
   差検出回路と、 前記誤差検出回路により検出された周波数差により、前
   記メモリに記憶されたデータを更新する誤差補正回路と
   、 を含み、 前記電圧制御発振器の入力電圧対発振周波数特性の環境
   変化等の経時変化を、発振周波数の検出フィードバック
   による前記メモリに記憶されるデータの更新により学習
   し、前記電圧制御発振器の入力電圧対発振周波数特性の
   非線形性を補償することを特徴とするリニアライザ回路
   。