JPH03142582A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH03142582A JPH03142582A JP1281059A JP28105989A JPH03142582A JP H03142582 A JPH03142582 A JP H03142582A JP 1281059 A JP1281059 A JP 1281059A JP 28105989 A JP28105989 A JP 28105989A JP H03142582 A JPH03142582 A JP H03142582A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- value
- conversion
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに係り、特にA/D変換
回路を有するマイクロコンピュータに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer, and particularly to a microcomputer having an A/D conversion circuit.
従来のマイクロコンピュータは、A/D変換スタート指
示命令を実行することによってA/D変換を行っていた
。Conventional microcomputers perform A/D conversion by executing an A/D conversion start instruction command.
第3図に、従来のマイクロコンピュータの一部を示す。FIG. 3 shows a part of a conventional microcomputer.
A/D制御回路13は、CPU制御信号1を受け、A/
D変換スタート信号12をA/D変換回路20に出力し
ていた。The A/D control circuit 13 receives the CPU control signal 1 and performs an A/D control circuit 13.
A D conversion start signal 12 was output to the A/D conversion circuit 20.
前述した従来のマイクロコンピュータは、A/D変換動
作を実施する場合で任意の時間経過後のA/D変換値が
必要な時にはソフト又はハードタイマによって別に時間
管理をしなければならないと言う欠点がある。The above-mentioned conventional microcomputers have the disadvantage that when performing an A/D conversion operation, when an A/D conversion value after an arbitrary period of time is required, separate time management is required using a software or hard timer. be.
本発明の目的は、前記欠点が角ゲ決され、所定時間経過
後のA/D変換値が必要な場合でも時間管理操作をしな
くて済むようにしたマイクロコンピュータを提供するこ
とにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a microcomputer that eliminates the above drawbacks and eliminates the need for time management operations even when A/D conversion values after a predetermined period of time have passed.
本発明の構成は、CPU制御信号に基き、A/D変換回
路へA/D変換スタート信号を出力する手段を備えたマ
イクロコンピュータにおいて、前記CPU制御信号が入
力されてから、設定された所定時間経過後に前記A/D
変換スタート信号を出力する手段を設けたことを特徴と
する。The structure of the present invention is a microcomputer equipped with means for outputting an A/D conversion start signal to an A/D conversion circuit based on a CPU control signal. After the A/D
The present invention is characterized by providing means for outputting a conversion start signal.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例のマイクロコンピュタの一部
を示すブロック図である。FIG. 1 is a block diagram showing a part of a microcomputer according to an embodiment of the present invention.
第1図において、本実施例のマイクロコンピュータは、
制御回路5と、カウンタ回路8と、比較回路11と、モ
ジュロレジスタ9と、A/D制御回路13と、クロック
発生回路6と、A/D変換回路20とを含み、構成され
る。In FIG. 1, the microcomputer of this embodiment is
The circuit includes a control circuit 5, a counter circuit 8, a comparison circuit 11, a modulo register 9, an A/D control circuit 13, a clock generation circuit 6, and an A/D conversion circuit 20.
ここで、制御回路5は、CPU制御信号lにより、カウ
ント・スタート信号2とカウント・エンド信号3とを出
力し、カウント・クリア信号4により、初期状態に復帰
する回路である。Here, the control circuit 5 is a circuit that outputs a count start signal 2 and a count end signal 3 in response to a CPU control signal 1, and returns to the initial state in response to a count clear signal 4.
カウンタ回路8は、前記カウント・スタート信号2にも
とづいて、クロック発生回路6より出力されるクロック
信号7のカウントを開始し、前記カウント・エンド信号
3が供給されたとき前記クロック信号7のカウントを停
止し、前記カウント・クリア信号4により、初期状態に
復帰する回路である。The counter circuit 8 starts counting the clock signal 7 output from the clock generation circuit 6 based on the count start signal 2, and stops counting the clock signal 7 when the count end signal 3 is supplied. The circuit stops and returns to the initial state by the count/clear signal 4.
比較回路11は、前記カウンタ回路8のカウント値とモ
ジュロレジスタ9との設定値とを比較し、両者が一致し
た場合に一致信号10を出力し、前記カウント・クリア
信号4を前記制御回路5と前記カウンタ回路8とに出力
する回路である。この比較回路11は、別に設置された
記憶回路に設定されたデータと前記カウンタ回路8のカ
ウント値を比較し、両者が一致した場合に一致信号10
を出力する回路である。The comparison circuit 11 compares the count value of the counter circuit 8 and the set value of the modulo register 9, outputs a match signal 10 when the two match, and sends the count/clear signal 4 to the control circuit 5. This is a circuit that outputs to the counter circuit 8. This comparison circuit 11 compares the data set in a separately installed storage circuit with the count value of the counter circuit 8, and when the two match, a match signal 10 is generated.
This is a circuit that outputs .
A/D制御回路■3は、前記一致信号IOにもとづき、
A/D変換スタート信号12をA/D変換回路に出力す
る回路である。本実施例では、ある外部入力信号のA/
D変換値を測定する場合、変換値が安定するまでウェイ
トが必要な場合、任意のウェイトが設定可能となる。Based on the coincidence signal IO, the A/D control circuit (3)
This circuit outputs the A/D conversion start signal 12 to the A/D conversion circuit. In this embodiment, the A/
When measuring a D-converted value, if a weight is required until the converted value becomes stable, an arbitrary weight can be set.
以上、本実施例のマイクロコンピュータは、内蔵された
ハードウェアによって、A/D変換値の安定に必要な時
間を任意に設定可能にした。As described above, the microcomputer of this embodiment can arbitrarily set the time required for stabilizing the A/D conversion value using the built-in hardware.
第2図は、本発明の他の実施例のマイクロコンピュータ
を示すブロック図である。FIG. 2 is a block diagram showing a microcomputer according to another embodiment of the invention.
第2図にわいて、本実施例が第1図と異なる部分は、第
1図のカウンタ回路8と比較回路11とがな(、替りに
カウンタ回路16がある点であり、その他の部分は第1
図と同様である。In FIG. 2, the difference between this embodiment and FIG. 1 is that the counter circuit 8 and comparison circuit 11 in FIG. 1 are replaced by a counter circuit 16, and other parts are 1st
It is similar to the figure.
カウンタ回路16は、モジュロレジスタ9の設定値を、
制御回路5より出力されるカウント・スタート信号2に
よりラッチしてカウントを開始し、カウントのオーバー
・フロー及びアンダ・フローにて、オーバー・フロー信
号14、ボロー信号15を出力する回路である。The counter circuit 16 uses the set value of the modulo register 9 as
This circuit starts counting by latching the count start signal 2 output from the control circuit 5, and outputs an overflow signal 14 and a borrow signal 15 when the count overflows or underflows.
A/D制御回路13は、前記オーバー・フロー信号14
及びポ□−信号I5にもとづき、A/Dスタート信号1
2を出力する回路である。The A/D control circuit 13 receives the overflow signal 14
Based on the and PO□-signal I5, A/D start signal 1
This is a circuit that outputs 2.
本実施例では、カウンタのUP/DOWNカウントによ
る制御が可能となる。本実施例のマイクロコンピュータ
において、設定f直を記憶する記憶回路自身の値を減算
又は加算するカウンタ回路を内蔵することが好ましい。In this embodiment, control based on UP/DOWN counts of a counter is possible. In the microcomputer of this embodiment, it is preferable to incorporate a counter circuit that subtracts or adds the value of the memory circuit itself that stores the setting f value.
以上説明した様に、本発明は、あらかじめ設定されたカ
ウント値で任意のウェイト時間制御できるため、外部入
力信号のA/D変換値を計測する場合に、A/D変換値
が安定するまでの時[11を、マイクロコンピュータの
ハードウェア制御が可能なため、ソフトウェアでウェイ
ト時間e制御をする必要がなく、処理を大!iに削減で
きるという効果がある。As explained above, the present invention allows arbitrary wait time control using a preset count value, so when measuring the A/D conversion value of an external input signal, it is possible to control the wait time until the A/D conversion value stabilizes. Since time [11] can be controlled by microcomputer hardware, there is no need to control the wait time by software, which greatly speeds up processing. It has the effect of being able to reduce the amount of data to i.
第1図は本発明の一実施例のマイクロコンピュータの一
部を示すブロック図、第2図は本発明の他の実施例のプ
ロ、り図、第3図は従来のマイクロコンピュータの一部
を示すブロック図である。
1・・・・・・CPU制仰信仰信号・・・・・・カウン
ト・スタト信号、3・・・・・・カウント・エンド信号
、4・・・・・・カウント・クリア信号、5・・・・・
・制御回路、6・・・・・・クロック発生回路、7・・
・・・・クロック信号、8.16・・・・カウンタ回路
、9・・・・・・モジュロレジヌタ、10・・・一致信
号、11・・・・・・比較回路、12・・・・・A/D
変換スタート信号、13・・・・・・A/D制御回路、
14・・・・・・オーバー・フロー信号、15・・・・
・ボロー信号。FIG. 1 is a block diagram showing a part of a microcomputer according to an embodiment of the present invention, FIG. 2 is a block diagram showing a part of a conventional microcomputer according to another embodiment of the invention, and FIG. FIG. 1...CPU control belief signal...Count/start signal, 3...Count/end signal, 4...Count/clear signal, 5... ...
・Control circuit, 6...Clock generation circuit, 7...
... Clock signal, 8.16 ... Counter circuit, 9 ... Modulo register, 10 ... Match signal, 11 ... Comparison circuit, 12 ... A /D
Conversion start signal, 13...A/D control circuit,
14... Overflow signal, 15...
・Borrow signal.
Claims (1)
タート信号を出力する手段を備えたマイクロコンピュー
タにおいて、前記CPU制御信号が入力されてから、設
定された所定時間経過後に前記A/D変換スタート信号
を出力する手段を設けたことを特徴とするマイクロコン
ピュータ。In a microcomputer equipped with a means for outputting an A/D conversion start signal to an A/D conversion circuit based on a CPU control signal, the A/D A microcomputer characterized by comprising means for outputting a conversion start signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1281059A JPH03142582A (en) | 1989-10-27 | 1989-10-27 | Microcomputer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1281059A JPH03142582A (en) | 1989-10-27 | 1989-10-27 | Microcomputer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03142582A true JPH03142582A (en) | 1991-06-18 |
Family
ID=17633739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1281059A Pending JPH03142582A (en) | 1989-10-27 | 1989-10-27 | Microcomputer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03142582A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804732B2 (en) | 2002-03-29 | 2004-10-12 | Denso Corporation | Port sampling circuit apparatus incorporated in a microcomputer |
-
1989
- 1989-10-27 JP JP1281059A patent/JPH03142582A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804732B2 (en) | 2002-03-29 | 2004-10-12 | Denso Corporation | Port sampling circuit apparatus incorporated in a microcomputer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3288694B2 (en) | Microcomputer | |
JP2661222B2 (en) | Pulse output device | |
JPH03142582A (en) | Microcomputer | |
JPH08139575A (en) | Pulse output circuit | |
JPS6141192A (en) | Electronic musical instrument | |
JPH01246602A (en) | Special function unit for programmable controller | |
JPS6364588A (en) | Digital controller for motor | |
JP2688245B2 (en) | DMA controller | |
US5301140A (en) | Microcomputer that detects whether the output of an analog to digital convertor is increasing or decreasing overtime | |
US6973353B1 (en) | Programmable controller for controlling an output state | |
JPH0619700B2 (en) | Arithmetic unit | |
JP2583354B2 (en) | Data comparator | |
KR940008853B1 (en) | Watch-dog timing circuit | |
GB2189912A (en) | Data processing system; A.C. motor control | |
SU744587A1 (en) | Microprogramme processor | |
KR100446722B1 (en) | Timer circuit, specially enabling a stable operation by generating a counter enable signal, and effectively conducting a test function by predicting a counting value of a timer | |
JPS636804B2 (en) | ||
JPH04160539A (en) | Microcomputer | |
JPH01316828A (en) | Interruption circuit for microcomputer | |
JPH0769786B2 (en) | Semiconductor processing equipment | |
JPS5913763B2 (en) | Bus usage control method and device | |
JPH0676083A (en) | Timer circuit | |
JPH04192037A (en) | Semiconductor integrated circuit | |
JPH10207739A (en) | Microcomputer | |
JPH04225432A (en) | Interruption processing time control system for one-chip microcomputer |