JPH03139952A - Talkie sending equipment - Google Patents

Talkie sending equipment

Info

Publication number
JPH03139952A
JPH03139952A JP27888789A JP27888789A JPH03139952A JP H03139952 A JPH03139952 A JP H03139952A JP 27888789 A JP27888789 A JP 27888789A JP 27888789 A JP27888789 A JP 27888789A JP H03139952 A JPH03139952 A JP H03139952A
Authority
JP
Japan
Prior art keywords
circuit
talkie
memory circuit
sending
mem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27888789A
Other languages
Japanese (ja)
Inventor
Shinichi Kosaka
幸坂 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27888789A priority Critical patent/JPH03139952A/en
Publication of JPH03139952A publication Critical patent/JPH03139952A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To easily change the contents of talkies and to attain program searching on plural lines by controlling the addresses of a storage circuit to be read out in each line at the time of sending a talkie to search each program, and after completing the writing of a new talkie, sending the new talkie from the line receiving a sending instruction. CONSTITUTION:The talkie sending equipment is constituted of an analog/digital converter(A/D) 50, try state gates(G) 80, 81, a control circuit(CONT) 70, and so on. An analog input from the external is converted into a parallel digital signal by the A/D 50 and inputted to the G 80, 81. In the case of reading out the contents of a memory circuit(MEM) 11, the CONT 70 controls a selection circuit(SEL) 33 when the CONT 70 receives a talkie sending instruction, and the output of the MEM 21 is set up as the address of the MEM 11. Addresses at the time of reading out the MEM 21 are controlled by the CONT 70, the addresses are determined in respective lines and the read output of the MEM 11 is converted into a serial signal and outputted. Thus, the contents of the talkies can easily be changed and an optional program can be searched on plural lines.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トーキ送出装置に関し、特に複数回線にトー
キを送出するトーキ送出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a talkie sending device, and particularly to a talkie sending device that sends out talkies to a plurality of lines.

〔従来の技術〕[Conventional technology]

従来、この種のトーキ送出装置は、ROM内に固定的に
1き込まれたデータを読み出して各回線に送出する送出
回路または、カセット・テープ等からのアナログ信号を
デジタル信号に変換しつつ送出する送出回路を有して構
成していた。
Conventionally, this type of talkie sending device has either a sending circuit that reads out data fixedly stored in a ROM and sends it to each line, or a sending circuit that converts an analog signal from a cassette tape, etc. into a digital signal and sends it out. It was configured with a transmission circuit for

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

」−述した従来のトーキ送出装置は、ROMから固定的
なデータを読み出して送出する送出回路を有して構成し
ている場合は、送出しているトーキの内容を変える場合
には、トーキ送出装置の電源をオフしてROMを取り替
えねばならないという欠点があり、カセット・テープ等
からのアナログ信号をデジタル信号に変換して送出する
送出回路を有して構成している場合では、複数回線にト
ーキの頭出しを行うためには、回線数だけカセッ)へテ
ープを用意しないと、頭出しが行えないという欠点があ
る8 〔課題を解決するための手段〕 本発明のトーキ送出装置は、外部からのアナログ信号を
デジタル信号に変換するA−D変換回路と、このA−D
変換回路の出力を記憶する第1−の記憶回路および第2
の記憶回路と、複数の回線のそれぞれに対応して前記第
1の記憶回路または前記第2の記憶回路から読み出すア
ドレスを記憶する第3の記憶回路と、前記第1の記憶回
路または前記第2の記憶回路からのパラレルの送出デー
タをシリアル出力信号に変換し回線にトーキとして送出
するパラレル・シリアル変換回路とを備え、前記A −
D変換回路からの新しい送出データのデジタル信号を前
記第1.および第2の記憶回路の内の現在送出のデータ
を記憶していない一方の記憶回路に書き込む第1の書込
手段と、他方の記憶回路から前記第3の記憶回路に記憶
されているアドレスによって送出データを読み出す読出
手段と、前記第3の記憶回路に対し前記第3の記憶回路
からアドレスが送出されるたびに送出アドレスに°゛1
°゛を加算して記憶させ初期状態および1〜−キ停止状
態では°“0″を記憶させる第2の書込手段と、曲記一
方の記憶回路に前記新しい送出データの書き込みが終了
すると前記他方の記憶回路から前記一方の記憶回路に前
記パラレル・シリアル変換回路への接続切替えを行い前
記一方の記憶回路からの送出データを回線に新しいトー
キとして送出す°べく制御する制御手段とを有している
”-If the conventional talkie sending device described above is configured with a sending circuit that reads fixed data from the ROM and sends it out, when changing the contents of the talkie being sent, The disadvantage is that the power to the device must be turned off to replace the ROM, and if the device is configured with a sending circuit that converts analog signals from cassette tapes etc. into digital signals and sends out the digital signals, it is difficult to connect multiple lines. In order to cue the beginning of a talkie, it is necessary to prepare as many tapes as the number of lines (cassettes). An A-D conversion circuit that converts analog signals from
a first storage circuit that stores the output of the conversion circuit; and a second storage circuit that stores the output of the conversion circuit.
a third memory circuit that stores addresses to be read from the first memory circuit or the second memory circuit corresponding to each of the plurality of lines; and the first memory circuit or the second memory circuit. and a parallel-to-serial conversion circuit for converting parallel transmission data from the storage circuit into a serial output signal and transmitting it to the line as a talkie;
The digital signal of new sending data from the D conversion circuit is transferred to the first. and a first writing means for writing the currently sent data into one of the second storage circuits that does not store the data, and an address stored in the third storage circuit from the other storage circuit. a reading means for reading out the sending data; and a reading means for reading out the sending data;
A second writing means adds and stores the new transmission data and stores the value "0" in the initial state and in the 1 to - key stop state, and when the writing of the new transmission data is completed in one of the memory circuits, the control means for controlling the connection switching from the other memory circuit to the one memory circuit to the parallel-to-serial converter circuit so as to transmit data sent from the one memory circuit to the line as a new talkie; ing.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第】図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図において、本実施例は外部からのアナログ信号を
デジタル信号に変換するアナログ・デジタル変換回路(
以下A/Dと記す)50と、トライステート・ゲート(
以下Gと記す>80.81と、A/D 50からのデジ
タル信号が記憶されるトーキ格納用の記憶回路(以下M
 E Mと記す)1011と、MEMIO又はMEMl
lからのデータを選択する選択回路(以下SELと記す
)34と、5EL34からのパラレルのデジタル信号を
シリアルのデジタルと信号に変換してデジタルトーキを
出力するパラレル・デジタル変換回路〈以下P/Sと記
す>60と、MEMloまたはM E M 11へのア
ドレス信号を発生するカウンタ回路(以下CN Tと記
す>40.41と、MEMIOまたはMEMIIへのア
ドレスデータを記憶するMEM20またはMEM21と
、MEM20からのアドレスに“1′″を加算する加算
回路(以下ADDと記す)90と、MEM21からのア
ドレスに″゛11パ算するADD91と、ADD91か
らの信号又は°“0″信号かを選択する5EL31と、
同様にADD90からの信号が“0″信号かを選択する
5EL30と、CNT40からのアドレスかまたはM 
E M 20からのアドレスを選択する5EL32と、
CNT41からのアドレスかまたはMEM2 ]−から
のアドレスを選択する5EL33と、本実施例全体を制
御する制御回路(以下C0NTと記す)70とを有して
構成している。
In FIG. 1, this embodiment shows an analog-to-digital conversion circuit (
(hereinafter referred to as A/D) 50, and a tri-state gate (
80.81, hereinafter referred to as G, and a storage circuit for storing the talkie (hereinafter referred to as M) in which the digital signal from the A/D 50 is stored.
EM) 1011 and MEMIO or MEMl
A selection circuit (hereinafter referred to as SEL) 34 that selects data from 5EL34 and a parallel-to-digital conversion circuit (hereinafter referred to as P/S) that converts the parallel digital signal from 5EL34 into a serial digital signal and outputs a digital talk signal. >60, a counter circuit (hereinafter referred to as CNT) that generates an address signal to MEMlo or MEM11, MEM20 or MEM21 that stores address data to MEMIO or MEMII, and An adder circuit (hereinafter referred to as ADD) 90 that adds "1'" to the address of MEM21, ADD91 that adds "11" to the address from MEM21, and 5EL31 that selects the signal from ADD91 or the "0" signal. and,
Similarly, 5EL30 selects whether the signal from ADD90 is a "0" signal, and the address from CNT40 or M
5EL32 selecting an address from EM20;
It comprises a 5EL33 that selects an address from CNT41 or an address from MEM2]-, and a control circuit (hereinafter referred to as C0NT) 70 that controls the entire embodiment.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

外部からのアナログ入力は、トーキ書込指示をC0NT
70が受信中A/D50によりパラレルのデジタル信号
に変換され、C80,8]に入力される。このときME
MIIを使用してトーキを送出しているとすると、C0
NT70がG80をあけ、MEMloへデジタル信号が
入力される、次に、C0NT70がS E L、 32
を制御し、CNT40の出力をMEMIOのアドレス入
力として選ぶ。CNT40の入力クロックは、1.25
μsのクロックがC0NT70から供給されている。そ
うすると125.us毎に1ずつ加算されたアドレスに
データを書き込むことができる。この動作は、MEMI
Oを使用してトーキを送出している場合は、上記動作が
MEMll側で行われる。
For analog input from the outside, input the talkie write instruction to C0NT.
70 is converted into a parallel digital signal by the A/D 50 during reception and input to C80,8]. At this time, ME
If you are sending out a talkie using MII, C0
NT70 opens G80, a digital signal is input to MEMlo, then C0NT70 opens S E L, 32
and selects the output of CNT40 as the address input of MEMIO. The input clock of CNT40 is 1.25
A μs clock is supplied from C0NT70. Then 125. Data can be written to an address that is incremented by 1 for each us. This behavior is
If O is used to send out a talkie, the above operation is performed on the MEMll side.

次に、MEMIIの読み出しは、■・−キ送出指示をC
0NT70−が受信すると、C0NT70がS E L
 33を制御し、MEM21の出力がMEMllのアド
レスになるように行う。MEM21の出力はADD91
へ入力されて” 1 ”加算され、5EL31を通って
MEM21の同じアドレスに書き込まれる。MEM21
を読み出すときのアドレスは、C0NT70が制御し、
各回線毎にアドレスが決まっている。このとき、読み出
されたMEMIIの出力はS E L 34を通って、
P/S60でシリアル信号に変換され出力される。
Next, to read MEMII,
When 0NT70- receives, C0NT70 sends S E L
33 so that the output of MEM21 becomes the address of MEMll. The output of MEM21 is ADD91
is inputted to ``1'', and is written to the same address of MEM21 through 5EL31. MEM21
The address when reading is controlled by C0NT70,
An address is determined for each line. At this time, the read output of MEMII passes through SEL 34,
The P/S 60 converts it into a serial signal and outputs it.

1−−キの送出が終了すると、C0NT70は5EL3
1を制御してMEM21のデータとして°”0パを書き
込み、また最初から、トーキの送出を行う。また、外部
からのl・−キ停止指示をCON T 70が受信した
場合も同様に、M E M21の該当アドレスを°0″
にしておく。
1--When the key transmission is completed, C0NT70 becomes 5EL3.
1 and writes °"0 as data in the MEM 21, and sends out the talkie from the beginning.Also, when the CON T 70 receives an instruction to stop the l/- keys from the outside, the MEM21 E M21's corresponding address is °0''
Keep it.

MEM2Fの容量を送出する回線数分用意1−7でおけ
ば、」二足動作を各回線ごとに行うことができる。さら
に新しいトーキ書込み終了後に、トーキ送出指示を受信
した回線からは、C0NT70の制御により、新しい1
−−キを送出することができる。
If the capacity of the MEM2F is prepared in steps 1-7 for the number of lines to be sent out, the two-leg operation can be performed for each line. Furthermore, after the new talkie writing is completed, a new one is sent from the line that received the talkie transmission instruction under the control of C0NT70.
--key can be sent.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、外部からのアナログ信号
をデジタル信号に変換して書き込み記憶回路を2回路持
ち、現在送出中のトーキを格納しである記憶回路でない
方にそのデジタル信号を書き込み、トーキを送出すると
きは、読み出す記憶回路のアドレスを各回線ごとに制御
し”C頭出し7を行い、新しいトーキの書き込み終了後
にトーキ送出指示を受信した回線からは新しい1・−キ
を送出できるようにすることにより、トーキの変更が容
易でしかも頭出しのできるトーキを複数回線に供給でき
るという効果がある。
As explained above, the present invention converts an external analog signal into a digital signal, has two write memory circuits, stores the currently transmitted talkie, and writes the digital signal in the non-memory circuit. When transmitting a talkie, the address of the memory circuit to be read out is controlled for each line, and a "C cue 7" is performed, and after the new talkie has been written, a new 1-key can be sent from the line that received the talkie transmission instruction. By doing so, it is possible to supply a plurality of lines with talkies that are easy to change and can be cued.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す11777図である。 10.11・・・記憶回路(MEM>、20.21・・
記憶回路(MEM>、30〜34・・・選択回路(SE
L)、40.41・・・カウンタ回路(CN T )5
0・・・アナログ・デジタル変換回路(A/D)、60
・・・パラレル・シリアル変換回路(P/S)、70・
・・制御回路(CONT)、80.81・・・トライス
テート・ゲート(G)、90.91・・・加算回路(A
DD)。 茶jΣ
FIG. 1 is a diagram 11777 showing an embodiment of the present invention. 10.11...Memory circuit (MEM>, 20.21...
Memory circuit (MEM>, 30 to 34... selection circuit (SE
L), 40.41... Counter circuit (CNT) 5
0...Analog-to-digital conversion circuit (A/D), 60
...Parallel/serial conversion circuit (P/S), 70.
... Control circuit (CONT), 80.81 ... Tri-state gate (G), 90.91 ... Addition circuit (A
DD). Tea Σ

Claims (1)

【特許請求の範囲】[Claims]  外部からのアナログ信号をデジタル信号に変換するA
−D変換回路と、このA−D変換回路の出力を記憶する
第1の記憶回路および第2の記憶回路と、複数の回線の
それぞれに対応して前記第1の記憶回路または前記第2
の記憶回路から読み出すアドレスを記憶する第3の記憶
回路と、前記第1の記憶回路または前記第2の記憶回路
からのパラレルの送出データをシリアル出力信号に変換
し回線にトーキとして送出するパラレル・シリアル変換
回路とを備え、前記A−D変換回路からの新しい送出デ
ータのデジタル信号を前記第1および第2の記憶回路の
内の現在送出のデータを記憶していない一方の記憶回路
に書き込む第1の書込手段と、他方の記憶回路から前記
第3の記憶回路に記憶されているアドレスによって送出
データを読み出す読出手段と、前記第3の記憶回路に対
し前記第3の記憶回路からアドレスが送出されるたびに
送出アドレスに“1”を加算して記憶させ初期状態およ
びトーキ停止状態では“0”を記憶させる第2の書込手
段と、前記一方の記憶回路に前記新しい送出データの書
き込みが終了すると前記他方の記憶回路から前記一方の
記憶回路に前記パラレル・シリアル変換回路への接続切
替えを行い前記一方の記憶回路からの送出データを回線
に新しいトーキとして送出すべく制御する制御手段とを
有することを特徴とするトーキ送出装置。
A converts external analog signals into digital signals
-D conversion circuit, a first storage circuit and a second storage circuit that store the output of this A-D conversion circuit, and the first storage circuit or the second storage circuit corresponding to each of the plurality of lines.
a third memory circuit that stores an address to be read from the memory circuit; and a parallel memory circuit that converts the parallel transmission data from the first memory circuit or the second memory circuit into a serial output signal and transmits it to the line as a tone signal. a serial converter circuit, and writes a digital signal of new sending data from the A-D converter circuit into one of the first and second storage circuits that does not currently store the sending data. a reading means for reading out transmission data from the other memory circuit according to an address stored in the third memory circuit; a second writing means that adds "1" to the sending address each time it is sent and stores it and stores "0" in the initial state and in the talk stop state; and writing the new sending data into the one storage circuit. control means for switching the connection from the other memory circuit to the one memory circuit to the parallel-to-serial converter circuit and transmitting data from the one memory circuit to the line as a new talkie; A talkie sending device characterized by having.
JP27888789A 1989-10-25 1989-10-25 Talkie sending equipment Pending JPH03139952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27888789A JPH03139952A (en) 1989-10-25 1989-10-25 Talkie sending equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27888789A JPH03139952A (en) 1989-10-25 1989-10-25 Talkie sending equipment

Publications (1)

Publication Number Publication Date
JPH03139952A true JPH03139952A (en) 1991-06-14

Family

ID=17603483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27888789A Pending JPH03139952A (en) 1989-10-25 1989-10-25 Talkie sending equipment

Country Status (1)

Country Link
JP (1) JPH03139952A (en)

Similar Documents

Publication Publication Date Title
JP2582587B2 (en) Semiconductor storage device
US4138597A (en) PCM time slot exchange
KR100253565B1 (en) Data input and output circuit of synchronous memory device
JPH03139952A (en) Talkie sending equipment
US6532278B2 (en) Announcement device with virtual recorder
JPS6379457A (en) Signal tone trunk drive circuit
JPS617888A (en) Electronic musical instrument
JPS59212061A (en) Out pulse dial circuit
JPS59156097A (en) Output controlling system of time division switch
JPH0537650A (en) Voice response device
JPS63282559A (en) Data transfer system
KR960019298A (en) Signal conversion device of semiconductor device
JPS5816824B2 (en) Store and forward method
JPS60197093A (en) Time switch using also as elastic buffer
JPH01136199A (en) Voice synthetic ic
JPS6130197A (en) Pb signal generating circuit
JPH064436A (en) Serial data transmitting circuit
JPH01270483A (en) Time division channel switching memory
JPH0548556A (en) Data insertion circuit
JPH04175083A (en) Still image filing device
JPH02166999A (en) Time division exchange circuit
JPH0230220A (en) Serial/parallel conversion circuit
JPH10173618A (en) Bus switch device and its transfer order converting method
JPH01180625A (en) Speed converting circuit
JPH07143237A (en) Aural response equipment