JPH03135596A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH03135596A JPH03135596A JP1273979A JP27397989A JPH03135596A JP H03135596 A JPH03135596 A JP H03135596A JP 1273979 A JP1273979 A JP 1273979A JP 27397989 A JP27397989 A JP 27397989A JP H03135596 A JPH03135596 A JP H03135596A
- Authority
- JP
- Japan
- Prior art keywords
- gradations
- gradation
- brightness
- display
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 101100189635 Arabidopsis thaliana PDP4 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は、画像表示装置に係り、詳しくは、フラットデ
イスプレィの階調表示方法を改良した画像表示装置に関
する。 コンピュータシステムの各周辺装置の中で、キーボード
ユニットと機能的に組み合わされていちばんよく利用さ
れるのが、デイスプレィである。 このようなデイスプレィ技術では、コンピュータの利用
技術の展開、さらにニーズの多様化につれ利用者側の満
足のいく技術の開発が求められるようになり、種々の方
式のデイスプレィが市場に現れている。最近は、デイス
プレィそのもののサイズが問題になる装置が現れ、デイ
スプレィ画面のフラットパネル化技術が急速に進歩して
いる。 また、フラットデイスプレィシステムの多階調表示の要
求に伴い、階調表示の識別のし易さが要求されており５
．このため、そのような階調表示を容易に実現できる表
示方式が必要とされている。 〔従来の技術〕 ＦＤＰは液晶デイスプレィなどと同じ平面型表示装置と
して、キャラクタやグラフインク用としてコンピュータ
の端末装置の表示部に広く使用されている。このような
フラットデイスプレィに用いられる従来の階調表示方式
としては、例えば第６図に示すようなものがある。これ
は、１フレームを１６階調で表示する例であり、１フレ
ームを４ビツト（ｂｉｔＯ〜ｂｉｔ３）の輝度比を組み
合わせて輝度レベル（％）を０〜１００％の間で等差間
隔で階調表示をする構成となっている（第５図破線参照
）。 なお、ｂｉｔＯ〜ｂｉｔ３の輝度比は次の通りである。 ｃ本頁、以下余白） 図中、太線で示すｋの部分は各輝度レベルで使用するｂ
ｉｔを表す。 〔発明が解決しようとする課題〕 しかしながら、このような従来の画像表示装置にあって
は、輝度レベルを等差間隔で階調表示するという構成に
なっていたため、同じ輝度差でも輝度が高くなる程、人
間の眼にとっては識別しにくいという性質があることか
ら、画像表示の性能が低下するという問題点があった。 なお、一般に多階調表示を行うと、数多くの階調を利用
した画像表示が可能になる反面、輝度を細分化するため
に輝度差を識別できない組み合わせが多（なる傾向にあ
る。したがって、多階調の利点を活かしつつ、輝度差を
十分に識別することが望まれる。また、負荷が増大した
場合は全体的な輝度低下もあるため、この場合は各階調
の輝度差が全体的に一律に低下することから、さらに識
別しにくくなるという現象が生じる。 そこで本発明は、輝度が高くなっても輝度差を十分に識
別でき、かつ負荷による輝度の低下が発生しても識別の
しにくさを改善して画像表示の性能を向上できる画像表
示装置を提供することを目的としている。 〔課題を解決するための手段〕 本発明による画像表示装置は上記目的達成のため、制御
回路によりフレーム制御を行い、該フレーム制御は、フ
レーム内で表示期間を複数に分割し、該分割された時間
の異なる複数の画面の選択によりドライバを駆動してデ
ィスプレイパネルで多階調表示を行う画像表示装置にお
いて、前記制御回路に、実際に必要とする階調数よりも
多く階調を設定する階調設定手段と、階調設定手段によ
り設定された階調の中から実際に使用する階調数分とし
て高輝度の階調で輝度差を大きくするような各階調を選
択する選択手段とを設けて前記フレーム制御を行うよう
にしている。 〔作用〕 本発明では、実際に必要とする階調数よりも多くの階調
（例えば、３２階調）が予め設定され、この中から実際
に使用する階調分（例えば、１６階調）として高輝度の
階調で輝度差を大きくするように各階調が選択され、こ
れによりフレーム制御が行われる。 したがって、輝度が高くなっても輝度差を十分に識別で
き、また負荷による輝度の低下が発生しても識別のしに
くさが改善されるや 〔実施例〕 以下、本発明を図面に基づいて説明する。 第１〜５図は本発明に係る画像表示装置の一実施例を示
す図である。第１図は画像表示装置のブロック図であり
、この図において、４１は交流型のＰＤＰ （プラズマ
ディスプレイパネル）、４２はデータ側ドライバ、４３
はライン側ドライバ、４４は制御回路である。ＰＤＰ４
１は、例えば６４０ Ｘ ４８０ ドツトの解像度を持
つものが使用され、フレーム制御で階調表示を行うメモ
リ型のものである。データ側ドライバ４２およびライン
側ドライバ４３は制御回路４４からの駆動信号に基づい
てＰＤＰ４１の各電極に電圧を印加して放電させ、この
放電によりプラズマ発光させるものである。 制御回路４４はフレーム制御によって１６階調の表示を
行うためのもので、詳細なブロック図は第２図のように
示される。第２図において、制御回路４４はインターフ
ェース回路（１／Ｆ）４５、メモリ４６〜４９および駆
動パルス発生回路５０により構成される。インターフェ
ース回路４５には垂直、水平の各同期信号Ｖ ＠ｙ、。 ＋Ｈ５ＶｎＣ、データ（Ｄａ ｔａ）信号、クロ・７り
（Ｄ−ＣＫ）信号が入力され、インターフェース回路４
５はこれらの各信号に基づいてフレーム内で表示期間を
５つ分割し、分割された時間の異なる５つの画面の選択
によりデータ側ドライバ４２、ライン側ドライバ４３を
駆動するための制御信号を作るために必要な処理を行う
が、本実施例ではそのために特にデコーダ５１を内蔵し
ている。 デコーダ５１は４ビツトのデータＤ０〜Ｄ、に基づいて
後のメモリ４６〜４９を含んで形成された３２階調の中
から実際に使用する階調数分として高輝度の階調で輝度
差を大きくするような１６の階調を選択するためのもの
で、４ビツト（２’ ＝１６）の組み合わせで１６個の
選択を行う。デコーダ５１は選択手段に相当する。一方
、実際に必要とする１６の階調数よりも多い３２階調の
設定は、ＢＯ＝８４（ｂｉｔＯ〜ｂｉｔ ４に相当）と
い・５５ビツト（２’ ＝３２）の組み合わせを用いて
メモリ４６〜４９を含むブロックによって行われており
、この部分は階調設定手段５２を構成している。メモリ
４６〜４９はＢ１−８４の各ビットを必要な分だけ遅延
（デイレイ）させて第３図に示すように１フレーム内で
３２階調の錬度を作り出すものである。そして、この３
２階調の中から前述のデコーダ５１によって第３図中ハ
ツチングで示す部分の１６階調が選択されてデータ側ド
ライバ４２に送られる。なお、ｂｉｔｏ＝ ｂｉｔ４
（ＢＯ〜Ｂ４）の輝度比は、次の通りであり、また、
第３図中に太線で示す部分にば各輝度レベルで使用する
ｂｉｔを表している（第４図も同様）。 一方、駆動パルス発生回路５０はインターフェース回路
４５からの信号に基づいてライン側ドライバ４３を駆動
するための駆動パルスを生成するものである。 以上の構成において、各同期信号Ｖ ”ＶｎＣ＋ Ｈｓ
ｙゎ２、データ信号、クロック信号に基づきインターフ
ェース回路４５では〔３２〕から〔１６〕のデコードが
特にデコーダ５１によって行われ、階調設定手段５２に
よって生成された３２階調の輝度表示から１６階調分だ
け選択されてデータ側ドライバ４２に駆動信号が出力さ
れ、一方、駆動パルス発生回路５０によりライン側ドラ
イバ４３に駆動信号が出力される。したがって、実際に
使用する階調分は第４図に示すような１６階調となり、
これによってＰＤＰ４１に画像が表示される。 この場合、本実施例では第４図に示すように特に高輝度
の階調で輝度差を大きくするように各階調が選択される
。具体的には、選択した階調は
イスプレィの階調表示方法を改良した画像表示装置に関
する。 コンピュータシステムの各周辺装置の中で、キーボード
ユニットと機能的に組み合わされていちばんよく利用さ
れるのが、デイスプレィである。 このようなデイスプレィ技術では、コンピュータの利用
技術の展開、さらにニーズの多様化につれ利用者側の満
足のいく技術の開発が求められるようになり、種々の方
式のデイスプレィが市場に現れている。最近は、デイス
プレィそのもののサイズが問題になる装置が現れ、デイ
スプレィ画面のフラットパネル化技術が急速に進歩して
いる。 また、フラットデイスプレィシステムの多階調表示の要
求に伴い、階調表示の識別のし易さが要求されており５
．このため、そのような階調表示を容易に実現できる表
示方式が必要とされている。 〔従来の技術〕 ＦＤＰは液晶デイスプレィなどと同じ平面型表示装置と
して、キャラクタやグラフインク用としてコンピュータ
の端末装置の表示部に広く使用されている。このような
フラットデイスプレィに用いられる従来の階調表示方式
としては、例えば第６図に示すようなものがある。これ
は、１フレームを１６階調で表示する例であり、１フレ
ームを４ビツト（ｂｉｔＯ〜ｂｉｔ３）の輝度比を組み
合わせて輝度レベル（％）を０〜１００％の間で等差間
隔で階調表示をする構成となっている（第５図破線参照
）。 なお、ｂｉｔＯ〜ｂｉｔ３の輝度比は次の通りである。 ｃ本頁、以下余白） 図中、太線で示すｋの部分は各輝度レベルで使用するｂ
ｉｔを表す。 〔発明が解決しようとする課題〕 しかしながら、このような従来の画像表示装置にあって
は、輝度レベルを等差間隔で階調表示するという構成に
なっていたため、同じ輝度差でも輝度が高くなる程、人
間の眼にとっては識別しにくいという性質があることか
ら、画像表示の性能が低下するという問題点があった。 なお、一般に多階調表示を行うと、数多くの階調を利用
した画像表示が可能になる反面、輝度を細分化するため
に輝度差を識別できない組み合わせが多（なる傾向にあ
る。したがって、多階調の利点を活かしつつ、輝度差を
十分に識別することが望まれる。また、負荷が増大した
場合は全体的な輝度低下もあるため、この場合は各階調
の輝度差が全体的に一律に低下することから、さらに識
別しにくくなるという現象が生じる。 そこで本発明は、輝度が高くなっても輝度差を十分に識
別でき、かつ負荷による輝度の低下が発生しても識別の
しにくさを改善して画像表示の性能を向上できる画像表
示装置を提供することを目的としている。 〔課題を解決するための手段〕 本発明による画像表示装置は上記目的達成のため、制御
回路によりフレーム制御を行い、該フレーム制御は、フ
レーム内で表示期間を複数に分割し、該分割された時間
の異なる複数の画面の選択によりドライバを駆動してデ
ィスプレイパネルで多階調表示を行う画像表示装置にお
いて、前記制御回路に、実際に必要とする階調数よりも
多く階調を設定する階調設定手段と、階調設定手段によ
り設定された階調の中から実際に使用する階調数分とし
て高輝度の階調で輝度差を大きくするような各階調を選
択する選択手段とを設けて前記フレーム制御を行うよう
にしている。 〔作用〕 本発明では、実際に必要とする階調数よりも多くの階調
（例えば、３２階調）が予め設定され、この中から実際
に使用する階調分（例えば、１６階調）として高輝度の
階調で輝度差を大きくするように各階調が選択され、こ
れによりフレーム制御が行われる。 したがって、輝度が高くなっても輝度差を十分に識別で
き、また負荷による輝度の低下が発生しても識別のしに
くさが改善されるや 〔実施例〕 以下、本発明を図面に基づいて説明する。 第１〜５図は本発明に係る画像表示装置の一実施例を示
す図である。第１図は画像表示装置のブロック図であり
、この図において、４１は交流型のＰＤＰ （プラズマ
ディスプレイパネル）、４２はデータ側ドライバ、４３
はライン側ドライバ、４４は制御回路である。ＰＤＰ４
１は、例えば６４０ Ｘ ４８０ ドツトの解像度を持
つものが使用され、フレーム制御で階調表示を行うメモ
リ型のものである。データ側ドライバ４２およびライン
側ドライバ４３は制御回路４４からの駆動信号に基づい
てＰＤＰ４１の各電極に電圧を印加して放電させ、この
放電によりプラズマ発光させるものである。 制御回路４４はフレーム制御によって１６階調の表示を
行うためのもので、詳細なブロック図は第２図のように
示される。第２図において、制御回路４４はインターフ
ェース回路（１／Ｆ）４５、メモリ４６〜４９および駆
動パルス発生回路５０により構成される。インターフェ
ース回路４５には垂直、水平の各同期信号Ｖ ＠ｙ、。 ＋Ｈ５ＶｎＣ、データ（Ｄａ ｔａ）信号、クロ・７り
（Ｄ−ＣＫ）信号が入力され、インターフェース回路４
５はこれらの各信号に基づいてフレーム内で表示期間を
５つ分割し、分割された時間の異なる５つの画面の選択
によりデータ側ドライバ４２、ライン側ドライバ４３を
駆動するための制御信号を作るために必要な処理を行う
が、本実施例ではそのために特にデコーダ５１を内蔵し
ている。 デコーダ５１は４ビツトのデータＤ０〜Ｄ、に基づいて
後のメモリ４６〜４９を含んで形成された３２階調の中
から実際に使用する階調数分として高輝度の階調で輝度
差を大きくするような１６の階調を選択するためのもの
で、４ビツト（２’ ＝１６）の組み合わせで１６個の
選択を行う。デコーダ５１は選択手段に相当する。一方
、実際に必要とする１６の階調数よりも多い３２階調の
設定は、ＢＯ＝８４（ｂｉｔＯ〜ｂｉｔ ４に相当）と
い・５５ビツト（２’ ＝３２）の組み合わせを用いて
メモリ４６〜４９を含むブロックによって行われており
、この部分は階調設定手段５２を構成している。メモリ
４６〜４９はＢ１−８４の各ビットを必要な分だけ遅延
（デイレイ）させて第３図に示すように１フレーム内で
３２階調の錬度を作り出すものである。そして、この３
２階調の中から前述のデコーダ５１によって第３図中ハ
ツチングで示す部分の１６階調が選択されてデータ側ド
ライバ４２に送られる。なお、ｂｉｔｏ＝ ｂｉｔ４
（ＢＯ〜Ｂ４）の輝度比は、次の通りであり、また、
第３図中に太線で示す部分にば各輝度レベルで使用する
ｂｉｔを表している（第４図も同様）。 一方、駆動パルス発生回路５０はインターフェース回路
４５からの信号に基づいてライン側ドライバ４３を駆動
するための駆動パルスを生成するものである。 以上の構成において、各同期信号Ｖ ”ＶｎＣ＋ Ｈｓ
ｙゎ２、データ信号、クロック信号に基づきインターフ
ェース回路４５では〔３２〕から〔１６〕のデコードが
特にデコーダ５１によって行われ、階調設定手段５２に
よって生成された３２階調の輝度表示から１６階調分だ
け選択されてデータ側ドライバ４２に駆動信号が出力さ
れ、一方、駆動パルス発生回路５０によりライン側ドラ
イバ４３に駆動信号が出力される。したがって、実際に
使用する階調分は第４図に示すような１６階調となり、
これによってＰＤＰ４１に画像が表示される。 この場合、本実施例では第４図に示すように特に高輝度
の階調で輝度差を大きくするように各階調が選択される
。具体的には、選択した階調は
〔０〕〜〔１５〕で表示
されるが、このうち〔１４〕階調と〔１５〕階調間では
輝度差が１０％もあり、同様にその下の〔１３〕階調と
の間でも９％輝度差がある。これに対して、下位の階調
では〔３〕ないし〔４〕程度の輝度差となっている。し
たがって、第５図に従来との比較を示すように、本実施
例で選出した階調は等差階調と異なり、輝度が高くなっ
ても輝度差を十分に識別することができる他、あらゆる
階調が組み合わされても識別しやすい画像表示が得られ
、画像表示の性能を向上させることができる。また、負
荷の増大による輝度の全体的低下が発生しても識別のし
にくさを改善することができる。 なお、本実施例は３２階調から１６階調を選択する例で
あるが、本発明の適用はこれに限るものではなく、他の
階調にも適用できるのは勿論である。 〔発明の効果〕 本発明によれば、輝度が高くなっても輝度差を十分に識
別でき、また負荷による輝度低下が発生しても識別のし
にくさを改善することができ、画像表示の性能を向上さ
せることができる。
されるが、このうち〔１４〕階調と〔１５〕階調間では
輝度差が１０％もあり、同様にその下の〔１３〕階調と
の間でも９％輝度差がある。これに対して、下位の階調
では〔３〕ないし〔４〕程度の輝度差となっている。し
たがって、第５図に従来との比較を示すように、本実施
例で選出した階調は等差階調と異なり、輝度が高くなっ
ても輝度差を十分に識別することができる他、あらゆる
階調が組み合わされても識別しやすい画像表示が得られ
、画像表示の性能を向上させることができる。また、負
荷の増大による輝度の全体的低下が発生しても識別のし
にくさを改善することができる。 なお、本実施例は３２階調から１６階調を選択する例で
あるが、本発明の適用はこれに限るものではなく、他の
階調にも適用できるのは勿論である。 〔発明の効果〕 本発明によれば、輝度が高くなっても輝度差を十分に識
別でき、また負荷による輝度低下が発生しても識別のし
にくさを改善することができ、画像表示の性能を向上さ
せることができる。
第１〜５図は本発明に係る画像表示装置の一実施例を示
す図であり、 第１図はそのブロック図、 第２図はその制御回路のブロック図、 第３図はその３２階調表示を示す図、 第４図はその１６階調表示を示す図、 第５図はその効果を説明するグラフ、 第６図は従来の階調表示を示す図である。 ４１・・・・・・ＰＤＰ。 ４２・・・・・・データ側ドライバ、 ４３・・・・・・ライン側ドライバ、 ４４・・・・・・制御回路、 ４５・・・・・・インターフェース回路、４６〜４９−
・・・・・メモリ、 ５０・・・・・・駆動パルス発生回路、５１・・・・・
・デコーダ（選択手段）、５２・・・・・・階調設定手
段。 一実施例のブロック図 第１図 一実施例の制御回路のブロック図 １ ０ １ ２ ３ ４ ５ Ｎ調− 一実施例の効果を説明するグラフ 第５図
す図であり、 第１図はそのブロック図、 第２図はその制御回路のブロック図、 第３図はその３２階調表示を示す図、 第４図はその１６階調表示を示す図、 第５図はその効果を説明するグラフ、 第６図は従来の階調表示を示す図である。 ４１・・・・・・ＰＤＰ。 ４２・・・・・・データ側ドライバ、 ４３・・・・・・ライン側ドライバ、 ４４・・・・・・制御回路、 ４５・・・・・・インターフェース回路、４６〜４９−
・・・・・メモリ、 ５０・・・・・・駆動パルス発生回路、５１・・・・・
・デコーダ（選択手段）、５２・・・・・・階調設定手
段。 一実施例のブロック図 第１図 一実施例の制御回路のブロック図 １ ０ １ ２ ３ ４ ５ Ｎ調− 一実施例の効果を説明するグラフ 第５図
Claims (1)
- 【特許請求の範囲】 制御回路によりフレーム制御を行い、 該フレーム制御は、フレーム内で表示期間を複数に分割
し、該分割された時間の異なる複数の画面の選択により
ドライバを駆動してディスプレイパネルで多階調表示を
行う画像表示装置において、前記制御回路に、実際に必
要とする階調数よりも多くの階調を設定する階調設定手
段と、 階調設定手段により設定された階調の中から実際に使用
する階調数分として高輝度の階調で輝度差を大きくする
ような各階調を選択する選択手段とを設けて前記フレー
ム制御を行うようにしたことを特徴とする画像表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1273979A JPH03135596A (ja) | 1989-10-20 | 1989-10-20 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1273979A JPH03135596A (ja) | 1989-10-20 | 1989-10-20 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03135596A true JPH03135596A (ja) | 1991-06-10 |
Family
ID=17535244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1273979A Pending JPH03135596A (ja) | 1989-10-20 | 1989-10-20 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03135596A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371889A (ja) * | 1986-09-16 | 1988-04-01 | 松下電器産業株式会社 | 表示装置の駆動回路 |
| JPS6428692A (en) * | 1987-07-24 | 1989-01-31 | Nippon Denki Home Electronics | Contrast display circuit for monochromatic display device |
-
1989
- 1989-10-20 JP JP1273979A patent/JPH03135596A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371889A (ja) * | 1986-09-16 | 1988-04-01 | 松下電器産業株式会社 | 表示装置の駆動回路 |
| JPS6428692A (en) * | 1987-07-24 | 1989-01-31 | Nippon Denki Home Electronics | Contrast display circuit for monochromatic display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5400053A (en) | Method and apparatus for improved color to monochrome conversion | |
| US5196839A (en) | Gray scales method and circuitry for flat panel graphics display | |
| US7184053B2 (en) | Method for processing video data for a display device | |
| EP0471275A2 (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| US5818405A (en) | Method and apparatus for reducing flicker in shaded displays | |
| US6897836B2 (en) | Method for driving a display panel | |
| CN115424584B (zh) | 显示驱动电路、显示屏的刷新方法、显示模组及电子设备 | |
| JP2001075527A (ja) | 表示装置 | |
| US6295041B1 (en) | Increasing the number of colors output by an active liquid crystal display | |
| US20020140636A1 (en) | Matrix display device and method | |
| US7522130B2 (en) | Plasma display panel (PDP)—improvement of dithering noise while displaying less video levels than required | |
| US5872554A (en) | Method and apparatus for non-blinking displaying of grayscale image on monochrome LCD screen | |
| JP2002023694A (ja) | データ書き込み時の消費電力の低減が図られた多階調画像表示装置 | |
| US6850251B1 (en) | Control circuit and control method for display device | |
| JP2625220B2 (ja) | 画像表示装置 | |
| JP2625221B2 (ja) | 画像表示装置 | |
| JP2003279930A (ja) | 単純マトリクス液晶の駆動方法及び液晶駆動装置 | |
| JPH03135596A (ja) | 画像表示装置 | |
| EP1260957B1 (en) | Pre-filtering for a Plasma Display Panel Signal | |
| KR100416143B1 (ko) | 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치 | |
| JP3991737B2 (ja) | 電気光学素子の駆動方法、駆動装置及び電子機器 | |
| JP2003084717A (ja) | 駆動電圧パルス制御装置、階調信号処理装置、階調制御装置、および画像表示装置 | |
| JP2891730B2 (ja) | 液晶表示装置と液晶駆動装置 | |
| EP1995712A1 (en) | Method for applying dithering to video data and display device implementing said method | |
| JP2895889B2 (ja) | 表示装置 |