JPH03132131A - メッセージルーチング方法、コンピュータネットワーク、ルーチングスイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメッセージルーチング、とくにメツセージをコ
ンピュータネットワーク内でルーチングする方法および
ルーチングスイツチを有するコンピュータネットワーク
に関する。

〔従来の技術〕

ネットワーク内のマイクロコンピュータのような処理装
置を、一つのマイクロコンピュータがネットワーク内の
他のコンピュータと通信するように接続することがしば
しば望まれる。そのようなネットワークにおいて、マイ
クロコンピュータがその付近のものすなわち硬線で接続
されたものとしか通信し得ないならばはなはだしく不便
である。

ネットワークのマイクロコンピュータはその機能がネッ
トワークを通してメツセージをルーチングする処理を実
施しうろことが現在知られている。

すなわち、処理はメツセージをうけ取りかつ通知をする
ことであり、その効果はメツセージ処理を繰り返そうと
する適当な隣接するマイクロコンピュータに伝達するこ
とである。これはマイクロコンピュータの処理の実施時
間に関してまたとくにネットワーク構造において異なっ
たマイクロコンピュータに対するプログラムの処理を割
り当てるのに必要な仕事に関して高価につく。

〔発明が解決しようとする課題〕

種々のメッセージルーチング装置が知られている。ある
ものは特定のネットワーク構造に接続された処理装置の
間の切替えチャネルを設けることにより作用する。多く
のネットワークにおいて、ルーチング装置はそれぞれパ
ケットを入力し、その宛先を決定し、ついでパケットを
つぎの段階に前進させる。これは各装置において伝送さ
れるパケットを蓄積する必要があり、パケットの出力と
そのうけ入れとの間にポテンシャル的に長い遅れを生ず
るから、好ましくない。今日まで、ネットワーク内でメ
ツセージをルーチングする融通の利く、迅速かつ有効な
ルーチング装置は存在していない。

〔課題を解決するための手段〕 本発明の一特徴によれば、複数のノードを有しその少く
ともあるものがそれぞれ識別を有するコンピュータネッ
トワークであって、前記ネットワークが、 それぞれ処理を実施するプロセッサ、ネットワークの他
の装置との間でメツセージを入力および出力するメツセ
ージリンク、および宛先ノード識別を示すヘッダ部分お
よびヘッダ部分に続くメツセージ部分を備えたメツセー
ジパケットを発生するパケット発生回路を有する複数の
コンピュータ装置、および、 少くとも一つのルーチングスイツチであって、前記ルー
チングスイツチはソースノードからメツセージパケット
をうけ入れる入力、それぞれ宛先ノード識別の各範囲を
指定する複数の出力、前記入力を前記出力の選択された
一つに選択的に接続するスイッチ回路およびすべてのパ
ケットをうけ入れる前に入力にうけ入れられたパケット
のヘッダ部分を読出すヘッダ読出し回路を有し、前記ヘ
ッダ読出し回路は前記スイッチ回路に組み合わされ前記
入力を前記ヘッダ部分のノード識別を含むノード識別範
囲を有する前記出力の一つに接続する前記ルーチングス
イツチ、 を有するコンピュータネットワークが提供される。

本発明の別の特徴によれば、複数のノードを有し、その
少くともあるものがそれぞれ識別を有するコンピュータ
ネットワークにおいてメツセージパケットをルーチング
する方法において、ａ）ソースノードと直列にメツセー
ジパケットを出力し、前記メツセージパケットは宛先ノ
ードを識別するヘッダ部分および前記ヘッダ部分に続く
メツセージ部分を有し、 ｂ）前記メツセージパケットを前記入力に選択的に接続
しうる複数の出力を有するルーチングスイツチを有する
ノードの入力に直列に供給し、前記各出力は宛先ノード
認識の各範囲に対して選択可能であり、 Ｃ）前記ルーチングスイツチによるうけ入れの際全部の
メツセージパケットをうけ入れる前に前記ヘッダ部分を
読出して宛先ノード識別を決定し前記ヘッダ部分の宛先
ノード識別を含むノード識別範囲を有する前記出力の一
つを前記入力の一つに選択的に接続し、 ｄ）メツセージ部分を前記ルーチングスイツチを通して
前記入力から前記出力の一つに伝送する、各工程を有す
る前記方法が提供される。

本発明はさらに、別の特徴によれば、複数のノードを有
しその少くともあるものがそれぞれ識別を有するネット
ワーク内のコンピュータ装置間にメツセージをルーチン
グするルーチングスイツチにおいて、各コンピュータ装
置は宛先ノード識別およびヘッダ部分に続くメツセージ
部分を有するメツセージパケットを発生するパケット発
生回路を有し、前記ルーチングスイツチはソースノード
からメツセージパケットをうけ入れる入力、それぞれ宛
先ノードの各範囲を示す複数の出力、前記入力を選択的
に前記出力の選択された一つに選択的に接続するスイッ
チ回路およびすべてのメツセージパケットをうけ入れる
前に入力にうけ入れられたパケットのヘッダ部分を読出
すヘッダ読出し回路を有し、前記ヘッダ読出し回路は前
記スイッチ回路に組み合わされ前記入力を前記ヘッダ部
分のノード識別を有するノード識別範囲を有する前記出
力の一つに接続するルーチングスイツチが提供される。

本発明の特徴はとくに、ただし限定的ではないが、他の
装置を備えたマイクロコンピュータにネットワークに適
用しうるちのである。とくに一対の一方向通信線によっ
て組み合わされた装置間の通信に適用され、その線に沿
って一つ以上のフォーマットの直列ビットパケットが一
つの特定の直列ビットパケット（以下流れ制御トーケン
と称する）が伝送され他の通信線に沿って伝送される他
の直列ビットパケットの量を制御する。とくに、ただし
限定的ではないがデータの連続したバイトを連続マーカ
ーの終わりの特定の連続ビットパケットが続く直列ビッ
トパケットの連続として伝送する装置間の通信に適用し
うる。とくに、各連続の最初の一つまたはいくつかのバ
イトがヘッダ部分である直列ビットパケットの連続とし
てデータの連続したバイトを伝送する二つ以上の装置の
間に適用することができる。そのような通信方式は同時
出願の第　　　　　　　　　号（ページ・ホワイトおよ
びファーラー　Ｒｅｆ６４１９９）に記載され、その内
容をここに参照する。

全パケットのうけ入れ前のヘッダ部分の読みおよび引き
続くスイッチを通るメツセージ部分の伝送は“ウオーム
ホールルーチングゝと称せられる。

それは好ましい実施例においてバッファ空間がヘッダ部
分に対してだけ必要で、完全なパケットに対しては必要
でない公知のルーチング技術以上にかなりの利点を有す
る。それはまたメツセージ部分がメツセージバッファに
入りついでそこから出るよりもむしろ直接スイッチを通
過しうるため要する時間が少ない。このことは複数のル
ーチングスイツチを有するネットワークに対してパケッ
トはネットワークのいくつかのルーチングスイツチを同
時に通過し、パケットのヘッダ部分は全パケットがソー
スノードによって伝送される前に宛先ノードをうけ入れ
られる。

宛先ノード識別の範囲に対する出力の選択は“間隔ラベ
リングと称せられる。それはヘッダ読取り回路が、たと
えばスイッチ出力の数に等しいレジスタの数を有する、
迅速かつ多くのチップスペースを要しない。小さい索引
表を含むきわめて簡単な形式を採用することができる。

必要なことはヘッダ部分によって識別される宛先ノード
が入る範囲を決定することである。ヘッダ読取り回路を
小さくすることができるため、ルーチングスイツチに対
するいくつかの入力のため各入力とまたは少数の入力の
グループに対して関連する読み取り回路が設けられるよ
うにそれを数回チップ上で複製することができる。この
ことはルーチング機能を各入力または入力のグループに
対して実施しうるため、そうでなければ、メツセージパ
ケットがいくつかの入力に同時に到達する場合、ルーチ
ング装置の効率を低下する隘路を除去する。

“間隔ラベリング計画は理論的に存在するけれども、間
隔ラベリング計画がネットワークを通る任意のメッセー
ジルーチングを許しもせずまた接続された一連のネット
ワークを通って杓゛効に伝送することも許さないという
課題が存在する。ルーチングは、各ネットワークに特別
の、ヘッダ部分およびヘッダ読取り回路に使用される間
隔選択アルゴリズムによって予め決定される。

これらの課題は出力回路を通って出る直前にパケットの
ヘッダ部分を削除するように設定しうるルーチングスイ
ツチヘッダ削除回路を各出力と関連して設けることによ
る本発明の好ましい実施例によって解決された。このよ
うにして、二つのヘッダ部分を備えたメツセージパケッ
トが連続したルーチングスイツチを有するコンピュータ
ネットワークを通って処理されるならば、第１のヘッダ
部分はパケットがまずルーチング装置をヘッダ削除回路
がヘッダ部分を削除するように設定された出力からでる
とき消耗する。そこで第２ヘッダ部分がメツセージパケ
ットのヘッダ部分となる。これはルーチングスイツおよ
び処理装置のネットワーク接続が互いに形成され、ネッ
トワーク構造にかなりの融通性を与える。ヘッダ部分を
短くしうろこと、ヘッダ部分に対する伝送時間を最少に
しうろことおよび間隔選択アルゴリズムを、構成しうる
ネットワークのサイズを制限することなく、迅速に作動
することを意味している。

大型ネットワークを通ってメツセージをルーチングする
ことに関する他の公知の課題は“ホットスポット°すな
わち少数の硬線接続がデータ通信量によりオーバーワー
クとなることである。これはルーチングスイツチの各入
力に関連して、ネットワークのルーチングスイツチを指
定するヘッダの一定の設定とはランダムに選択されたヘ
ッダ部分に入力に到達する各パケットを追加するように
設定しうる、ランダムヘッダ発生装置を設けることによ
って回避またはいちじるしく緩和することができる。ラ
ンダムに発生されたヘッダ部分はヘッダ読取り回路によ
って読取られパケットをネットワークの指定されたルー
チングするのに使用される。

もちろん、ランダムに発生されたヘッダ部分によって識
別されたルーチングスイツチにおいて、ランダムに発生
されたヘッダ部分はディスカードされてパケットの正確
な宛先ノード識別アドレスを現す。理論的にネットワー
クを通るメツセージのランダム方向はそうでなければオ
ーバーワークになる装置間の硬線接続を緩和する。

好ましくは、ルーチングスイツチのスイッチ回路は、複
数の入力に同時に到達するパケットが共通の出力を必要
とするとき、各出力の使用を制御するアービトレーショ
ン回路を有する。

ルーチングスイツチはメツセージをソースノードにおけ
る第１コンピユータ装置と、ソースノードによる各パケ
ット出力はパケットがうけ入れられるとき宛先ノードに
よって承認される。宛先ノードにおける第２コンピユー
タ装置との間にメツセージをルーチングするのにとくに
有用である。

このためコンピュータ装置のパケット発生回路はデータ
パケットのうけ入れの際承認パケットを発生することが
できる。この点に関して同時出願の第　　　　　　　号
（ページ・ホワイトおよびファーラー　Ｒｅｆ：６４１
９９）を参照する。前記出願には本発明はとくに適用し
うるコンピュータネットワークを形成するコンピュータ
装置が記載されている。データパケットおよび承認パケ
ットは、プロセッサによって実施される処理と遠隔のコ
ンピュータ装置との間の通信の同期化された処理の基礎
をなす。

通信を処理する同期化された処理は、通信処理がメツセ
ージ伝送が実施されるとき、対応するプログラム段階に
あることを意味する。

ルーチング計画に対して従来化じた他の課題は、コンピ
ュータネットワークにおけるデッドロックの課題および
ルーチング計画が妥当であることすなわちすべてのメツ
セージがその宛先ノードにルーチングされ無限に循環し
ないことを確かめることである。本発明者等は、下記の
明細書の記載において一層詳細に説明される、これらの
課題を解決する、間隔ラベリングアルゴリズムを考案し
た。

本発明の別の特徴によれば、ビットパケットの伝送のた
めデータをエンコーディングする方法が提供され、その
方法において各パケットは１と０の同じ数を有し、前記
パケットは一定のビット長のもので１と０の同数の置換
の一定の組を形成し、前記一定の組の第１のサブの組は
データパケットとして選択され、第２の前記一定の組の
別のサブの組は制御パケットとして使用するため選択さ
れる。

本発明はまたメッセージルーチングにおけるプツトロッ
クを回避する方法を提供し、その方法は各装置の出力を
二つのサブの組に分割し、ランダムに発生されたヘッダ
を備えたメツセージパケットはつねに第１組に属する出
力を出力し、ランダム、に発生されたヘッダが削除され
たメツセージパケットはつねに第２組に属する出力を出
力する。

本発明はまたメツセージパケットコーディング計画を提
供し、その方法は６ビット長のビットパケットを形成す
ることを含み、各パケットは三つの１と三つの０とを６
し、その１６の組み合わせはデータの４ビットの異なっ
た値をとり、一つの組み合わせはメツセージ終了を現す
のに使用され、一つの組み合わせはデータコードの流れ
および反対方向へのパケットコードの終了を制御するの
に使用される。

〔実施例〕 第１図は本発明の好ましい実施例によるルーチングスイ
ツチの基本的構造的特徴を示している。

第１図において、太い矢印はデータ経路を示し一方細い
矢印は命令経路を示す。ルーチングスイツチはクロスバ
−スイッチ１０の形式のスイッチ回路を有し複数のメツ
セージ入力１２ａ・・１２ｎのうちのいずれか一つを複
数のメツセージ出力１４ａ・・１４ｎのいずれか一つに
接続することができる。好ましい実施例において３２の
入力と３２の出力が対になって３２のメツセージリンク
を形成している。クロスバ−スイッチは出力リンクアー
ビトレーション回路３２を有し、一つ以上の入力が互い
に一時に各出力に接続されるのを防止している。簡単の
ため二つだけのリンクがリンクの要素を囲む破線によっ
て示され、符号Ｌａ。

Ｌｎを付されている。下記の記載はリンクＬａに関する
ものであるが、他のすべてのリンクも下記に論ぜられる
それらの要素のあるものの可能なシェアリングを同様に
うけることができる。

リンクＬａはリンクモジュール１８として示された通信
装置を有し、該装置はルーチングスイツチを他の同様の
ルーチングスイツチに接続するかまたはルーチングスイ
ツチとの間にメツセージパケットを授受する他の装置に
接続するように設けられている。この接続は一方向チャ
ネル４ａ、６ａの二方向対によって達成される。各メツ
セージパケットは直列データフォーマットであり、パケ
ットの宛先ノードを１別するヘッダを有する。

コンピュータネットワークの宛先またはソースノードは
、一般的にただし必ずという訳ではないが実行処理可能
なコンピュータ装置である。

直列データフォーマット リンクモジュールにとくに適した直列データフォーマッ
トはクロック対データエンコーディングである。各６ビ
ット期間中三つの０ビットおよび三つの１ビットを送る
ことにより、ＤＣバランスが保持され、クロック信号は
位相ロックループを使用して抽出することができる。こ
の技術は６−から３コーデイングと称せられる。ここに
は２０の異なった６−から−３コードが存在する。デー
タのバイトを有効に伝送するため１６のこれらのれコー
ドはニップル（４ビット）の異なった可能な値を現すよ
うに割当てられる。しかしてバイトは二つのコードによ
って送ることができる。伝送が連続しなければならない
とき（たとえば位相ロックループ方式）、いかなる他の
コードも伝送しえないとき伝送されるｌｉ−〇〇コード
をもつ必要がある。

メツセージパケットが直接ソース装置から宛先装置へ送
られるならば、それはパケット内に現れるパケットの長
さに対して必要でなく、ソース装置および宛先装置が長
さで確実に一致することが必要である。しかしながら、
パケットがルーチングスイツチを通過する場合、これら
のルーチングスイツチに対して通過するパケットの長さ
を、（−時的に接続される）スイッチ回路１０を通る経
路がパケットの終わりが出力されるとき遮断しうるよう
に、決定することが可能でなければならない。各パケッ
トが同じ長さでなければ、これはプロトコルがパケット
の長さを終了マークまたは最初の長さのカウントによっ
てパケットの長さを指示することが必要である。最初の
長さのカウントの導入は、ルーチングスイツチを通るパ
ケットの遅れを増加し、またパケットを通ってカウント
するロジックを必要とする。したがって−層良い技術は
パケット終了マークとして制御トーケンを保持すること
である。

したがって、６−から−３コ一ド方式用の完全なプロト
コルは下記の表に示されている。完全に任意なトーケン
に対するビットパターンはここでは図示されない。

６−から−３コ一デイング計画は、パケット終了および
流れ制御トーケン（下記参照）が適合するとすると、使
用しうる多くのものの中の一つに過ぎない。とくに、バ
イトの流れを有効に伝送しうるとすれば、エンコーディ
ングされたデータ値と同じフォーマットまたは長さをも
つ制御コードのもしくはデータが一連の４ビット値とし
て伝送される必要性が存在しないことを認歳すべきであ
る。

リンクモジュールは入力データ経路３６および出力命令
経路３４によってヘッダバッファ２０に接続される。リ
ンクモジュールはまた出力データ経路４０および入力命
令経路３８によってヘッダストリッパ２８に接続されて
いる。ヘッダバッファ２０は間隔セレクタ２２の形式の
ヘッダ読出し回路にディスカードおよび選択経路２１．
６１を通して接続し、またヘッダ接続２３を通して間隔
セレクタ２２に永久的に接続することができる。

間隔セレクタ２２は入力パケットのヘッダ部分を読出し
、そこからスイッチ回路１０の出力を決定し、それに対
してメツセージが指向され、スイッチ回路１０を設定す
る。このため命令アドレス経路２６は間隔セレクタ２２
がスイッチ回路１０と連通ずることができるようにして
いる。スイッチ回路は命令を経路１つを通してヘッダバ
ッファに伝送することができる。ヘッダバッファ２０は
また、下記に記載する目的で、ランダムへラダバッファ
ゼネレータ２４と要求およびヘッダ経路２５．２７を通
して連通することができる。メツセージパケットはヘッ
ダストリッパ２８を通ずるスイッチからの出力であり、
その目的は下記に記載される。ヘッダストリッパは命令
をスイッチ回路１０との間で経路２９．３１．７を通し
て伝送することができる。参照符号３０は作用のためル
ーチングスイツチを設定するのに使用される初期化囲路
を示す。ルーチングスイツチの各要素の作用は下記に記
載される。

各ブロックのデータが、データ伝送に利用しうる有効時
間したがって有効データバンド幅を減少する前に、パケ
ットヘッダに伝送する必要のあることが分かるであろう
。しかして、パケットヘッダをできるだけ短くすること
が好ましい。しかしながら、巨大なネットワークが必要
である場合、ネットワークの多数の端子リンクのいずれ
か１つを特定しうることが望ましい。このため、本発明
はパケットヘッダのサイズを変更することができるよう
にし、それらは巨人なネットワークのすべての端子リン
クを特定しうるように十分に大きいか、または小さいネ
ットワークの場合有効データバンド幅の微少化を減少す
るように小さくされる。

好ましい実施例において、各ルーチング装置はパケット
ヘッダを１または２バイトの長とするように決定するフ
ラグを有する。１バイトは連続したバイトよりなるパケ
ットの視点を混乱させないヘッダのもつとも短いサイズ
で、２バイトは６５．５３６の端子リンクを識別しうる
のに十分である。

リンクモジュールおよびその流れ制御機構各リンクモジ
ュール１８はデータの要求をヘッダバッファ２０から経
路３４に沿ってうけ、引続いてデータを経路３６に沿っ
て伝達する。それはまたヘッダストリッパ２８からのデ
ータの要求を経路３８に沿って伝達し、引続いてデータ
を経路４０に沿ってうけ入れる。流れ制御がルーチング
スイツチとリンクモジュールによってそこに接続された
装置との間に維持されることは重要である。

このため、リンクモジュール１８はルーチングスイツチ
とそこに接続された装置との間のデータ流れへの流れ制
御情報を多重送信する。このため、データの伝送量を最
大にするために広すぎるバンド幅を使うことなく、リン
クモジュールはデータ項目の流れを別々でなくむしろバ
ッチとして制御する。このため、各リンクモジュールは
データ項目の完全なバッチを保持するのに十分大きいバ
ッファを有し、かついくつのデータ項目が送られるなら
びにうけ入れられるために残されているかをカウントす
ることができる。データのブロックの流れを規制する簡
単なり°法は、流れ制御トーケンとしてリンクモジュー
ル１８が伝送、受信する一組のコードから特殊なコード
を保持することである。流れ制御トーケンはルーチング
スイツチのリンクモジュール１８がデータの全バッチに
対して十分なバッファスペースを有するときはいつでも
伝送される。

リンクモジュールはデータ項目の流れをそれらを構成し
うるパケットに係わらず規制する。いつでも、リンクモ
ジュールにより緩衝記憶されるデータ項目は一つ以上の
連続パケットの一部またはすべてを構成する。

第２図において、各リンクモジュールは、データ項目お
よび情報を伝送に使用され、それらをクロック信号φに
よって決定された周波数において伝送するのに使用され
る直列フォーマットに変換する出力バッファ４２、およ
び記憶するデータ項目および直列フォーマットを出力バ
ッファ４２に伝送する流れ制御情報にデコードする入力
バッファ４４を備えている。

流れ制御のユニットは流れ制御バッチである。

データの各バッチは複数のコードよりなり、各コードは
４ビットのデータを示すかまたはパケット終了コードで
ある。たとえば、流れ制御バッチは１６のコードからな
るものとすることができる。

それ自体のリンクモジュールまたは同様の通信装置を有
する別の装置に接続された各リンクモジュールは、それ
以上の流れ制御情報をうけることなく、他のリンクモジ
ュールに送るデータ項目のカウントを維持する。このカ
ウントはクレジットと称せられる。接続されたリンクモ
ジュールの対の各リンクは、他のリンクモジュールによ
ってそれ以上の流れ制御情報を送ることなく他のリンク
モジュールによって送られる、データ項目の数のカウン
トを維持する。このカウントはデビットと称せられる。

リンクモジュールの接続された対の各リンクは流れ制御
トーケンを送ることによりそれがデータ項目の他のバッ
チをうけ入れるように準備されることを示している。そ
うなるとき、バッチのデータ項目の数によるそのデビッ
トを増加する。他の対のリンクが流れ制御トーケンをう
けるとき、バッチのデータ項目の数によりそのクレジッ
トを増加する。

以上、リンクモジュールの流れ制御機構を、第２図に基
づいてかつ直列データフォーマットが上記のものと同じ
であるとして説明した。しかしながら、流れ制御機構は
、異なったデータフォーマットが使用されるかまたは実
際データ項目が直列形式よりむしろ平行信号を使用して
送られるならば、本質的に同じ方法で作用することが分
かる。

入力バッファ４４がチャネル４においてうけ入れた流れ
制御トーケンをデコードするときはいつも、出力バッフ
ァに経路４１において被呼ｆａｔ。

ｉｎを信号する。出力バッファが通路４１においてｆＣ
ｔ、５ｅｅｎ信号を受信するときはいつも、流れ制御バ
ッチのサイズによって、（そのクレジットを）伝送され
るコード数のカウントを増加する（インクルメント）。

入力バッファ４４は別の装置の接続されたリンクモジュ
ールのクレジットが排出される前にうけ入れられるコー
ド数のカウントを維持する。このカウントは、二つのリ
ンクモジュール間を通過中のコードによって生じた差か
ら離れて、ルーチングスイツチに接続された別の装置の
リンクモジュールに接続された出力バッファにおける対
応するクレジットと同じとすべきである。

入力バッファ４４は第１　Ｌ　ｎｓ　ｍｌ　Ｏｕ　ｔバ
ッファ（ＦＩＦＯ）を有し、それらは少くとも流れ制御
バッチに含まれるのと同じだけのコードを緩衝すること
ができる。ゼロコード以外のコードおよび流れ制御トー
ケンはバッファに蓄積され、カウントは多数のコードの
中からバッファに維持される。信号が経路３４において
被呼 ｒｅｑｕｅｓｔ、ｉｎにうけ入れられるとき、入力バッ
ファ　４４はＦＩＦＯから第１要素を除去し、それを経
路３６において被呼データｏｕｔに送り、ＦＩＦＯにコ
ードがない限りＦＩＦＯに蓄積されたコード数のカウン
トを減らす。その場合それかうけるゼロ以外の第１コー
ドおよび流れ制御トーケンを、直接経路にデータｏｕｔ
する。

入力バッファ４４のコード数と電流流れ制御バッチ前方
にうけ入れられるコード数の和が排出されるときはいつ
も、（デビット）はバッファのサイズと流れ制御バッチ
のサイズとの差より小さく、入力バッファ４４は経路４
３において被呼ｆ　ｃ　ｔ。

ｒｅｑｕｅｓ　ｔを上の出力バッファ４２に信号する。

出力バッファはついで流れ制御トーケンを第１の機会に
送る。

もし入力バッファＦＩＦＯのサイズが正確に流れ制御バ
ッチのサイズに等しければ、入力バッファは入力バッフ
ァＦＩＦＯが完全に空で現在の流れ制御バッチが完全に
排出されているときだけ流れ制御トーケンを出力バッフ
ァに送るように信号することが分かるであろう。このた
め、データの流れが停止しないように、入力バッファＦ
ＩＦＯを流れ制御バッチのサイズよりいくぶん大きくす
ることは有利である。

下記は入力および出力バッファのＯＣＣＡ　Ｍ２言語の
記載による。これらの記載において、コードはバイトで
示され、信号はプール値のみを使用するチャネルによっ
て現される。ＯＣＣＡＭ言語はＯＣＣＡＭ２２＆準マニ
ュアルに記載され、ここに参照する。

ＯＣＣＡＭ２において、リンクモジュール１８は入力お
よび出力バッファ４４．４２の平行構成によって現され
る。モジュールに出入りする経路は広い範囲に画定され
るものとする。リンクモジュールは下記のように現され
る。

ＣＨＡＮ　　ＯＦ　　ＢＯＯＬ　　ｆｃｔ、５ｅｅｎ。

５ｅｎｄ、ｆＣｔ、ｆｃｔ、５ｅｎｔ：ＡＲ 出力バッファ（クロック、ｉｎ、データ。

ｏｕｔ、　　データ、ｉｎ、ｒｅｑｕｅｓｔ。

ｏｕｔ、　　ｆｃｔ、　５ｅｅｎ、　　５ｅｎｄ。

ｆｃｔ、　　ｆｃｔｓｅｎｔ） 入力バッファ（コード、ｉｎ、データ。

ｏｕｔ、ｒｅｑｕｅｓｔ、ｉｎ、ｆｃｔ。

５ｅｅｎ、５ｅｎｄ、ｆｃｔ、ｆｃｔ。

５ｅｎｔ） 入力バッファは付録１およびＩＡのＯＣＣＡＭ頁に記載
されている。ＦＩＦＯはここでは入力容量、バッファ、
サイズを備え、（第１および最後の）二つの指針が設け
られた環状バッファとして実施される。

これは入力バッファ自体のランダム・アクセス。

メモリの小片の使用に対応する。他の技術もリンクモジ
ュールの流れ制御機構に影響することなくＦＩＦＯを実
施するため使用することができる。

入力バッファのサイズは少くとも流れ制御バッチのサイ
ズと同じ大きさでなければならない。もし流れ制御バッ
チのサイズを１６とすると、入力バッファサイズは少く
とも１６とすべきであり、データの流れを円滑にするた
めそれはいくぶん人さく、たとえば２０とすべきである
。

出力バッファはまたデータの流れを円滑にするため短Ｆ
ＩＦＯを有する。流れ制御機構によって与えられるこの
ＦＩＦＯＯサイズには制限はない。

出力バッファは、コードを緩衝する空間を有するときは
いつでも、経路３８においてｒｅｑｕｅｓｔ、ｏｕｔを
信号することにより送るためデータを要求する。その後
いつか経路４０においてデータｉｎを伝送するためコー
ドをうけ入れる。

出力バッファは、なお現在の流れ制御バッチが排出され
る前に伝送されるべき、コード数のカウントを維持する
。ゼロコードおよび流れ制御トーケン以外のコードを伝
送するときはいつも。このカウントを１だけ減少する。

出力バッファは付録２のＯＣＣＡＭの頁に示されている
。それはたとえば３とすることができる容量出力、バッ
ファ、サイズを有するＦＩＦＯを備える。このＯＣＣＡ
Ｍの頁（付録２）は、コードが底部から除去されるとき
はいつも内容が連続的に動かされる直線的配列として、
別のＰＩＦＯの例を示している。同様の手段を入力バッ
ファに対して使用できること、または入力バッファに使
用された環状バッファ手段を出力バッファに使用するこ
とができることが分かる。

同じ程度の流れ制御が別の方式においても得られ、前記
方式は、出力および入力バッファをここに示すようにゼ
ロに初期化する代わりに、出力バッファはその流れ制御
バッチのサイズに対するクレジットを初期化しかつ入力
バッファはその“顕著なトーケン”を同じ値に初期化す
る。その場合、流れ制御トーケンは、上記のように前記
の代わりに、第１の流れ制御バッチが伝送された後にだ
け送られる。

ヘッダバッファ 各リンクＬａ・争・Ｌｎのへラダバッファ２０は第３図
に示されている。ヘッダバッファは全体的に５１で示さ
れた制御ロジックによって制御される。一つのトーケン
を白゛シ、少量のデータニップルまたはパケット終了ト
ーケンとすることができるトーケンバツファ５０が設け
られる。このトーケンバツファ５０は経路３６に沿って
うけ入れるときＧｏｔ、ＥＯＰと符号を付した導線にパ
ケット終了トーケンである信号を発生し、池のトーケン
をうけ入れるときはいつも、導線にＧＯｔトーケンｂと
符号を付した信号を発生する。それは制御ロジック５１
から信号を５ｅｎｄ、ｔにうけ入れるとき内容をスイッ
チ５２に伝送する。スイッチは制御ロジック５１によっ
て、信号Ｓｅｔ。

ｓｌが強いときスイッチ５２がその入力をマルチプレク
サ５４に入力するように制御される。信号Ｓｅｔ、ｓｌ
か弱いときスイッチ５２はその入力を出力マルチプレク
サ５６に伝送する。マルチプレクサ５４．５６は制御ロ
ジック５１からの信号Ｓｅｔ、ｍ２およびＳｅｔ、ｍｌ
によって制御される。ヘッダバッファ２０は２バイトヘ
ツタ（４トーケン）用に十分な容量を備えた第１ｉｎ−
第１ｏｕ　ｔバッファ（ＦＩＦＯ）５８をも有する。

それは第３図には示されないヘッダ接続２３によって間
隔セレクタ２２に永久的に接続されている。

信号Ｓｅｔ、ｍｌが強いとき、マルチプレクサ５６はＦ
ＩＦＯの出力をデータＯｕｔチャネル１２ａに伝送する
。信号Ｓｅｔ、ｍｌが弱いとき出力マルチプレクサ５６
はスイッチ５２の出力を経路１２ａのデータでかに伝送
する。信号Ｓｅｔ。

ｍ２が強いとき、マルチプレクサ５４は経路２７にうけ
入れられたランダムヘッダ・ゼネレータ２４（第１図）
の出力信号をＦＩＦＯに伝送する。

信号Ｓｅｔ、ｍ２が弱いときマルチプレクサ５４はスイ
ッチ５２の出力をＦＩＦＯに伝送する。

Ｐ　Ｉ　Ｆ０５ｇがトーケンをうけるときはいつも、そ
れがトーケンによって充満していない限りＧｏｔ）−ケ
ンｆを通路に信号する。それが経路上の信号５ｅｎｄ、
ｈをうけるときはいつもトーケンを出力する。それが空
になると経路にＥｍｐ　ｔ　ｙを（信号する。経路上の
入力Ｒｅ５ｅｔをうけるとき、それはそのすべての内容
をディスカードするが、経路にＥｍｐ　ｔ　ｙを信号し
ない。

ＦＩＦＯの有効サイズは、パケットヘッダ長フラグであ
る、関連したフラグ６０によって制御される。フラグが
設定されなければ、パケットヘッダは長さ２バイトであ
り、ＦＩＦＯはその内容が４トーケンを含むときだけ経
路にＦｕｌｌを信号する。このフラグが設定されなけれ
ば、パケットヘッダは１バイト長でありＦＩＦＯは経路
にそれが２トーケンを含むときだけＦｕｌｌを信号する
。

この場合、ＦＩＦＯの上方の二つのトーケンはゼロにさ
れる。パケットヘッダ長フラグ６０はすべてのリンク　
ＬａないしＬｎとは別に設定され、それらは出力がすべ
てのリンクにファンアウトされる単一のラッチが設けら
れることが分かる。またリンク用のランダム化フラグで
ある制御ロジック５１に関連したフラグ６２が設けられ
る。このフラグが設定されると、ランダムヘッダはリン
クを通って到達する各パケット用のランダムヘッダゼネ
レータ２４から得られる。このフラグを各リンクに対し
て別々に設定しうるため、各リンクに別々のラッチが設
けられる。

ヘッダバッファ２０の作用はリンクＬａのこのランダム
化フラグの設計に依存する。

もしフラグ６２が設定されると、ヘツダバツフア２０は
ランダムヘッダゼネレータ２４に信号し、戻されたラン
ダムヘッダに蓄積する。リンクモジュール１８からなに
かのデータが到達すると、それは経路６１において被呼
５ｅｌｓｅｔに接続された間隔セレクタ２２に信号する
。

フラグ６２が設定されなければ、ヘッダバッファは到達
する第１データによって充満され、ヘッダを有するとき
（パケットヘッダ長に従って、１または２バイト）、接
続された間隔セレクタ２２に信号する。

セレクタ２２がバッファ２０にヘッダがディスカードさ
れることを信号すると、これはＦＩＦＯを再設定するこ
とによって実施され、ヘッダバッファはデータ流れから
再充満され、それがヘッダを有するとき（パケットヘッ
ダ長の設定に従って、１または２バイト）、接続された
間隔セレクタに信号する。ヘッダバッファはクロスバ−
スイッチ１０からうけた要求に応じてその内容を伝送す
る。

もしリンクのランダム化フラグが設定されると、ヘッダ
バッファはそれ自体ランダムヘッダ発生装置から再充填
され、さもなければ、データ流から再充填され、流れ制
御トーケンを通過した後、サイクルを繰り返す。

制御ロジックの機械の状態は表Ｉに示される。

間隔（Ｉｎｔｅｒｖａｌ）セレクタ 間隔セレクタ２２の作用を第４図に基づいて説明する。

間隔セレクタは間隔選択アルゴリズムによる各パケット
のルーチング決定を実施する。ヘッダバッファ２０にお
けるＰＩＦ０５ｇの内容は３３ベースの“ラダー“およ
びその中の四つが図面の右側に示された、リミットコン
パレータ６６ａ・・・６６ｎに連続的に現される。３３
個のコンパレータが設けられ、３２のリンクが実施例に
図示されている。各コンパレータは、ベースがゼロに固
定された最下端のコンパレータ６６ａを除いて、一対の
レジスタ６８ａ・・・６８ｎに接続されている。各レジ
スタ６８　ｉ　−Ｉはコンパレータ６８ｉの一つのベー
スおよび、最上のコンパレータ６６ｎのリミットのみに
接続された頂部レジスタ６８ｉを除いて、他の６８　ｉ
　−１のりミツトに接続されている。通常の使用におい
て、レジスタは１６ビット値の非減少設定にプログラム
され、　　“ラダー”の頂部はゼロではない。各コンパ
レータの出力はそれぞれ５ビットレジスタ７０ａ・・７
０ｎに接続され、その内容は、パケットヘッダがベース
より大きいかまたは等しくかつ関連するコンパレータに
接続されたリミットより小さいならば、アドレスゲート
７２に送られる。

第４図の下部には単一値“ポータル゛コンパレータ７４
が示され、その出力はへラダバッファ２０から”セレク
ト”信号をうけるセレクトゲート７３によって開閉され
る。セレクタ信号かへラダバッファによって送られると
き、ヘッダバッファＰＩＦ０５８の内容は、ヘッダ経路
２３によってコンパレータ７４に接続された、パケット
ヘッダである。もしパケットヘッダがコンパレータ７４
に接続された１６ビットレジスタ７６の内容と同じでな
ければ、−Ｎｏ”信号がセレクトゲート７４に送られ、
ベースおよびリミットコンパレータ６６ａ・・・６６ｎ
の“ラダー”から発生されたアドレスが経路２６に沿っ
てクロスバ−スイッチに送られることができるようにす
る。パケットヘッダがコンパレータ７４に接続された１
６ビットレジスタ７６の内容と同じであるならば、’Ｙ
ＥＳ”信号かへラダバッファ２０に送られ、ヘッダは経
路２１を介してそれをディスカードされることを伝える
。この場合、コンパレータのラダーにおける出力はクロ
スバ−スイッチ１０に送られない。

ランダムヘッダゼネレータ ランダムヘッダゼネレータ第５図に基づいて説明する。

第５図上端のランダム数ゼネレータ８０は、フィードバ
ックを備えた桁送りレジスタまたはある他の方法を使用
する１６ビット類似ランダム数を発生する。剰余ユニッ
ト８２から信号をうける。剰余ユニット８２から信号を
うけるとき、そのような数を発生する。剰余ユニット８
２は関連する１６ビットレジスタ８３に保持された値に
よりこの数の剰余を計算する。剰余ユニット８２がトー
ケナイザユニット８６から信号をうけるとき、計算され
たをこの１６ビットに送りランダム数発生装置８０から
他の類似ランダム数を要求する。トーケナイザは１６ビ
ット剰余を、それが経路２５に沿って要求をうけるまで
蓄積する。ついで重要性のもつとも少ない剰余の４ビッ
トに伝送し、四つの位置によって残りのビットをシフト
ダウンする。この作用を、それがヘッダの長さに対応す
る（第３図に示された関連するフラグ６０の設定に従っ
て２または４である）ニップル数を送るまで、繰り返し
、ついでそのサイクルを再始動する。発生されたランダ
ムヘッダの範囲は付加的１６ビットレジスタおよび加算
機構に加え結果がトーケナイザに達する前にその内容を
剰余ユニットの出力に加えることにより完全に一般的に
することができる。

ヘッダストリッパ 第６図に基づいてヘッダストリッパの作用を説明する。

実際、ヘッダバッファ２０（第３図）のトーケンバツフ
ァ５０と同じ、＋１１−のトーケンバツファ８０が設け
られているのが分かる。トーケンバツファ８５はＧｏｔ
、ＥＯＰで示された導線にパケット終了トーケンである
データｉｎを経路１４ａに沿ってうけ入れられたとき制
御ロジック８４に信号を入れ、また他のトーケンをうけ
入れるときはいつもＧｏｔ、　　トーケンｂで示された
導線において制御ロジック８４に信号を入れる。それは
制御ロジック８４から５ｅｎｄ、ｔの信号をうけるとき
内容をデータＯｕｔ通路４０において内容を伝送する。

クロスバ−スイッチ クロスバ−スイッチ１０は３２Ｘ３２列のスイッチ要素
８８である。第７図は、データの流れを示す太い矢印に
よって２０個のスイッチ要素を示す、クロスバ−スイッ
チ１０の一部を示している。

データの要求は反対方向に流れ、第７図には示されてい
ない。最初すべてのスイッチ要素は“オフ”すなわち第
７図の状態Ａである。入力ｉが出力ｊに接続されるとス
イッチ要＄８８　（ｔ、ｊ）は“オン”に切替えられ、
データは入力から第７図に示された状態Ｂのように、選
択された出力に流れる。

第８図は、二つのスイッチ要素ＹおよびＺが“オン”に
設定され他のすべてが“オフ“である、クロスバ−スイ
ッチ１０の４×５の部分におけるデータの流れを示して
いる。この構造において、入力１２ｂｉｎ２は出力１４
ｏｕｔ３に接続され、また入力１２ｃｉｎ３は出力１４
ｂｏｕ　ｔ　３に接続されることに注意されたい。“オ
フ”状態にあるスイッチ要素Ｕ８８　（２，２）はこれ
らの接続の双方に対してデータを通過させることに注意
されたい。また、“オン”状態のスイッチＹ８８（３，
２）および２８８　（２，３）はスイッチＶ８８（３，
３）から遮断されるが、入力ｉｎ３はスイッチＹを通し
てｏｕｔ２に接続されるためこのことは重要でなく、そ
こでスイッチＶはデータをその入力から通すため必要で
はなく、出力ｏｕｔ３は入力ｉｎ２に接続していること
に注意されたい。アービトレーション回路３２はスイッ
チＶがデータを出力ｏｕｔ３に通すのに必要でないこと
を意味している。

各スイッチ要素８８（ｉ％ｊ）の外部接続は第９図に示
されている。間隔セレクタ２２からのアドレス経路２６
である線ＡＤＤＲは、各列のすべてのスイッチ要素、す
なわち同じｉ値を有するものに接続される。これらの接
続は下記に一層詳細に説明する。クロスバ−スイッチの
各スイッチ要素８８　（ｉ、ｊ）は同じものであり、こ
れら要素のブロック構造は第１０図に示されている。三
つの主要な要素が設けられている。すなわち、スイ′ン
チ９０、コンパレータ９２および下ｌ己１こｄ己載され
るアービタサーバ（ＡＲＢ）９４である。

スイッチ要素間のおよび各スイッチ要素のアーとタサー
バ間の通信がすべて同期していること、すなわちそれぞ
れに暗黙の初期接続手順が存在することに注意されたい
。これらのアービタサーバは第１図に参照符号３２によ
って線図的に示されたアービトレーション回路を形成し
ている。

スイッチ９０は内部経路を通して被呼セットに設定され
る。その“オフ１状態（第７図、Ａ）において、データ
および要求信号はスイッチ９０を分流しないで通過する
。すなわち、 ｄａｔａ、ｉｎ　（ｉｓ　ｊ）はｄａｔａ。

ｉｎ　（Ｌ　　ｊ＋１）に接続される。

ｒｅｑｕｅｓｔ、　ｉｎ　（Ｌ　ｊ）はｒｅｑｕｅ　　
ｓｔ、ｉｎ　（ｉＳｊ＋１）に接続される。

ｄａｔａ、ｏｕｔ　（ｉ、ｊ）はｄａｔａ。

ｏｕｔ　　（ｉ＋１、ｊ）に接続される。

ｒｅｑｕｅｓｔ、　ｏｕｔ　（ｉ、　ｊ）はｒｅｑｕｅ
ｓｔ、ｏｕｔ　　（ｉ＋１、ｊ）に接続される。

°セット°信号をうけると、スイッチは“オン“（第７
図、Ｂ）に設定され入力ｉからのデータは出力ｊに分類
され、出力ｊからの要求は入力ｉに分割される。すなわ
ち、 ｄａｔａ、ｉｎ　（ｉｓ　ｊ）はｄａｔａ、１ｎ（１１
１、ｊ）に接続される。

ｒｅｑｕｅｓｔ、　ｉｎ　（ｉＳｊ）はｒｅｑｕｅｓｔ
、ｏｕｔ　　（ｉ＋１、ｊ）に接続される。

スイッチは設定の信号によって再設定される。

ステートマージンの佐用は表■に示されている。

コンパレータ９２はスイッチ９０が設定または再設定さ
れるとき決定する。スイッチ９０を設定するため、アド
レスが経路２６に沿って間隔セレクタ２２からうけられ
（第１図）、これがスイッチ要素の出力インデックスｊ
に対応するならば、コンパレータ９２はアービタサーバ
９４に要求に沿って信号を入れる。間隔セレクタ２２の
アドレス出力ＡＤＤＲは入力列ｉの全スイッチ要素に接
続されるが、出力インデックスｊが列の各スイッチ要素
に対し異なっているため唯一つのコンパレータが対応す
る。チャネルの信号ｒｅｑがアービタサーバ９４にうけ
入れられるとき、これは入力ｉが出力ｊを使用するよう
に選択され（すなわち入力ｉは“特権”を有する）、コ
ンパレータが内部経路に沿って信号を入れスイッチ９０
を設定することを示している。データに対する要求は出
力から入力に伝送され、入力から出力へスイッチ９０を
通るデータはパケット終了トーケンが、バゲットが通過
した“完成した０通路２９に沿って通信する、ヘッダス
トリッパ２８によってうけ入れられるまで、コーディン
グする。スイッチは再設定され、特権はそれぞれ設定お
よび要求に沿って信号を入れるコンパレータによって放
棄される。

コンパレータのステートマシーンの説明は表■に示され
ている。

一定の出力ｊに対して、要素８８　（ｉＳｊ）のアービ
タサーバ９４はその出力をサービスする環状アービタサ
ーバを形成している。そこでいつでも唯一つの入力がそ
の出力に確実に接続される。

アービタサーバ９４ｉは第１１図に示されたように、リ
ングにチャネルＬおよびＲを通して接続される。いつで
もサーバ９４の一つが“特権°を保持し、すなわちそれ
のスイッチ９０に対する出力の使用を容認することがで
きる。コンパレータは通路ｒｅｑに沿う出力の使用を要
求し、また前記を候補にする。要求がうけ入れられるな
らば、スイッチ９０は出力および通信を完成したときに
同じ経路に沿ってふたたび通信する。特権のないサーバ
９４は要求をそのコンパレータからまたはその左側チャ
ネルからＲに沿ってリングに伝送する。

要求が特権付きのアービタサーバに到達するとき、特権
付きになる要求を提出するアービタサーバに到達するま
で、左に反射される。候補のサーバはそれがそのコンパ
レータにサーブされるまで時計方向循環要求を無視する
。この要求を時計方向に通し、特権を反時計方向に反射
するこの方策の実施は、実際メツセージを反射する必要
がないことを意味し、ｒｅｑチャネルに沿う通信の完成
はそのスイッチに対する出力の使用を認めるように解釈
される。

アービタサーバのステートマシーンの説明は表Ｖに示さ
れている。

下記の例を考察する。第１１図において、アービタサー
バ９４　ｉ　＋２が特権を有し、アービタサーバ９４ｉ
＋１が特権を有せずかつ候補でもないとすると、アービ
タサーバ９４ｉは正に候補になる。各サーバのしおよび
Ｒチャネルに何が起こったか考える。

アービタサーバ９４１：　ベンディングされた要求ｒｅ
ｑに存在するが、このアービタサーバは依然としてそれ
がＲに出力しうるまでノットブリブ状態（ｎｏｔｐｒｉ
ｖｅ）にある。この通信はアービタサーバ９４ｉ＋１が
そのＬチャネルに入力する時だけ完成しうる。

アービタサーバ９４ｉ＋１：　　上記のＲの出力は効果
においてアービタサーバ９４Ｌ＋１のしチャネルにおけ
る通信はベンディングされる。チャネルＬに通信するた
めまずチャネルＲに出力しなければならない。

アービタサーバ９４ｉ＋２：　　これは出力を使用しそ
の入力しへの通信はベンディングされる。

通信を完成するため、まずｒｅｑに沿うその第２の通信
をうけ入れ（すなわちこのスイッチ要素は出力を使用し
て完成された）その状態をブリブ（ｐ　ｒ　ｉ　ｖ）に
変化しなければならない。−旦この状態になると、Ｌに
沿う通信を完成することができる。

完成されたこの通信はアービタサーバ９４１＋１がＲに
沿うその通信を完成することができアービタサーバ９４
ｉはこのサーバに特権を通すｊｅｑにおいてその通信を
完成することができる。

フラグの初期化 下記のパラメータはルーチングスイツチが作用しうる前
に供給されなければならない：すなわちパケットヘッダ
長（１または２バイト）間隔セレクタ２２のコンパレー
タ設定、および各宛先ノード特定範囲の関連する出力リ
ンク数 間隔セレクタ２２のポータルコンパレータ値各リンクに
対して：　　“入力におけるランダム化”および４出力
におけるストリップヘッダフラグが設定されなければな
らない。

ランダムヘッダの範囲（“入力のランダム化。

フラグが設定されるならば）。

これらはルーチングスイツチにより入力され、適当なラ
ッチおよびレジスタに負荷されなければならない。これ
は種々の方法、たとえば、予め画定された指令コードを
とくに設けられた専用リンクに送ることにより実施する
ことができ、リンクはすべてのラッチおよびレジスタに
対してチャネルを有する。すべての間隔セレクタおよび
ランダムヘッダゼネレータは同一にプログラムされなけ
ればならない。この初期化は第１図に、初期化ロジック
３０によって線図的に示されている。

装置はリンク当たりの、一つの間隔セレクタおよび一つ
のランダムヘッダ発生装置に関して記載された。これら
ユニットの双方はリンクによるパケット入力の１回また
は２回だけ使用され、理論的に母線によって接続された
いくつかのリンクの間で、いずれかのソースに対する同
時の多数の要求を解決するアービトレーション計画を使
用して、分割される。たとえばクロスバ−スイッチ１０
１；使用されるアービトレーション法は、間隔セレクタ
またはランダムヘッダ発生装置をいくつかのリンクの間
で分割して使用することができる。

コンピュータネットワークにおけるメツセージの有効な
ルーチングを達成するルーチングスイツチの作用を記載
する。第１３図は複数のルーチングスイツチＲ８を使用
してメツセージをソースノードと円Ｎによって第１３図
に示された宛先ノードとの間にルーチングするネットワ
ークの例を示す。ルーチングスイツチはそれらのリンク
Ｌによって接続され、各リンクは第１図に符号４．６に
よって示された一方向チャネルの二方向の硬線対を有す
る。ネットワークのソースと宛先ノードＮはいかなる型
のコンピュータ装置とすることもできるが、ここに記載
するルーチングスイツチはとくに英国特許第１１１３９
９号および本出願人の同時継続中の英国特許出願節　　
　　　　　　号（ページ・ホワイト争アンドーフエラー
、Ｒｅｆ６４１９９）に記載されたマイクロコンピュー
タを有するネットワークにとくに適用しうるちのである
。宛先とソースノートＮとの接続は第１３図において端
子リンクと称せられる。第１３図において、実際上記実
施例では３２３であるが、各ルーチングスイツチは四つ
のメツセージリンクを備えている。

ウオームホール（ｗｏｒｒＡｈＯｌｅ）ルーチング第１
図のルーチングスイツチはメツセージパケットをその入
力からその出力にパケットヘッダの値に従ってダイナミ
ックに切替えられる。

もつとも多くの公知のパケット切替えネットワークにお
いて、各中間ルーチングスイツチはパケットを入力し、
ヘッダをデコードし、ついでパケットをつぎのルーチン
グスイツチに前進させる。

これは蓄積交換ルーチングと称せられる。これは、各ル
ーチングスイツチに伝送されたパケットを蓄積する必要
がありまたパケットの出力とそのうけ入れとの間にポテ
ンシャル的に長い遅れが生ずるため望ましくない。

一層有効なアプローチがウオームホールルーチングであ
り、ルーチング決定はパケットのヘッダがルーチングス
イツチによって入力されると直ちに実施される。選択さ
れた出力チャネル６ａ・・６ｎが自由になると、ヘッダ
はそこから出力され、パケットの残りは入力からルーチ
ングスイツチに蓄積されることなく直接出力に送られる
。このことはパケットのデータがいくつかのルーチング
スイツチを同時に通過し、パケットのヘッダは、パケッ
ト全部がソースノードＮｓによって伝送される前に、宛
先ノードＮＤによってうけ入れられることを意味してい
る。しかしてこの方法はダイナミックな回路切替え形式
と考えられ、パケットのヘッダはネットワークを通過す
るときデータが通る一時的回路（ウオームホール）を作
り出す。パケットの終わりが引出されるとき、回路は消
失する。

この方法は蓄積交換ルーチングにおける課題を解決する
が、ルーチングスイツチが（所要の出力チャネル１４が
塞がっているため）パケットを直ちに送ることができな
ければパケットが現在通過しているすべてのメツセージ
リンクはそれが進行しうるまで（その方向に）占有され
る。停止されたウオームによって“占有されている”メ
ツセージリンクの数はパケットサイズ対リンクのそれぞ
れ接続された対のバッファの比である。

パケットの送信側と受信側に関する限り、ウオームホー
ルルーチングは不可視である。その唯一つの効果はメツ
セージ伝送の待ち時間を長短にすることである。一つ以
上の中間ルーチングスイツチがパケットを蓄積交換され
るならば、それはなお正確に伝送される。したがって、
本発明のルーチングスイツチきは別の型のルーチング装
置を有するネットワークにも接続することができる。

第１図において、チャネルデータ１ｎ４ａのリンクＬａ
に到達するメツセージパケットのヘッダは、リンクモジ
ュール１８によってヘッダバッファ２０に伝達される。

ランダムヘッダゼネレータ２４によって発生されたその
または一つのヘッダは、ヘッダに従ってクロスバ−スイ
ッチ１０にアドレスする間隔セレクタ２２に送られる。

スイッチ回路１０はリンクモジュールＬａの入力１２ａ
を適当な出力１４１に接続し、入ってくるメツセージを
ルーチングスイツチに通す。

デッドロック 通信ネットワークの重要な特性は“プツトロック”して
はならないことである。実際、デッドロックはネットワ
ークのルーチングスイツチがそれを防止するように設計
されるルーチングアルゴリズムに従って作動しなければ
、大部分のネットワークに起こる。たとえば、第１２図
に示された４の二乗のルーチングスイツチを考える。伝
送されるメツセージは矢印Ｍ１〜Ｍ４で示されている。

各ルーチングスイツチはメツセージを反対側コーナーに
同時に送ろうと試み、またルーチングアルゴリズムはメ
ツセージを時計方向にルーチングするものと仮定する。

各リンクは“使用中°となりメツセージを隣のルーチン
グスイツチに送り、メツセージを宛先に送りえないため
、ネットワークはプツトロック状態となる。

プツトロックはネットワークトポロジーおよび使用され
るルーチングアルゴリズムの特性であり、そこでパケッ
トが伝送される前にルーチングスイツチにおいてバッフ
ァされうるにしてもプツトロックが起こりうる。上記の
例において、各コーナーにおける単一パケットバッファ
は（最初の四つが処理される前には新しいメツセージが
人ってこないとすると）デッドロックを除去するのに十
分である。しかしながら一般的に、プツトロックを除去
するのに必要なパケットバッファの数は、ネットワーク
トポロジー、ルーチングアルゴリズムおよび適用業務プ
ログラムに依存する。これは明らかに一般的目的のルー
チング方式の構成の満足しうるベースではない。ウオー
ムホールルーチングは、長いメツセージがいくつかのリ
ンクを占有するネットワークを通して伝送（トレイル）
しうるため、プツトロックの問題を悪化させるものとつ
ねに考えられてきた。

そのような問題はプツトロックのないウオームホールア
ルゴリズムを考案しうるネットワークを選択することに
よって回避することができる。そのようなネットワーク
において、バッファはネットワークを通るデータの流れ
を円滑にしかつ混雑を減少するためにだけ使用する必要
があり、バッファのサイズはこの目的に十分なパケット
の長さより短い。もつとも重要なことは、必要なバッフ
ァリンクはネットワークのサイズまたは通信パターンに
依存するものでないことであり、本発明者等は単一の汎
用ルーチングスイツチを構成することが可能でありその
スイッチは任意のサイズのネットワークに対してまた任
意に複雑な通信パターンに対して使用しうろことを発見
した。間隔セレクタ２２に使用する一つの適当なアルゴ
リズムを“間隔ルーチングのタイトルを付して記載する
。

間隔ルーチング 二方向メツセージリンクによって互いに接続されたルー
チングスイツチＲ８の集合よりなるネットワークを考え
る。ルーチングスイツチのあるリンクはネットワーク外
部の装置、たとえばトランスピユータのようなマイクロ
コンピュータに接続されている。そのようなリンクは、
第１３図の例に示すように、端子リンクと称せられる。

メツセージパケットは端子リンクを通してソースと宛先
ノードとの間でネットワークに出入りする。

ルーチングスイツチ自体パケットを作成、破壊すること
はできない。

間隔ラベルリング計画は各端子リンクに別のラベルを付
与することにより宛先ノードに対する識別を確立する。

簡単のため、ｎ個の端子リンクを備えたネットワークの
ラベルは〔０，１・・・・ｎ−１〕の数とすることがで
きる。ネットワークの各ルーチングスイツチＲ３におい
て、各出力チャネルは一つ以上の関連する間隔−二の例
では一組の連続したラベル−を有する。出力チャネルに
関連する間隔は重なることがなく、すべてのラベルは正
確に一つの間隔で起こる。上記のように、これらの間隔
は第４図のベースおよびリミットコンパレータ６６ａ・
・ｌｉｎによって間隔セレクタ２２において設定される
。

メツセージパケットがルーチングスイツチに到達すると
、そのヘッダ部分は間隔セレクタ２２によって試験され
適合するラベルを有する間隔を決定され、メツセージは
ついでその間隔に関連する出力チャネル１４に沿って前
進される。

たとえば、第１４図に示された簡単なネットワークを考
える。この図は、四つの端子リン九を有し、その各リン
クがトランスピユータＴＯ１Ｔ１Ｔ２、Ｔ３に接続され
た四つのルーチングスイツチ（ＲＳＩ、ＲＳ２、ＲＳ３
、Ｒ５４）のネットワークを示している。端子リンクに
付された数字はそれらのトランスピユータに示されてい
る。ルーチングスイツチの出力チャネルに関連する間隔
は対応するメツセージのつぎに示されている。各間隔は
対の符号（ｘ、ｙ）として示されている。

対応するリンクは、パケットのヘッダが間隔の第１数よ
り大きいかまたは等しくかつ間隔の第２の数より小さい
ようにかつそのようにだけ選択される。

たとえば、間隔が（１，４）であるならば、ヘッダ１．
２または３を備えたパケットが選択されるが、０．４お
よびそれ以上は選択されない。

図示されないルーチングスイツチの他のリンクは、二つ
の数が同じ（ｘ−ｙ）でありしたがって決して選択され
ないような、間隔と関連すると考えることができる。

第１４図のトランスピユータＴＯが１のヘッダを備えた
パケットを、第１４図にＲＳＩとラベルを付された、そ
の接続されたルーチングスイツチに送るとき何が起こる
か考えることにする。ルーチングスイツチＲ８Ｉはヘッ
ダをそれぞれの間隔と比較し、ヘッダが間隔〔１，４）
を有することを発見する。しかしてルーチングスイツチ
ＲＳ２に接続された出力リンクが選択される。パケット
のヘッダがルーチングスイツチＲ３２によって入力され
るとき、それはその装置のすべての間隔と比較される。

ヘッダは間隔〔１，２）になり、トランスピユータ１に
接続されたリンクが選択される。パケットはトランスピ
ユータにルーチングされる。

トランスピユータＴ２が０のヘッダを備えたパケットを
、第１４図にＲ５３とラベルを付されたその接続された
ルーチングスイツチに送るとき何が起こるか考えること
にする。ルーチングスイツチはヘッダをその各間隔と比
較し、ヘッダが間隔〔０，２）で含まれていることを発
見する。しかして、ルーチングスイツチＲＳ２に接続さ
れた出力リンクが選択される。パケットのヘッダがルー
チングスイツチＲＳ２によって入力されると、それはそ
の装置のすべての間隔と比較される。ヘッダは間隔〔０
，１）となり、ルーチングスイツチＲ８Ｉに接続された
リンクが選択される。パケットのヘッダがルーチングス
イツチＲＳによって入力されると、それはその装置のす
べての間隔と比較される。ヘッダは間隔〔０，１）にな
り、トランスピユータＴＯに接続されたリンクが選択さ
れる。パケットはトランスピユータＴＯにルーチングさ
れる。

しかしてこの例においてはルーチングスイツチのネット
ワークにおけるリンクは、パケットがトランスピユータ
ＴＯからトランスピユータＴ１にそしてトランスピユー
タＴ２からトランスピユータＴＯに送るように、間隔を
設けられている。メツセージはこの例において実際トラ
ンスピユータのいかなる対の間にも送ることができる。

しかしながら、そのようなラベリング計画はつねにすべ
てのパケットをそれらの宛先にルーチングするのに成功
することができるかどうか明らかでない。実際、サイク
ルを含む、すなわちパケットが永久に循環するため、ラ
ンダムに選択されたものはほとんど確実にそうはならな
い。すべてのパケットを確実に伝送するラベリング計画
は妥当と称せられる。さてネットワークの妥当なラベリ
ング計画を創成するアロガリズムについて述べる。

ネットワークを間隔ラベリングするアロガリズム 下記の記載において、“ノード°なる語がネットワーク
の接続ノード、すなわちルーチングスイツチを示すのに
使用されることに留意されたい。

それは上記宛先およびソースノードに限定されるもので
はない。

まずネットワークをすべての端子リンクを含む広がった
樹木でカバーする。端子リンクのない葉っばのノードを
除去し、樹木（Ｔｒｅｅ）のノード間の重複したリンク
を除去する。樹木の一部でないすべてのリンクは上下の
限界をもった同じ間隔が与えられ、それらは決して選択
されない。ここで下記のように広がった樹木にラベリン
グする。すなわち、 Ｎをネットワークの端子リンクの総称とする。

つねに、ｉをそのように（ｉは最初０である）ラベリン
グされた端子リンクの数とする。広がった樹木の根のノ
ードＲから始まって、各ノードＶに対してｉの現在値に
対してｊ　を設定し、ついで■ 連続的に現在のノードＶから各端子リンクを間隔（ｔＳ
　ｉ＋１）にラベリングする（増分はつねにｉ）。つい
で、樹木の出力リンクをＶから取出し、それに間隔（ｔ
ｑα）を与える。ここにαは下記のように決定される。

接続されたノードに進み、この工程を広がった樹木の葉
のノードに達するまで繰り返し、すべての端子リンクは
ラベリングされる。

元に戻ると、リンクが樹木を横切る度に、木に対する戻
りリンクは対の間隔（ｉＳＮ）（０、ｌ）をラベリング
される（これは３２本のリンクをルーチング装置に３３
の間隔で設ける理由である）。

丁度ラベリングされたサブの樹木が樹木の最後の葉ノー
ドを有しｉ−Ｄ、第２の間隔をデイスカードする。以前
のノードに逆戻りすると、■は決定されないαＶとｉと
を交換する（ｉの値は間隔の下方限界が示されるとき、
端子リンクがその間にラベリングされるため、指定され
ることを認識されたい。）樹木のラベリングされない枝
を取出して、それに間隔　（ｔｓα）を与え、すべての
サブの樹木がラベリングされるまで進行する。

このアルゴリズムは付表３に示された帰納的手順によっ
て形式化されている。アルゴリズムは根のノードＲの端
子リンクＴを取出し、ｉをＯに設定し、ラベル樹木（ｉ
、ＴＳＲ，Ｎ）と称することによりインボークされてい
る。

例として第１４図に示されたネットワークを考える。図
示されたラベリングは上記アルゴリズムによって創成さ
れ、ＲによってＲ８１、ＴはトランスピユータＴＯに対
するリンク、ｉは０にＮは４に等しい。

妥当性の証明 上記アルゴリズムによって創成されたラベリングがつね
に妥当であることを示すことができる。

ノードＶに到達したヘッダｍを備えたパケットを考える
。端子リンク第Ｎ番がサブの樹木Ｖに属するか否かによ
って二つの場合が考えられる。

場合ｌ：　ｍがサブの樹木■に属するときｆフッ樹木（
ｓａｂｔｒｅｅ）　Ｖに対する各リンクは間隔〔１１α
）をラベリングされ、ここにｉはサブの樹木の第１端子
リンクであり、αはサブの樹木の最後の端子リンクのラ
ベルより１大きい。■の端子リンクはこのルールの特別
の場合である。

しかして、ヘッダを備えたパケットｍはリンクをサブの
樹木にルーチングされ、サブの樹木はラベルｍを備えた
端子リンクを有し、誘導によりパケットは正確な端子リ
ンクからルーチングされる。

場合■：　ｍがサブの樹木Ｖに属しないときアルゴリズ
ムから、あるノードＶのサブの樹木のすべての端子リン
クはｊ　（アルゴリズムがｖｌ；達するときラベリング
された端子リンクの数）とｉｖの間のラベルを有するこ
とが分かる（ここにｉＶはアルゴリズムがＶから戻ると
きのｉの値である）。構成により、■から樹木の残りま
でのリンクはこの範囲の外側のすべてのラベルを含む間
隔と関連する。しかして、ｍとラベリングされた端子リ
ンクがサブの樹木Ｖに属しないならば、パケットは樹木
を上方にルーチングされる。

誘導により、パケットは、ｍとラベリングされた端子リ
ンクがそのノードのサブの樹木に属するように、均一に
ノードに達しなければならない。

上記アルゴリズムはまたそれに従って作用するネットワ
ークはデッドロックしないという重要な特性を有する。

デッドロックのないことの証明 二つのノードＶおよびＷを接合するリンクの両端を考え
る。ここにＶは樹木の根に近い。■において、リンクは
間隔（１％α）をラベリングされている。ここにｉはＷ
で始まるサブの樹木の第１端子リンクのラベルであり、
αはサブの樹木の最後の端子リンクのラベルより１大き
い。Ｗにおいて、リンクは一対の間隔（ｉＳＮ）（０、
ｊ）をラベリングされている。これらの間隔が共通のラ
ベルを有しないため、リンクに沿って一方向にルーチン
グされるパケットは決して同じリンクに沿って反対方向
にルーチングされることはない。しかして、いかなるパ
ケットも必要以上にさらに樹木の上方に贈られ根ごとは
なく、もしそうであれば、一つ以上のリンクに沿って戻
され、上記の説明は不可能になる。

指標ｋを有するサブの樹木Ｔｋの集合について考える。

各サブの樹木Ｔｋは大きい樹木にそれを連結する一つの
根のリンク「、を有する。すべてのＴ、の根のリンクを
ルーチングノードＲに接続することにより形成される大
きいサブの樹木Ｔを考える。Ｔからの別のリンクは樹木
全体の根のりンク「にである。いずれかの「ｋに沿って
Ｒに到達するパケットは「、（ｊ≠ｋ）の一つまたはｒ
」 にルーチングされる。誘導的仮定として、各Ｔ。

はプツトロックすることがなく、Ｔ、の一つにル」 一チングされるいかなるパケットも結局端子リンクの外
にルーチングされ消耗するものとする。「に沿ってルー
チングされるいかにるパケットも周囲によって消耗され
る。ｒに達するいかなるパヶットもＴｋからルーチング
され同様に消耗する。

唯一つノードを有するサブの樹木だけがプツトロックを
免れることが示され、これは端子リンクが同時にパケッ
トを送りかつ受けとるとすれば真実である。サブの樹木
のサイズの誘導により、デッドロックのない全ネットワ
ークは下記の通りである。

それはこのアルゴリズムによって創成されたラベリング
は、ネットワークがそれ自体樹木でない限り、もつとも
短い可能なルートによってパケットをルーチングしない
。しかしながら、そは妥当なデッドロックのないルーチ
ングである。

ある他のネットワークのクラス（たとえば周囲を囲まれ
ない２進ｎ面体およびｍ次元格子）に対して、妥当なデ
ッドロックのない間隔ラベリングは高知であり、パケッ
トをもつとも短いルートによって供給する。

冗長なラベリング 間隔セレクタの作用はルーチングスイツチの各端子リン
クが一つ以上のラベルに関連するようにしうろことが分
かるであろう。各端子リンクが一つのラベルに関連する
妥当なラベリング計画は、選択された端子リンクが、下
記のように、ある範囲のラベルを備えた計画に変化する
ことができる。

すなわち、 選択された端子リンクに関連するラベルがｋであるなら
ば、関連する間隔は（ｋ、に＋１）である。この間隔を
（ｋ、に＋ｍ）に延ばすため、他の間隔を計画において
下記のように変更する、すなわち ａ≦におよびｋ＜ｂである（すなわち間隔ｋを含む）間
隔（ａ、ｂ）を、（ａＳｂ十ｍ）に置換する。

ａｒｋである間隔（ａｌｂ）を、間隔（ａ、ｍ、ｂ＋ｍ
）に置換する。

他の間隔は変更しない。

この操作を繰り返すことにより、ある数の端子リンクが
関連するラベルの一定範囲内とすることができる。

一つ以上のラベルを有する間隔が端子リンクに関連する
ならば、ヘッダ値の範囲を備えたパケットがそのリンク
からルーチングされることが認められる。しかしてラベ
リングは唯一つのラベルがそのリンクのパケットをルー
チングするのに必要であるという意味において冗長であ
る。しかしながら、端子リンクがそれを通してネットワ
ークから出るパケットのヘッダを削除しないならば、ラ
ベリングの冗長はパケットヘッダの付加的情報をエンコ
ードするのに使用される。このことはたとえば同時出願
中の第　　　　　　　号（ページ・ホワイト豐アンド・
ファラーＲｅｆ：６４１９９）の場合に有用であり、ラ
ベリングの冗長さはネットワークの端子リンクに接続さ
れたマイクロコンピュータの特定の仮想的リンクを認工
するのに使用することができる。

仮想的リンクの選択と付加的詳報とを組み合わせること
により、パケットに含まれるヘッダ情報の長さを最少に
することができる。

汎用ルーチング マクチプロセッサ相互接続ネットワークはホットスポッ
トの現象によってきわめて厄介であり、ネットワーク全
体の作用は通信量がいくつかのルーチングスイツチまた
はメツセージリンクを通して集中するため制限される。

このことは適用業務プログラムの結果として（その場合
はとんど何もできない）または使用されるルーチングア
ルゴリズムのために起こり、ネットワークの端子リンク
に接続されたプロセッサが対をなしてだけ通信する場合
でさえも、ネットワークは原理的にすべての所要のメツ
セージを錯綜することなくルーチングし、あるルーチン
グアルゴリズムはある程度の大きさまたはネットワーク
の容量より一層下の機能しか奏することができない。

上記ネットワークの単一ルーチングアルゴリズムの作用
は下記に記載され、二つの位相よりなる。

第１の位相において各パケットは適当な（デッドロック
のない）食欲なアルゴリズムを使用してランダムに選択
されたノードに伝送される。第２の場合、各パケットは
これもまた適当な（プツトロックのない）食欲なアルゴ
リズムを使用してその最終的宛先ノードに前進される。

食欲なアルゴリズムはその宛先までもつとも短い経路を
とるアルゴリズムである。

ランダムヘッダの付加およびディスカードこれは本発明
のネットワークの端子リンクであるルーチングスイツチ
の各端子リンクＬａ＠・―Ｌｎにランダム化フラグ６０
（第５図）を設定することによってルーチングスイツチ
を使用して設けられる。パケットがそのようなリンクに
沿って到達し始めるときはいつも、ランダムヘッダ発生
装置２４はランダム数を発生し、ヘッダバッファ２０お
よび間隔セレクタ２２はパケットヘッダであるかのよう
に作用する。パケットの残りはヘッダが中間（ランダム
）宛先に達するまで、新しく供給されたランダムヘッダ
にネットワークを通して従う。この点において、ルーチ
ングアルゴリズムの第１の位相は完了しランダムヘッダ
はパケットが第２の位相においてその最終的宛先に前進
することができるため除去されなければならない。

ランダムヘッダを除去するため、各ルーチングスイツチ
は中間宛先としてその識別をプログラムされ、スイッチ
に到達する各パケットはこの値に対してチエツクされた
ヘッダを有する。パケットのヘッダがルーチングスイツ
チの中間識別に対応するときはいつも、そのヘッダは間
隔セレクタ２２のディスカード信号に応じてディスカー
ドされ、最初のパケットヘッダを現すパケットのバイト
は中間ラベリングアルゴリズムによって処理される。

このようにしてパケットはランダムヘッダに、それらを
ランダムに選択された中間宛先にルーチングするため、
与えることができ、それらは中間宛先において再び削除
され、ルーチングアルゴリズムの第２の位相がパケット
をそれらの最初に選択された端子リンクに送るように処
理される。

デッドロックの回避 遺憾ながら、ルーチングを同じネットワークで二つの位
相において実施することはパケットの経路を一層複雑に
する。その結果はプツトロックが起こりうろことである
。

この課題の一つの解決法はルーチングアルゴリズムの二
つの位相が完全に別のリンクを使用することである。間
隔ラベリングのため発生した一組のラベルは二つのサブ
の組に分けられる。第１のサブの組たとえば下の半分は
中間宛先を認識するのに使用されるラベルを有し、この
サブの組のラベルはランダムに発生されランダム化位相
のためのヘッダとして使用される。第２のサブの組のラ
ベルは、たとえば上の半分は端子リンクに使用され、パ
ケットの最初のヘッダはこのサブの組から選択されかつ
第２および最終（宛先）位相のために使用される。同様
にリンクは二つのサブの組すなわち、第１のランダム化
位相用の一つのサブの組および第２の宛先位相用の一つ
のサブの組に分けられる。第１のサブの組のリンクはラ
ベルの組の下の半分に含まれる間隔と関連し、第２のサ
ブの組のリンクはラベルの組の上の半分に含まれる間隔
と関連する。

この計画は二つの別のネットワークを備えるのが有効で
あり、一つはランダム化位相のため、他の一つは宛先位
相のためである。組み合わせは、ネットワークの双方が
デッドロックすることがなければ、デッドロックするこ
とはない。もつとも簡単な配置はランダム化ネットワー
クが宛先ネットワークと同じ構成を有すること、および
双方にデッドロックすることのないルーチングアルゴリ
ズムを使用することである。

多相ルーチング 間隔ラベリング計画の主要な欠点は、それがネットワー
クを通る任意のルートを許さないこと、またそれがメツ
セージを一連のネットワークを通ってルーチングするこ
とを許さないことである。

これらの課題はヘッダストリッパ２８によって上記ルー
チングスイツチを改善することである。上記のように、
ルーチングスイツチの各メツセージリンクはそれが伝送
される直前に各メツセージのヘッダを削除するように設
定される。その結果すぐ後のデータはメツセージかつぎ
のノードに入るとき新しいヘッダになる。

ラベルされたネットワークが存在し、その端子リンクの
あるものが他のそのようなモジュールに接続されるとす
る。これらのメツセージリンクがヘッダを除去するよう
に設定されるならば、それらの一つにアドレスされたパ
ケットは実際、メツセージの引き続いた部分によって置
換され、さらに宛先に送る新しいヘッダを形成するヘッ
ダによって伝送される。

一つ以上のリンクによって接続された二つのそのような
モジュールを考える。一方のモジュールのルーチングス
イツチが一方のモジュールに接続された他方のモジュー
ルの端子リンクの一つにアドレスすることによってパケ
ットを送るならば、パケットが接続するメツセージリン
クを通る前にヘッダは削除され新しいアドレスがヘッダ
として現れる。これが他のモジュールのネットワークに
対する適当なラベルであるとすると、パケットは通常の
方法で実施することができる。、僅かに複雑なことは、
パケットがデータ部分に予め決定されない最終的アドレ
スによって送られなければならないことである。

パケットがアドレスされる第２モジユールの端子リンク
が第３モジユールに接続されまたヘッダを削除するよう
に設定されるならば、パケットは第３のアドレスが前方
に引出されるさらに別のモジュールに指向される。この
ようにして、パケットが最初に送られるとき、十分に余
分なヘッダが設けられるならば、任意数のモジュール境
界を設けることができる。

極端な場合、“モジュール”は別々のルーチングスイツ
チとすることができ、パケットはヘッダの設定により明
瞭に操作することができ、間隔ラベリングは単純になる
。これは人が混乱のないルーチングを得ようとする代替
ネットワークに対して有用である。

ネットワークのモジュール構成 ネットワークモジュールが互いに接続されると、注意は
デッドロックの可能性を導入しないことである。各モジ
ュール内のラベリング計画がデッドロックなしであって
も、多相メツセージの組はデッドロック構造を形成する
かも知れない。

高いレベルのネットワークを有するとして、その各ノー
ドはモジュールである。ネットワーク全体プツトロック
しない条件は、単に トップレベルのネットワークにおけるルーチング戦略は
プツトロックのないことである。

個々のモジュールはデッドロックのないことが必要であ
り、 モジュールは完全な相互接続性を有しなければならない
、 ことである。

最後の点はモジュールのノードへのパケットの経路、モ
ジュールのノードからのパケットの経路および他のモジ
ュールに通過するパケットの経路は、同じリンクを同じ
方向に通過してはならないことを意味している。

これらの条件が満たされると、ヘッダ削除の簡単な機構
が任意のサイズおよび複雑さは、ネットワークが、メツ
セージパケットのデッドロックのない有効なルーチング
によって構成されることを可能にする。

上記の記載は集積回路または単一チップとじて構成され
、専用ビンを有する入力および出力データ通路４ａ・・
４ｎｓ　６ａ・・−６０を備えたルーチングスイツチに
関する。またルーチングスイツチは単一のマイクロコン
ピュータと組み合わせることができ、その場合、マイク
ロコンピュータのすべてのメツセージリンクはチップ接
点によって有効に永久的にルーチングスイツチのリンク
に接続される。オフチップ接続はつねにルーチングスイ
ツチの自由リンクを通して起こる。

ＰＲＯＣＸｈｐｍｈｕＨ＠ｔ　（ＣＫＮ４０ｒ　ｍ：口
ｘ　ｃｏａｍｓ、ｘｎ、　　Ｄａｔａ、Ｏｓ＋ｔ。

Ｃ）ＩＡＩＩＯｒｍｏＯＬＬｍ（ｒｌｌ嘲ｍ＊、工ｎ、
ｒＣｔ、ｓ’ａｕ、Ｓ嘲ｒｔｄＪｅｔ、Ｆｅｔｊ＠ｆｉ
ｔｌｒ口ＩＣ・ｄ・　： ？罠！　＾Ｌτ Ｃａ４ｗ、工ａｔｅｓｄａ 口１ｚ　釧圓− ｄ−ｂＬ＊＋曽ｄａｂｉｔ−１ ｒ ｂｑｖ＠ａｍ、！ａ　？　ｓ五ｇａａｌ　−ａ　ｇ働−
ｓｔ　ｔｕｔ　ｂｕｔｔｍＸ＠ｄム１ａＴｈｅ　ｐｒｏ
ｃｅｄｕｒｅ　５ｓｎｄＯｎＴｏｋｅｎ　ｉｓ　ａｓ　
ｆｏｌｌｏｗｓ：ＰＲＯＣＳ＠ｎｄＯｎＴｏｋ＠ｎ　　
ｌ）ＥＱ Ｄａｔａ、Ｏｕｔ　Ｉ　ｂｕｆｆｅｒ（ｆｉｒｓｔＪｆ
ｉｒ！ｔ　　：ｍ　　（ｆｉｒｓｔ　＋　１）　　＼１
ｎｐｕｔ、ｂｕｆｆｅｒ、５ｉｚａｔｏｋ＊ｎｓ、ｂｕ
ｆｉ＊ｘ＊ｄ　　：冒ｔｏｋ＊ｎｓ、ｂｕｆｆａｒ電ｄ
　−１ｘ＠ｔｐ＠ｓｔ、ｐ＠ｎｄｉｎｇ　：ｓ＋　ＴＡ
ＬＳｔ！ＩＩＬＯＣＯｕｔｐｕｌ−Ｂｕｆｆｅｔ（０１
λＮ０ｒｆｌ！、ｅ工ｏｅｋ、Ｘｎ。

口Ｌ％ＪＩ　Ｏｒ　ｒα１　ｅｅｄｓｓ、ｏｕｔ、Ｄａ
ｔａ、Ｘｎ、　　　　　・ＩＪＡＪＩｏｒｓｏｏｚλ＊
ｑｕｍｓｔ、Ｏｕｔ、ｒｃｔ、ｓ噛＠ｎ、ｊ噛ｔｔｄ、
Ｆｅｔ、ｒｃｔ、５＠ｎ仁ＩｔＱ ｍ−シｕｔＬ＆！ｉｊ・ 曲エーエ　ミスσｔ Ｑｏｃｋ、Ｘｎ）ｓｉｇ＋ｓａエ　−　　Ｃ工ｏｃｌｃ
　’ｅ、工＋ｊ酊５ａｎｄ　ａ　ｃｏｄｅｖａａｔｊｅ
ｔ＋ｔｈ１１ｉＡｐｕｔｂｕｔｔｅｒｈａｓａｓｋｅｄ
ｆｏｒａｆ、ｃ、ｔ、ｔａｂｅｓｅｎｔｔＱ ｅｅｄｓｓ、ｏ蟻ｔｌ　　バゴ ｒａＪａａｔｌｊｉｇｎｓ上−−ｔ＠ｌユｔｂ−五ｎｐ
ｕｔｂｕｌｌｅｔｔｂ＊ｃｏｄｅＡｓｓｅｍｗａａｔ、
ｆｅｔ　　：ｍ　　ｒ入Ｌｓｔｅｅｗｔｔ　　＋冒Ｃ口
ｕｎｔ　　−ＬｃＪｅｄムｔ　　：ｍ　ｃｘｅｄｉｔ　
　−工ｆｉ五ｔ１ｎ９．ｆｏｒ、ｔｏｋｓａ＆Ｄａｔａ
、！ｎ？ｂｕｆｆｅｚ會ｄ、ｔｏｋｅａｓｉｃｅｗｎ乞
ＩＳ冨Ｑ ａ冗１把　：璽Ｃ噸仁　＋１ 罠・呵り１ｓｔ、ｏ＋ａｍ　　Ｉ　　ｓ４鵠−１より諏
×ズＤ着シＬｕＥＬフＩＪＣ！　　（’ＶＸｊｌ　ｉ、
　　η二π恥　り、町ｃｈｏｏｓ＠　ａｎ　　＋ａａ↓
ａｈａエエａｄ　ｔ＊＝１より為↓　１工ｎに；Ｌ＆ｂ
Ｌ＠　ｉｔ　　ｗＬｔｈ　（１，１十ＩＩＪＬ　：雪Ｌ
＋１： Ｋ）ｎ）Ｊ 目コヨｔｈ＠ｒｅ　ａｘｌｌａｘｓｙ　１ｌａｉａｈａ
ｕａｄ　ｎユｂａｔセｂｕｓ　ｎｏｄｅＢＥＧ工ｙ カ鶴； ７！２１ 表ｕ −」ζユ■ 一ノζ誌 表、Ｖ

【図面の簡単な説明】

第１図はルーチングスイツチのブロック線図であり、 第２図はルーチングスイツチの通信装置のブロック線図
であり、 第３図はルーチングスイツチのヘッダ部分におけるバッ
ファのブロック線図であり、 第４図はルーチングスイツチのヘッダ読出し回路のブロ
ック線図であり、 第５図はランダムヘッダゼネレータのブロック線図であ
り、 第６図はヘッダ削除回路のブロック線図であり、第７図
はルーチングスイツチの切替え回路の一部を示す図であ
り、 第８図は切替え回路の一部を通るデータの流れを示す図
であり、 第９図は切替え回路の切替え要素の一つの外部接続を示
す図であり、　第１０図は切替え要素の構造のブロック
線図であり、 第１１図は切替え回路のアービトレーション回路の作用
を示す線図であり、 第１２図はプツトロックのコンピュータネットワークの
例を示す図であり、 第１３図はグリッドコンピュータネットワークの一例で
あり、 第１４図はインターバルセレクションを説明するコンピ
ュータネットワークの他の一例である。

Claims (1)

1. 【特許請求の範囲】 １、複数のノードを有し、その少くともあるものがそれ
   ぞれ識別を有するコンピュータネットワークにおいてメ
   ッセージパケットをルーチングする方法であつて、 ａ）ソースノードと直列にメッセージパケットを出力し
   、前記メッセージパケットは宛先ノードを識別するヘッ
   ダ部分および前記ヘッダ部分に続くメッセージ部分を有
   し、 ｂ）前記メッセージパケットを前記入力に選択的に接続
   しうる複数の出力を有するルーチングスイツチを有する
   ノードの入力に直列に供給し、前記各出力は宛先ノード
   認識の各範囲に対して選択可能であり、 ｃ）前記ルーチングスイツチによるうけ入れの際全部の
   メッセージパケットをうけ入れる前に前記ヘッダ部分を
   読出して宛先ノード識別を決定し前記ヘッダ部分の宛先
   ノード識別を含むノード識別範囲を有する前記出力の一
   つを前記入力の一つに選択的に接続し、 ｄ）メッセージ部分を前記ルーチングスイツチを通して
   前記入力から前記出力の一つに伝送する各工程を有する
   前記方法。 ２、同様の連続したルーチングスイツチを使用してメッ
   セージをソースノードからその宛先ノードにルーチング
   することを含む請求項１に記載の方法。 ３、ヘッダ部分を削除して連続したルーチングスイツチ
   によるパケットのうけ入れの際、パケットの引続いた部
   分がヘッダ部分を形成する前記ルーチングスイツチの一
   つにおける工程を含む請求項２に記載の方法。 ４、最初のヘッダ部分によつて識別された宛先ノードに
   達する前に少くとも一つの他のルーチングスイツチを通
   してパケットをルーチングするように、ランダムに発生
   された新しいヘッダ部分をルーチングスイツチによつて
   うけ入れるパケットを形成することを含む請求項２また
   は３に記載の方法。 ５、前記新しいヘッダ部分が利用しうる選択された入力
   の組においてすべての入力に対して設けられた請求項４
   に記載の方法。 ６、前記ヘッダ部分は利用しうる出力の選択された組か
   らすべての出力に対してディスカードされた請求項３に
   記載の方法。 ７、識別されたルーチングスイツチにおいて前記ランダ
   ムに発生されたヘッダ部分をディスカードして前記最初
   のヘッダ部分を現すことを含む請求項４に記載の方法。 ８、ソースノードを構成する第１の処理装置と各パケッ
   ト出力がソースノードによつてそのパケットがうけ入れ
   られるとき宛先ノードによつて認識された宛先ノードを
   構成する第２処理装置との間にメッセージをルーチング
   するのに使用される請求項１ないし７のいずれか一項に
   記載の方法。 ９、複数のノードを有しその少くともあるものがそれぞ
   れ識別を有するコンピュータネットワークであつて、前
   記ネットワークが、 それぞれ処理を実施するプロセッサ、ネットワークの他
   の装置との間でメッセージを入力および出力するメッセ
   ージリンク、および宛先ノード識別を示すヘッダ部分お
   よびヘッダ部分に続くメッセージ部分を備えたメッセー
   ジパケットを発生するパケット発生回路を有する複数の
   コンピュータ装置、および 少くとも一つのルーチングスイツチであつて、前記ルー
   チングスイツチはソースノードからメッセージパケット
   をうけ入れる入力、それぞれ宛先ノード識別の各範囲を
   指定する複数の出力、前記入力を前記出力の選択された
   一つに選択的に接続するスイッチ回路およびすべてのパ
   ケットをうけ入れる前に入力にうけ入れられたすべての
   パケットのヘッダ部分を読出すヘッダ読出し回路を有し
   、前記ヘッダ読出し回路は前記スイッチ回路に組み合わ
   され前記入力を前記ヘッダ部分のノード識別を含むノー
   ド識別範囲を有する前記出力の一つに接続する前記ルー
   チングスイツチ を有するコンピュータネットワーク。 １０、ルーチングスイツチのスイッチ回路はヘッダ読出
   し回路によるヘッダの読出しに応じて入力と選択された
   出力との間の接続を有効にするように作用しうる請求項
   ９に記載コンピュータネットワーク。 １１、スイッチ回路はメッセージパケットの終わりを検
   出したとき選択された出力から入力を遮断して、引き続
   くメッセージパケットの前記出力を自由にする請求項９
   または１０のいずれか一項に記載のコンピュータネット
   ワーク。 １２、複数の相互に接続されたルーチングスイツチを有
   しパケットはソースと宛先ノードとの間のそのような連
   続したルーチングスイツチを使用する請求項９、１０ま
   たは１１のいずれか一項に記載のコンピュータネットワ
   ーク。 １３、該または各ルーチングスイツチは複数の入力を有
   し、各入力は前記複数の出力のいずれかに選択的に接続
   しうる請求項９、１０、１１または１２のいずれか一項
   に記載のコンピュータネットワーク。 １４、各コンピュータ装置のパケット発生回路は直列の
   一定のビット長さを有する連続ビットパケットを発生す
   るように配置され、ルーチングスイツチはヘッダ読出し
   回路に組み合わされ、かつパケット発生回路によつて発
   生された連続ビットパケットのビット長さより短いビッ
   ト容量を有する、パケットのヘッダ部分の蓄積部分を有
   する請求項９ないし１３のいずれか一項に記載のコンピ
   ュータネットワーク。 １５、ルーチングスイツチはうけ入れられたパケットの
   ヘッダ部分を削除してパケットのうけ入れの際連続した
   ルーチングスイツチによりパケットの引続く部分がヘッ
   ダ部分を形成するヘッダ削除回路を有する請求項９ない
   し１４のいずれか一項に記載のコンピュータネットワー
   ク。 １６、ルーチングスイツチはランダムアドレスを発生し
   て進入するパケットの新しいヘッダ部分を形成するよう
   に作用しうるランダムヘッダ発生回路を要する請求項９
   ないし１５のいずれか一項に記載のコンピュータネット
   ワーク。 １７、ルーチングスイツチが１つ以上の入力に接続され
   るように選択された出力の使用を制御するアービトレー
   シヨン回路を有する請求項１３に記載のまたはそれに加
   えられた請求項１２ないし１４のいずれかに記載のコン
   ピュータネットワーク。 １８、複数のノードを有しその少くともあるものがそれ
   ぞれ識別を有するネットワーク内のコンピュータ装置間
   にメッセージをルーチングするルーチングスイツチにお
   いて、各コンピュータ装置は宛先ノード識別を示すヘッ
   ダ部分およびヘッダ部分後方のメッセージ部分を備えた
   、メッセージパケットを発生するパケット発生回路を有
   し、前記ルーチングスイツチはソースノードからメッセ
   ージパケットをうけ入れる入力、それぞれ宛先ノード識
   別の各範囲を示す複数の出力、前記入力を選択的に前記
   出力の選択された一つに選択的に接続するスイッチ回路
   およびすべてのメッセージパケットをうけ入れる前に入
   力にうけ入れられたパケットのヘッダ部分を読出すヘッ
   ダ読出し回路を有し、前記ヘッダ読出し回路は前記スイ
   ッチ回路に組み合わされ前記入力を前記ヘッダ部分のノ
   ード識別を有するノード識別範囲を有する前記出力の一
   つに接続するルーチングスイツチ。 １９、複数の入力を有し、各入力は前記複数の出力のい
   ずれかに選択的に接続しうる請求項１８に記載のルーチ
   ングスイツチ。 ２０、スイッチ回路は入力とヘッダ読出し回路によるヘ
   ッダの読出しに応じて選択された出力との間の接続を実
   施するように作用する請求項１８または１９に記載のル
   ーチングスイツチ。 ２１、スイッチ回路は入力をメッセージパケットの終わ
   りの検出の際、選択された出力から遮断して前記出力を
   引続くパケットに対して自由にする請求項１８、１９ま
   たは２０に記載のルーチングスイツチ。 ２２、ルーチングスイツチがうけ入れられたパケットの
   ヘッダ部分を削除してそこに接続された引続くルーチン
   グスイツチによるパケットのうけ入れの際パケットの引
   続いた部分がヘッダ部分を形成するヘッダ削除回路を有
   する請求項１８または１９に記載のルーチングスイツチ
   。 ２３、ルーチングスイツチがランダムアドレスを発生し
   て進入するパケットの新しいヘッダ部分を形成するよう
   に作用しうるランダムヘツダゼネレーシヨン回路を有す
   る請求項１８に記載のルーチングスイツチ。 ２４、一つ以上の入力に接続されるように選択された出
   力の使用を制御するアービトレーシヨン回路を有する請
   求項１８ないし２３のいずれか一項に記載のルーチング
   スイツチ。２５、ビットパケットにおいて伝送するデー
   タをエンコーデイングする方法であつて、各パケットは
   １および０の同じ数を有し、前記パケットは一定のビッ
   ト長を有しかつ１と０の同じ数の順列の一定の組を構成
   し、前記一定の組のサブの組はデータパケットとして使
   用するため選択され、前記一定の組の第２の別のサブの
   組は制御パケットとして使用するため選択される前記デ
   ータをエンコーデイングする方法。 ２６、各パケットは三つの０と三つの１を有する６ビッ
   トの長さを有し、１６の順列がデータパケットとして使
   用するため選択され４の順列が制御パケットとして使用
   するため選択された請求項２５に記載の方法。