JPH03131008A - 積層セラミックス素子 - Google Patents
積層セラミックス素子Info
- Publication number
- JPH03131008A JPH03131008A JP26811589A JP26811589A JPH03131008A JP H03131008 A JPH03131008 A JP H03131008A JP 26811589 A JP26811589 A JP 26811589A JP 26811589 A JP26811589 A JP 26811589A JP H03131008 A JPH03131008 A JP H03131008A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- ceramic green
- internal electrode
- ceramic
- 30mum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 42
- 238000010030 laminating Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000005238 degreasing Methods 0.000 abstract description 2
- 238000005245 sintering Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はセラミックス電子素子、特に積層セラミックス
素子に関するものである。
素子に関するものである。
［従来の技術］
従来の積層セラミックス素子は第１図及び第２図に示す
ような単純な二極構造のものであった。 （図中の１及
び２は電極を示す）而して、従来のこの種の積層セラミ
ックス素子には、その二８！構造のために、外部電極の
引出し方向が制約される結果、積層される各セラミック
スグリーンシート上に形成される内部電極のパターン及
びその組合せの自由が制約され、また、特性においても
、一つの素子特性しか得られないという欠点を有してい
た。
ような単純な二極構造のものであった。 （図中の１及
び２は電極を示す）而して、従来のこの種の積層セラミ
ックス素子には、その二８！構造のために、外部電極の
引出し方向が制約される結果、積層される各セラミック
スグリーンシート上に形成される内部電極のパターン及
びその組合せの自由が制約され、また、特性においても
、一つの素子特性しか得られないという欠点を有してい
た。
［本発明の目的］
本発明は積層セラミックス素子の内部電極パターンの構
造及び積層の仕組みを変えることによって、積層セラミ
ックス素子のモジュール化及び多極構造化を実現し、同
時に内部電極間のグリーンシートの厚みの異なるものを
組み合わせることで、対になる電極を選ぶことにより、
単一素子で異なる特性を自由に選択できるという月途の
多様性を図ることを目的とする。
造及び積層の仕組みを変えることによって、積層セラミ
ックス素子のモジュール化及び多極構造化を実現し、同
時に内部電極間のグリーンシートの厚みの異なるものを
組み合わせることで、対になる電極を選ぶことにより、
単一素子で異なる特性を自由に選択できるという月途の
多様性を図ることを目的とする。
［本発明の構成］
積層セラミックスチップ素子の代表的な製造方法は下記
の通りである。即ち、まず主成分の金属酸化物に数種の
副成分を添加、混合、仮焼した後再粉砕を施して混合粉
末とする。
の通りである。即ち、まず主成分の金属酸化物に数種の
副成分を添加、混合、仮焼した後再粉砕を施して混合粉
末とする。
次に、この混合粉末に数種類の有機溶媒を加え、スラリ
ー状にして成膜する。この膜に内部電極を印刷し、これ
を適当枚数重ねて積層構造とした後、熱プレスをして圧
着させる。
ー状にして成膜する。この膜に内部電極を印刷し、これ
を適当枚数重ねて積層構造とした後、熱プレスをして圧
着させる。
更に、これを規定の大きさに切断し、脱脂、焼結して焼
結体を得、これに外部電極を塗布し、焼付けをして積層
チップ素子を得る。
結体を得、これに外部電極を塗布し、焼付けをして積層
チップ素子を得る。
本発明は、このような製造工程中、成膜されたセラミッ
クスグリーンシート上に内部電極を形成して、これを積
層する工程に於て内部電極のパターン構造及び外部への
電極引出し方向に異なったもの及びセラミックスグリー
ンシートの厚みの異なるものを組み合わせることにより
、素子のモジュール化及び多極構造化とともに、対にな
る電極を選択することにより、単一素子で異なる特性を
自由に選択できることを実現した積層セラミックス素子
を提供するものである。
クスグリーンシート上に内部電極を形成して、これを積
層する工程に於て内部電極のパターン構造及び外部への
電極引出し方向に異なったもの及びセラミックスグリー
ンシートの厚みの異なるものを組み合わせることにより
、素子のモジュール化及び多極構造化とともに、対にな
る電極を選択することにより、単一素子で異なる特性を
自由に選択できることを実現した積層セラミックス素子
を提供するものである。
［本発明の実施例］
以下、本発明の実施例について図を参照して説明する。
本実施例は３１３図及び第４図に示すような積層セラミ
ックチップコンデンサの場合である。第６図に示すよう
に、まず所定の内部電極パターンを形成した３０μｍの
セラミックスグリーンシートを所要枚数積層し、次に所
定の内部電極パターンを形成した３０μｍのセラミック
スグリーンシートと内部電極パターンの無い３０μｍの
セラミックスグリーンシート−枚を所要枚数積層し、次
に所定の内部電極パターンを形成した３０μｍのセラミ
ックスグリーンシートと内部電極パターンの無い３０μ
ｍのセラミックスグリーンシート二枚を所要枚数積層す
る。但し、積層の最初と最後及び積層方法を変える途中
には内部電極の無いセラミックスグリーンシートを所要
枚数積層する。そして、全体を加熱プレスし、脱脂、焼
結等の必要な手段を施すことにより積層セラミックチッ
プコンデンサを得る。かくして得られた積層セラミック
チップコンデンサの内部電極が露出している箇所に外部
電極を塗布する。
ックチップコンデンサの場合である。第６図に示すよう
に、まず所定の内部電極パターンを形成した３０μｍの
セラミックスグリーンシートを所要枚数積層し、次に所
定の内部電極パターンを形成した３０μｍのセラミック
スグリーンシートと内部電極パターンの無い３０μｍの
セラミックスグリーンシート−枚を所要枚数積層し、次
に所定の内部電極パターンを形成した３０μｍのセラミ
ックスグリーンシートと内部電極パターンの無い３０μ
ｍのセラミックスグリーンシート二枚を所要枚数積層す
る。但し、積層の最初と最後及び積層方法を変える途中
には内部電極の無いセラミックスグリーンシートを所要
枚数積層する。そして、全体を加熱プレスし、脱脂、焼
結等の必要な手段を施すことにより積層セラミックチッ
プコンデンサを得る。かくして得られた積層セラミック
チップコンデンサの内部電極が露出している箇所に外部
電極を塗布する。
この外部電極の位置の構成により、第４図に示すような
対になる外部電極を例えばＡ−Ｃ，Ｂ−Ｄ、Ｃ−Ｄとと
ったとき、それぞれ静電容量１０００ Ｐ Ｆ： 耐
圧５０ｖ、静電容量２０００ Ｐ Ｆ： 耐圧１００
ｖ、静電容量３０００ ｐ Ｆ： 耐圧１５０ｖを実
現した。
対になる外部電極を例えばＡ−Ｃ，Ｂ−Ｄ、Ｃ−Ｄとと
ったとき、それぞれ静電容量１０００ Ｐ Ｆ： 耐
圧５０ｖ、静電容量２０００ Ｐ Ｆ： 耐圧１００
ｖ、静電容量３０００ ｐ Ｆ： 耐圧１５０ｖを実
現した。
［本発明の効果］
本発明は以上説明したように、セラミックスグリーンシ
ート上に内部電極を形成し、これを積層する工程に於て
内部電極のパターン構造、及び外部への電極引出し方向
に異なったもの及びセラミックスグリーンシートの厚み
の異なるものを組み合わせることで、素子のモジュール
化及び多極構造化とともに対になる電極を選択すること
により、単一素子で異なる特性を自由に選択できること
がら、例えば、回路パターンに異なる特性の積層セラミ
ックス素子を三種類搭載していたものが、本発明では回
路上のパターンを適当に変更するだけで、一種類の素子
の搭載で同一効果が得られ、搭載上有利である。また、
積層セラミックチップコンデンサにおいて、回路設計上
、明確に静電容量及び耐圧の素子を決定できない場合、
静電容量をある指定の範囲で選択させることができる。
ート上に内部電極を形成し、これを積層する工程に於て
内部電極のパターン構造、及び外部への電極引出し方向
に異なったもの及びセラミックスグリーンシートの厚み
の異なるものを組み合わせることで、素子のモジュール
化及び多極構造化とともに対になる電極を選択すること
により、単一素子で異なる特性を自由に選択できること
がら、例えば、回路パターンに異なる特性の積層セラミ
ックス素子を三種類搭載していたものが、本発明では回
路上のパターンを適当に変更するだけで、一種類の素子
の搭載で同一効果が得られ、搭載上有利である。また、
積層セラミックチップコンデンサにおいて、回路設計上
、明確に静電容量及び耐圧の素子を決定できない場合、
静電容量をある指定の範囲で選択させることができる。
前記、実施例で示したような静電容量及び耐圧を選択で
きるだけでなく、異質のグリーンシートを組み合わせる
ことで温度特性をかえられることは云うまでもない。
きるだけでなく、異質のグリーンシートを組み合わせる
ことで温度特性をかえられることは云うまでもない。
また、前記の実施例は積層セラミックコンデンサのみに
ついて記述しであるが、これ以外に同様の構造をもつ積
層セラミック部品であれば同様の効果があることは明か
である。
ついて記述しであるが、これ以外に同様の構造をもつ積
層セラミック部品であれば同様の効果があることは明か
である。
第１図は従来の二極構造型積層セラミックス素子の等価
回路、第２図はその外観斜視図である。 第３図は本発明の一実施例である四極構造型積層セラミ
ックチップコンデンサの等価回路、第４＠はその外観斜
視図、第５図はその新面図、ＩＩＳ図はその組立図であ
る。 箋１図 第２図 箋３図 鷺４［２１ 第５図
回路、第２図はその外観斜視図である。 第３図は本発明の一実施例である四極構造型積層セラミ
ックチップコンデンサの等価回路、第４＠はその外観斜
視図、第５図はその新面図、ＩＩＳ図はその組立図であ
る。 箋１図 第２図 箋３図 鷺４［２１ 第５図
Claims (1)
- 積層セラミック素子の積層において、それぞれの層を
成す各セラミックスグリーンシート上に形成される内部
電極パターンについてそのパターンの外部への引出し方
向が他の層とは異なる層を一層以上組合せることおよび
各セラミックスグリーンシートの厚みが異なるものの組
合せであることを特徴とする積層セラミックス素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26811589A JPH03131008A (ja) | 1989-10-17 | 1989-10-17 | 積層セラミックス素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26811589A JPH03131008A (ja) | 1989-10-17 | 1989-10-17 | 積層セラミックス素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03131008A true JPH03131008A (ja) | 1991-06-04 |
Family
ID=17454097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26811589A Pending JPH03131008A (ja) | 1989-10-17 | 1989-10-17 | 積層セラミックス素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03131008A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827382A (en) * | 1995-07-05 | 1998-10-27 | Murata Manufacturing Co., Ltd. | Method of manufacturing a multilayer capacitor |
| JP2005142587A (ja) * | 2005-01-21 | 2005-06-02 | Murata Mfg Co Ltd | 積層コンデンサ |
| JP2012511820A (ja) * | 2008-12-12 | 2012-05-24 | エプコス アクチエンゲゼルシャフト | 多層式電気部品及び多層式電気部品を備えた回路 |
| US8315034B2 (en) * | 2008-04-01 | 2012-11-20 | Samsung Electro-Mechanics Co. Ltd. | Multilayer chip capacitor with improved equivalent series resistance |
-
1989
- 1989-10-17 JP JP26811589A patent/JPH03131008A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5827382A (en) * | 1995-07-05 | 1998-10-27 | Murata Manufacturing Co., Ltd. | Method of manufacturing a multilayer capacitor |
| JP2005142587A (ja) * | 2005-01-21 | 2005-06-02 | Murata Mfg Co Ltd | 積層コンデンサ |
| JP4650807B2 (ja) * | 2005-01-21 | 2011-03-16 | 株式会社村田製作所 | 積層コンデンサ |
| US8315034B2 (en) * | 2008-04-01 | 2012-11-20 | Samsung Electro-Mechanics Co. Ltd. | Multilayer chip capacitor with improved equivalent series resistance |
| JP2012511820A (ja) * | 2008-12-12 | 2012-05-24 | エプコス アクチエンゲゼルシャフト | 多層式電気部品及び多層式電気部品を備えた回路 |
| US8693164B2 (en) | 2008-12-12 | 2014-04-08 | Epcos Ag | Electrical multi-layered component and circuit arrangement comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535467B2 (en) | Multi-layer ceramic electronic component having side face external electrode and method of producing the same | |
| GB2045540A (en) | Electrical inductive device | |
| KR20010067177A (ko) | 인덕터 | |
| JP2020057738A (ja) | 電子部品、回路基板、および電子部品の回路基板への実装方法 | |
| JP2009021512A (ja) | 積層コンデンサ | |
| KR20100044132A (ko) | 적층 콘덴서의 제조 방법 | |
| KR101843272B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| JPH0613259A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2001210544A (ja) | チップ積層セラミックコンデンサ | |
| JPH03131008A (ja) | 積層セラミックス素子 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH1167583A (ja) | 積層型電子部品 | |
| JPH0410674Y2 (ja) | ||
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP2020077792A (ja) | 積層セラミックコンデンサの実装構造体 | |
| JPH07263278A (ja) | コンデンサ | |
| JPH0447950Y2 (ja) | ||
| KR100419241B1 (ko) | 고주파 칩 저항 소자 및 그 제조 방법 | |
| JP2769625B2 (ja) | 電気回路用多層印刷フィルタの製造方法 | |
| JP2542468Y2 (ja) | 積層型ｌｃフィルタ | |
| JP2010103176A (ja) | 積層コンデンサの製造方法 | |
| JP2000252160A (ja) | 積層部品の製造方法 | |
| JPS6031243Y2 (ja) | 複合部品 | |
| JPS6360523B2 (ja) |