JPH031238A - 情報処理装置のコンパイラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ処理ｍが少なくなるような機械語を生
成するコンパイラに関する。

（従来の技術） 第２図は、従来のコンパイラの機能の説明図である。

コンパイラ１は、ソースプログラム２を機械語３に変換
する。

ソースプログラム２は、フォートランあるいはＣ言語等
のいわゆる高級言語で作成されており、複数のデータ文
２４及び複数の命令文２３から成る。データ文２４は、
ソースプログラム２によって処理されるデータを定義す
るための文である。

命令文２３は、所定のデータ文２４で定義されるデータ
を指定し、このデータについて演算処理を行なうための
情報を表わしたものである。

ソースプログラム２には、主プログラム２１及び副プロ
グラム２２等が含まれる。副プログラム２２は、主プロ
グラム２１で繰返して行なわれる処理をまとめたもので
ある。主プログラム２１は、副プログラム２２を呼出し
て、この副プログラムに処理を行なわせるための命令文
２５．２６を複数含んでいる。

コンパイラ１は、まず、主プログラム２１に含まれる命
令文２３及びデータ２４を機械語３に変換スル。即ち、
コンパイラ１は、各命令文２３を複数の命令語３１に分
解し、データ文２４を２進数の数値語３２に変換し、こ
れらの命令語３１及び数値語３２を磁気ディスク等の補
助記憶装置（図示省略）に格納する。この場合、命令語
３１のオペランド３４には、数値語３２の格納位置を表
わすアドレスとして絶対アドレスが格納される。絶対ア
ドレスは、ソースプログラム２の主プログラム２１の先
頭アドレスをＯとして求めた絶対論理アドレスに対応す
るアドレスである。

次に、コンパイラ１は、副プログラム２２に含まれる命
令文２３及びデータ文２４を機械語３に変換する。この
変換は、主プログラム２１の場合と同様に行なわれる。

即ち、命令語３１のオペランド３４には、数値語の格納
位置を表わすアドレスとして前述した絶対アドレスが格
納される。

以上のようにして、変換された機械語３は、次のように
して実行される。

まず、補助記憶装置に格納された主プログラム及び副プ
ログラムの機械語３を、主記憶装置４に転送する。この
転送の際、命令語３１のオペランド３４に格納された絶
対アドレスを実アドレスに変換する。そして、主記憶装
置４からプロセッサ５のレジスタ６に、命令語を１つず
つ呼出して、この命令語３１のオペランドの実アドレス
が示すデータの演算処理が逐次行なわれる。

この状態において、副プログラムを呼出す命令語３３が
レジスタ６に読出されると、副プログラムの機械語が主
記憶装置４の所定の領域に転記される。この転記の際、
副プログラムの命令語のオペランドに指定された絶対ア
ドレスが実アドレスに変換される。副プログラムの命令
語は、１つずつレジスタ６に続出され、実アドレスが示
すデータの演算処理が行なわれる。

副プログラムのすべての命令語の読出しが終わり、副プ
ログラムによるデータ処理が完了すると、副プログラム
の機械語は、主記憶装置４上の転記した領域から消され
る。そして、主プログラムの命令語３３以降の命令語が
逐次読出され、主プログラムの処理が続けられる。

この状態において、副プログラムを読出す命令語３４が
レジスタ６に読出されると、副プログラムの機械語が再
び主記憶装置４の別の所定の領域に転記される。そして
、上述した副プログラムによる処理が再び行なわれる。

このようにして、主プログラムで繰返し行なわれるデー
タ処理が副プログラムにより行なわれる。

（発明が解決しようとする課題） ところが、以上の構成の情報処理装置のコンパイラには
、次のような問題点があった。　即ち、機械語３におけ
る命令語３１のオペランド３４に絶対アドレスを指定す
るようにしていたため、副プログラムの機械語の転記の
際にこの絶対アドレスから実アドレスを計算しなければ
ならなかった。このような絶対アドレスから実アドレス
を求める計算は、主プログラムにより副プログラムが呼
出され、副プログラムが主記憶装置４上に転記された後
でなければ、行なうことができない。なぜなら、副プロ
グラムの主記憶装置４上での格納位置が定まらなければ
、実アドレスが定まらないからである。副プログラムが
主記憶装置４上に転記される位置は、呼出しの都度、異
なるものであり、固定的なものではない。従って、この
ようなアドレス計算の実行に多少の時間を要するため、
データ処理速度が遅くなるという問題があった。

特に、主プログラムにより、副プログラムが多数回に亘
って呼出・される場合には、処理速度の低下が無視でき
なくなるという問題を生じた。

本発明は、上述の問題点を解決するためになされたもの
で、情報処理装置の処理速度の高速化に寄与できるよう
にしたコンパイラを提供することを目的とするものであ
る。

（課題を解決するための手段） 本発明の情報処理装置のコンパイラは、データ処理を行
なうための命令文を含む主プログラムと、データ処理を
行なうための命令文を含み、主プログラム中の所定の命
令文により呼出される副プログラムとから成るソースプ
ログラムを、機械語のプログラムに変換するコンパイラ
において、前記副プログラム中に含まれる命令文とデー
タ・文の相対アドレスが固定的に決まるか否かを解析す
る解析手段と、当該解析手段により解析された固定的に
決まるアドレスの数と、固定的に決まらないアドレスの
数とを比較する比較手段と、当該比較手段による比較結
果に応じて、相対アドレス若しくは絶対アドレスのいず
れか一方を用いて、ソースプログラムから機械語のプロ
グラムへの変換を行なうことを特徴とするものである。

（作用） 以上の情報処理装置のプロセッサにおいては、ソースプ
ログラムの副プログラム中の命令文で指定されたアドレ
スが、当該副プログラムに対し、固定的に決まるか否か
が解析される。第１図のように、副プログラム２２の命
令文２３で指定されるデータを定義するデータ文２４が
副プログラム２２の領域内にあるときは、当該命令文と
データ文の相対アドレス、即ち相対距離は固定的になる
。一方、比較手段により、固定的に決まるアドレスの数
と、固定的に決まらないアドレスの数とが比較される。

この比較手段の比較結果に応じて、機械語の命令語に相
対アドレス若しくは絶対アドレスが指定される。

例えば、相対的に決まるアドレスの数が相対的に決まら
ないアドレスの数より大きいと判断されたとき、機械語
の命令語に相対アドレスを指定してソースプログラムか
ら機械語のプログラムへの変換が行なわれる。

この場合、情報処理装置の動作時は、主プログラム中の
所定の命令語で副プログラムが呼出されたとき、第５図
のように、副プログラムが主記憶装置上の格納領域から
主記憶装置上の所定の領域にそのまま転記される。そし
て、副プログラムの命令語がプロセッサのレジスタに読
出される際に、この相対アドレスから実アドレスが求め
られ、この実アドレスにあるデータの処理が行なわれる
。従って、副プログラムの転記の際にアドレス計算が不
要となり、このアドレス計算が省かれる分だけ処理が高
速化する。

また、例えば、固定的に決まるアドレスの数が固定的に
決まらないアドレスの数より小さいと判断されたとき、
機械語のオペランドに絶対アドレスを指定してソースプ
ログラムから機械語のプログラムへの変換が行なわれる
。

この場合、従来と同様に、情報処理装置の動作時は、主
プログラム中の所定の命令語で副プログラムが呼出され
たとき、副プログラムが主記憶装置上の格納領域から主
記憶装置の別の所定の領域に転記された後、絶対アドレ
スから実アドレスが計算される。そして、副プログラム
の命令語がプロセッサのレジスタに読出される際に、こ
の実アドレスに格納されたデータの処理が行なわれる。

従って、副プログラムに対して固定的に決まるアドレス
が、固定的に決まらないアドレスより少ないときは、従
来と同様に、プロセッサにおいて、相対アドレスに所定
の実アドレスを加算して、目的の実アドレスを求める必
要はない。

（実施例） 第１図は、本発明の情報処理装置のコンパイラの実施例
を示す図である。

図示のコンパイラｌは、解析手段１１と、比較手段１２
と、相対アドレス設定手段１３と、計数手段１４とから
成る。

解析手段１１は、ソースプログラムを解析するためのプ
ログラムから成る。この解析手段１１は、ソースプログ
ラムの副プログラム中の命令文で指定されたアドレスが
各命令文に対し、固定的に決まるか否かを解析する。即
ち、解析手段１１は、副プログラムの命令文で指定され
たデータ文が副プログラムの領域内にあるか否かを解析
する。

計算手段１４は、解析手段１１により固定的に決まると
解析されたアドレスの数と、解析手段１１により固定的
に決まらないと解析されたアドレスの数とを計数する。

比較手段１２は、計数手段１４により計数された固定的
に決まるアドレスの数と、固定的に決まらないアドレス
の数とを比較する。

相対アドレス設定手段１３は、まず、ソースプログラム
２の副プログラム２２中のデータ文２４の相対論理アド
レスを求める。相対論理アドレスは、副プログラム２２
の先頭アドレスなＯとするアドレスである。次に、相対
アドレス設定手段１３は、この相対論理アドレスからソ
ースプログラム２を機械語３に変換したときの命令語３
１と数値語３２との相対アドレスを計算する。相対アド
レス設定手段１３は、機械語３の命令語３１に相対アド
レスの格納を行なう。この際、第３図に示すように、オ
ペランド３４の先頭の２ビツトに“１１”を格納し、相
対アドレスの指定を行なう。

第３図は、機械語３における命令語３１のオペランド３
４の構成図である。

図示のように、オペランド３４は、第Ｏ〜３１ビットの
３２ビツトから成る。

最初の第１及び第２ビツトの２ビツトは、絶対アドレス
か相対アドレスかの指定を示す。この２ビツトが、００
”　　　”０１”　　　“１０”の場合は、オペランド
３４に格納されたアドレスが絶対アドレスであることを
示す。また、この２ビツトが、“１１゛の場合は、オペ
ランド３４に格納されたアドレスが相対アドレスである
ことを示す。

第４図は、第３図のオペランドに指定されたアドレスの
解釈の手順を示すフローチャートである。

まず、ステップＳ４１では、命令語３１から第３図に示
すオペランド３４を取出す。次に、ステップＳ４２で、
オペランド３４の先頭の２ビツトが”００”０１”１０
°゛のいずれかか、”１１”かを判別する。

先頭の２ビツトが“００”０１” “１０”のいずれかのときは、オペランド３４に格納さ
れているアドレスは、絶対アドレスであるので、この絶
対アドレスによって示されるデータに対して演算処理を
行なうようにする（ステップ５４３）。

先頭の２ビツトが“１１”のときは、オペランド３４に
格納されているアドレスは、相対アドレスであるので、
この命令語３１が格納されている絶対アドレスａにオペ
ランド３４の下３０ピッ・トを加算する。そして、この
加算値Ａは、命令語３１のオペランド３４により指定さ
れたデータのアドレスとなる。従って、このアドレスに
よって示されるデータに対して演算処理を行なうように
する。

第５図は、主記憶袋（ｇ４の内容を示す図である。

１６進数で２０００番地に格納されている副プログラム
の３つの命令語が、主プログラムにおける副プログラム
呼出命令３５により、例えば、　ｔｏｏｏ。

番地に格納される。また、これらの３つの命令語３１は
、主プログラムにおける副プログラムの呼出命令３６に
より、例えば、２００００番地に格納される。この場合
、命令語３１のオペランド３４には相対アドレスが格納
されているので、アドレスの書換えの必要がなく、その
まま転記すればよい。尚、図示の■及び■の領域に格納
された命令語の相対アドレスにより、図示の１及びＩＩ
の領域に格納されたデータが示される。

次に、上述のように構成した情報処理装置のコンパイラ
の動作を説明する。

第１図において、コンパイラ１は、まず、ソースプログ
ラム２の主プログラム２１に記載された命令文２３及び
データ文２４を、それぞれ機械語３における命令語３１
及び数値語３２に変換する。この場合、機械語３におけ
る命令語３１のオペランド３４には、絶対アドレスが指
定される。

次に、コンパイラｌは、副プログラム２２に記載された
命令文２３及びデータ文２４を、それぞれ機械語３にお
ける命令語３１及び数値語３２に変換する。この場合、
解析手段１１により副ブログラム２２中の命令文２３で
指定されたデータ文２４のアドレスが、命令文２３に対
し、固定的に決定されるか否かが解析される。この解析
は、副プログラム２２中の各命令文２３で指定されたデ
ータ文２４が副プログラム２２の領域内にあるか否かを
判断することにより行なわれる。

そして、副プログラム２２の命令文２３を機械語３にお
ける命令語３１に変換したときの命令語３１のオペラン
ド３４で指定されるアドレスの数が計数手段１４により
計数される。この場合、解析手段１１で解析された固定
的に決定されるアドレスの数と、固定的に決定されない
アドレスの数とが別個に計数される。

次に、比較手段１２により、固定的に決定されるアドレ
スの数と、固定的に決定されないアドレスの数とが比較
される。この比較の結果、固定的に決定されるアドレス
が固定的に決定されないアドレスより多いときは、相対
アドレス設定手段１３により機械語３における命令語３
１への変換の際に相対アドレスが指定される。この相対
アドレスは、機械語３における各命令語３１から数値語
３２までの相対アドレスである。

また、比較手段１２による比較の結果、固定的に決定さ
れるアドレスが固定的に決定されないアドレスより少な
いときは、機械語３における命令語３１のオペランド３
４に絶対アドレスが設定される。この絶対アドレスは、
ソースプログラム２の先頭アドレスをＯとした絶対論理
アドレスに対応するアドレスである。

次に、第１図に示す本発明のコンパイラｌで生成された
機械語３を実行する情報処理装置の動作を説明する。

主プログラムの機械語が実行されると、この主プログラ
ムに対応した命令語３１が１つずつプロセッサ５のレジ
スタ６に続出される。そして、この命令語３１のオペラ
ンド３４に格納された絶対アドレスで示されるデータに
ついての演算処理が行なわれる。

この状態で、副プログラムを呼出す命令語３５が読出さ
れると、これに続いて副プログラムの命令語３１がレジ
スタ６に読出されろ。そして、この命令語３１のオペラ
ンド３４に格納されたアドレスが絶対アドレスか相対ア
ドレスかが第３図に示すビットにより第４図に示す手順
で判別される。絶対アドレスの場合は、これにより示さ
れるデータについての演算処理が直接行なわれる。また
、相対アドレスの場合は、副プログラムが格納されたア
ドレスに相対アドレスを加算したアドレスにより示され
るデータについての演算処理が行なわれる。

本発明の情報処理装置のコンパイラは、以上の実施例に
限定されない。

即ち、本発明は、ソースプログラム２中の主プログラム
が副プログラムを複数回呼出す場合のすべてについて適
用されるものであり、第１図に示す実施例に限らず、副
プログラムが複数あってもよく、また、ある副プログラ
ムが他の副プログラムを呼出すようになっていても差し
支え無い。

（発明の効果） 以上の構成の本発明の情報処理装置のコンパイラは、副
プログラムの命令語について固定的に決まるアドレスの
数と、固定的に決まるアドレスの数との比に応じて、機
械語に変換した際の命令語のオペランドに相対アドレス
若しくは絶対アドレスのいずれかを指定するようにした
ので、次のような効果がある。

即ち、情報処理装置の動作の際、即ち機械語のプログラ
ムの実行の際、副プログラムが呼出された場合に、副プ
ログラムの命令語をアドレス計算せずにそのまま所定の
記憶領域に転記することができる・、従って、主プログ
ラムによって副プログラムが多数回に亘って呼出される
場合に、処理速度の高速化を図ることができる。

また、固定的に決まるアドレスの数が固定的に決まらな
いアドレスの数より小さい場合には、機械語に変換しな
際の命令語のオペランドに絶対アドレスが指定されるの
で、機械語のプログラムの実行の際、相対アドレスから
絶対アドレスを求めるための加算を省くことができる。

従って、この場合にも、処理速度の高速化を図ることが
できる。

【図面の簡単な説明】

第１図は本発明の情報処理装置のコンパイラの構成図、
第２図は従来の情報処理装置のコンパイラの構成図、第
３図は機械語における命令語のオペランドの構成図、第
４図は第３図のオペランドに指定されたアドレスの解釈
の手順を示すフローチャート、第５図は主記憶装置の内
部構成の説明図である。 ｌ・・・コンパイラ、２・・・ソースプログラム、３・
・・機械語、１１・・・解析手段、１２・・・比較手段
、１３・・・相対アドレス設定手段、１４・・・計数手
段、２１・・・主プログラム、２２・・・副プログラム
、２３・・・命令文、２４・・・データ文、２５．２６
・・・副プログラム呼出命令文、３１・・・命令語、３
２・・・数値語、３３・・・命令、３４・・・オペラン
ド。 第５図

Claims (1)

1. 【特許請求の範囲】 データ処理を行なうための命令文を含む主プログラムと
   、データ処理を行なうための命令文を含み、主プログラ
   ム中の所定の命令文により呼出される副プログラムとか
   ら成るソースプログラムを、 機械語のプログラムに変換するコンパイラにおいて、 前記副プログラム中に含まれる命令文とデータ文の相対
   アドレスが固定的に決まるか否かを解析する解析手段と
   、 当該解析手段により解析された固定的に決まるアドレス
   の数と、固定的に決まらないアドレスの数とを比較する
   比較手段と、 当該比較手段による比較結果に応じて、相対アドレス若
   しくは絶対アドレスのいずれか一方を用いて、ソースプ
   ログラムから機械語のプログラムへの変換を行なうこと
   を特徴とする情報処理装置のコンパイラ。