JPH03120858A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03120858A JPH03120858A JP26041789A JP26041789A JPH03120858A JP H03120858 A JPH03120858 A JP H03120858A JP 26041789 A JP26041789 A JP 26041789A JP 26041789 A JP26041789 A JP 26041789A JP H03120858 A JPH03120858 A JP H03120858A
- Authority
- JP
- Japan
- Prior art keywords
- region
- area
- integrated circuit
- semiconductor integrated
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000872 buffer Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にスタンダードセル
等を使って自動配置配線を行ない所望の機能の機能ブロ
ックを形成する構成の半導体集積回路に関する。
等を使って自動配置配線を行ない所望の機能の機能ブロ
ックを形成する構成の半導体集積回路に関する。
従来、この種の半導体集積回路は、半導体チップが、所
定の論理機能を実現するための論理機能ブロックが配置
された内側領域と、この内側領域の外側に、半導体チッ
プの外部の高エネルギー信号と内側領域の論理機能ブロ
ックの低エネルギー信号との変換等を行う入出力バッフ
ァが配置された外側領域と、その外側に設けられたパッ
ド形成領域とに分けられている。
定の論理機能を実現するための論理機能ブロックが配置
された内側領域と、この内側領域の外側に、半導体チッ
プの外部の高エネルギー信号と内側領域の論理機能ブロ
ックの低エネルギー信号との変換等を行う入出力バッフ
ァが配置された外側領域と、その外側に設けられたパッ
ド形成領域とに分けられている。
第３図に従来の半導体集積回路の一例を示す。
第３図に示すように、外側領域３ａは半導体チツブＩＢ
の四辺に沿って位置し、内側領域２ａを囲んでいる。
の四辺に沿って位置し、内側領域２ａを囲んでいる。
また外側領域２ａの外側にはパッド形成領域４ａがあり
、パッド７が設けられている。
、パッド７が設けられている。
各入出力バッファ６Ａ〜６Ｆは、自動配置配線の容易化
のため、外側領域３ａ内に同一面上に同一形状をもつ様
に形成され、各論理機能ブロック５ａ〜５ｃは内側領域
２ａに形成されている。
のため、外側領域３ａ内に同一面上に同一形状をもつ様
に形成され、各論理機能ブロック５ａ〜５ｃは内側領域
２ａに形成されている。
上述した従来の半導体集積回路は、各論理機能ブロック
５ａ〜５ｃは内側領域２ａに、各人出力バッファ６Ａ〜
６Ｆは外側領域３ａに形成される構成となっているので
、所定の機能を達成するために論理機能ブロックが多く
なりこれらの配置に必要な内側領域２ａが大きくなり、
かつ人出力バッファの数が少ない場合には、人出力バッ
ファ６Ａ〜６Ｆは同一面上に同一形状に形成されている
ため外側領域３ａ中に入出力バッファ６Ａ〜６Ｆの配置
されない空き領域８Ａ〜８゜が発生し、これらの空き領
域８Ａ〜８Ｅの内、幾つかは電源線の補強に使われるも
のの、空き領域８Ａ〜８Ｅが多数になると不必要な領域
が増え、チップ面積の縮小化を妨げるという問題点があ
る。
５ａ〜５ｃは内側領域２ａに、各人出力バッファ６Ａ〜
６Ｆは外側領域３ａに形成される構成となっているので
、所定の機能を達成するために論理機能ブロックが多く
なりこれらの配置に必要な内側領域２ａが大きくなり、
かつ人出力バッファの数が少ない場合には、人出力バッ
ファ６Ａ〜６Ｆは同一面上に同一形状に形成されている
ため外側領域３ａ中に入出力バッファ６Ａ〜６Ｆの配置
されない空き領域８Ａ〜８゜が発生し、これらの空き領
域８Ａ〜８Ｅの内、幾つかは電源線の補強に使われるも
のの、空き領域８Ａ〜８Ｅが多数になると不必要な領域
が増え、チップ面積の縮小化を妨げるという問題点があ
る。
本発明の目的は、空き領域を低減してチップ面積の縮小
化をはかることができる半導体集積回路を提供すること
にある。
化をはかることができる半導体集積回路を提供すること
にある。
本発明の半導体集積回路は、半導体チップ上に、複数の
論理機能ブロックが形成された内側領域と、この内側領
域の外側に設けられ、前記論理機能ブロックと外部回路
との間の信号の入出力を行う複数の人出力バッファが形
成された外側領域と、この外側領域の外側に設けられ、
前記外部回路に対する信号の中継を行う複数のパッドが
形成されたパッド形成領域とを有する半導体集積回路に
おいて、前記複数の論理機能ブロックのうちの所定の部
分を、前記外側領域内の人出力バッファが形成されてい
ない空き領域に形成するようにした構成を有している。
論理機能ブロックが形成された内側領域と、この内側領
域の外側に設けられ、前記論理機能ブロックと外部回路
との間の信号の入出力を行う複数の人出力バッファが形
成された外側領域と、この外側領域の外側に設けられ、
前記外部回路に対する信号の中継を行う複数のパッドが
形成されたパッド形成領域とを有する半導体集積回路に
おいて、前記複数の論理機能ブロックのうちの所定の部
分を、前記外側領域内の人出力バッファが形成されてい
ない空き領域に形成するようにした構成を有している。
また、複数の論理機能ブロックのうちの所定の部分を外
側領域内の空き領域からパッド形成領域内の空き領域に
かけて形成するようにし−た構成を有している。
側領域内の空き領域からパッド形成領域内の空き領域に
かけて形成するようにし−た構成を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す平面図である。
この実施例は、半導体チップ１上に、複数の論理機能ブ
ロック５八〜５ｃが形成された内側領域２と、この内側
領域２の外側に設けられ、複数の人出力バッファ６Ａ〜
６Ｆ及びこれら人出力バッファ６Ａ〜６Ｆが形成されて
いない空き領域に本来なら内部領域２に設けられる論理
機能ブロック５Ｄ〜５Ｈが形成された外側領域３と、こ
の外側領域３の外側に設けられ、複数のパッド７が形成
されたパッド形成領域４とを有する構成となっている。
ロック５八〜５ｃが形成された内側領域２と、この内側
領域２の外側に設けられ、複数の人出力バッファ６Ａ〜
６Ｆ及びこれら人出力バッファ６Ａ〜６Ｆが形成されて
いない空き領域に本来なら内部領域２に設けられる論理
機能ブロック５Ｄ〜５Ｈが形成された外側領域３と、こ
の外側領域３の外側に設けられ、複数のパッド７が形成
されたパッド形成領域４とを有する構成となっている。
このような構成とすることにより、従来なら外側領域（
３ａ）に空き領域（８４〜８゜）が発生しチップ面積が
大きくなってしまったものが、この空き領域（８Ａ〜８
Ｅ）を有効に使用することができ、チップ面積を縮小化
することができる。
３ａ）に空き領域（８４〜８゜）が発生しチップ面積が
大きくなってしまったものが、この空き領域（８Ａ〜８
Ｅ）を有効に使用することができ、チップ面積を縮小化
することができる。
また、入出力バッファ６Ａ〜６Ｆと論理機能ブロック５
０〜５Ｈとは外部領域２内の同一面に形成することがで
きるので自動配置配線が可能である。
０〜５Ｈとは外部領域２内の同一面に形成することがで
きるので自動配置配線が可能である。
第２図は本発明の第２の実施例を示す平面図である。
この実、施例は、外側領域３Ａの１つの空き領域に納ま
らないような論理機能ブロック５Ｊを、更にパッド形成
領域４Ａの空き領域まで拡げて形成するようにしたもの
で、更に空き領域を有効に利用することができ、チップ
面積を縮小化することができる。
らないような論理機能ブロック５Ｊを、更にパッド形成
領域４Ａの空き領域まで拡げて形成するようにしたもの
で、更に空き領域を有効に利用することができ、チップ
面積を縮小化することができる。
また、外側領域３Ａの１つの空き領域に納まらないよう
な場合、論理機能ブロック５Ｉのように、外側領域３Ａ
の２つの空き領域に形成することができる。
な場合、論理機能ブロック５Ｉのように、外側領域３Ａ
の２つの空き領域に形成することができる。
以上説明したように本発明は、従来内側領域にのみ形成
されていた論理機能ブロックを、外側領域及びパッド形
成領域の空き領域にも形成する構成とすることにより、
空き領域を有効に使用することができ、チップ面積を縮
小化することができる効果がある。
されていた論理機能ブロックを、外側領域及びパッド形
成領域の空き領域にも形成する構成とすることにより、
空き領域を有効に使用することができ、チップ面積を縮
小化することができる効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す平面図、第３図は従来の半導体集積回路の一
例を示す平面図である。 １、ＬＡ、ＩＢ・・・半導体チップ、２．２Ａ２ａ・・
・内側領域、３．３Ａ 、３ａ・・・外側領域、４．４
Ａ 、４ａ＝−パッド形成領域、５Ａ〜５．＋。 ５ａ〜５ｃ・・・論理機能ブロック、６Ａ〜６Ｆ・・・
入出力バッファ、７・・・パッド、８Ａ〜８Ｅ・・・空
き領域。
施例を示す平面図、第３図は従来の半導体集積回路の一
例を示す平面図である。 １、ＬＡ、ＩＢ・・・半導体チップ、２．２Ａ２ａ・・
・内側領域、３．３Ａ 、３ａ・・・外側領域、４．４
Ａ 、４ａ＝−パッド形成領域、５Ａ〜５．＋。 ５ａ〜５ｃ・・・論理機能ブロック、６Ａ〜６Ｆ・・・
入出力バッファ、７・・・パッド、８Ａ〜８Ｅ・・・空
き領域。
Claims (2)
- （１）半導体チップ上に、複数の論理機能ブロックが形
成された内側領域と、この内側領域の外側に設けられ、
前記論理機能ブロックと外部回路との間の信号の入出力
を行う複数の入出力バッファが形成された外側領域と、
この外側領域の外側に設けられ、前記外部回路に対する
信号の中継を行う複数のパッドが形成されたパッド形成
領域とを有する半導体集積回路において、前記複数の論
理機能ブロックのうちの所定の部分を、前記外側領域内
の入出力バッファが形成されていない空き領域に形成す
るようにしたことを特徴とする半導体集積回路。 - （２）複数の論理機能ブロックのうちの所定の部分を外
側領域内の空き領域からパッド形成領域内の空き領域に
かけて形成するようにした請求項（１）記載の半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041789A JPH03120858A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041789A JPH03120858A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03120858A true JPH03120858A (ja) | 1991-05-23 |
Family
ID=17347648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041789A Pending JPH03120858A (ja) | 1989-10-04 | 1989-10-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03120858A (ja) |
-
1989
- 1989-10-04 JP JP26041789A patent/JPH03120858A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344734A (ja) | 半導体装置 | |
| JPH0519989B2 (ja) | ||
| JPH03138972A (ja) | 集積回路装置 | |
| JPH03120858A (ja) | 半導体集積回路 | |
| US5206529A (en) | Semiconductor integrated circuit device | |
| JPH02244755A (ja) | Ｌｓｉ | |
| JPS60169150A (ja) | 集積回路 | |
| JPH06283604A (ja) | 半導体装置 | |
| JPH02226753A (ja) | マルチチップパッケージ | |
| JPS61114550A (ja) | 論理回路装置 | |
| JPS59220948A (ja) | 半導体装置 | |
| JPH03145744A (ja) | マスタースライス方式の半導体装置 | |
| JPH0225054A (ja) | マスタースライスｌｓｉ | |
| JPS62179744A (ja) | 半導体集積回路 | |
| JPH02125662A (ja) | 集積回路 | |
| JPH0260156A (ja) | マルチチップ半導体集積回路 | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JPH0684915A (ja) | 半導体集積回路 | |
| JPH0448779A (ja) | 半導体集積回路装置 | |
| JP2697045B2 (ja) | 半導体集積回路 | |
| JPH06232267A (ja) | 半導体集積回路装置の設計方法 | |
| JPH0332044A (ja) | 半導体集積回路 | |
| JPH06310691A (ja) | 半導体装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPS5795642A (en) | Semiconductor integrated circuit |